lib/Target/X86/X86Schedule.td

   1 //===-- X86Schedule.td - X86 Scheduling Definitions --------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 //===----------------------------------------------------------------------===//
  11 // Instruction Itinerary classes used for X86
  12 def IIC_DEFAULT     : InstrItinClass;
  13 def IIC_ALU_MEM     : InstrItinClass;
  14 def IIC_ALU_NONMEM  : InstrItinClass;
  15 def IIC_LEA         : InstrItinClass;
  16 def IIC_LEA_16      : InstrItinClass;
  17 def IIC_MUL8        : InstrItinClass;
  18 def IIC_MUL16_MEM   : InstrItinClass;
  19 def IIC_MUL16_REG   : InstrItinClass;
  20 def IIC_MUL32_MEM   : InstrItinClass;
  21 def IIC_MUL32_REG   : InstrItinClass;
  22 def IIC_MUL64       : InstrItinClass;
  23 // imul by al, ax, eax, tax
  24 def IIC_IMUL8       : InstrItinClass;
  25 def IIC_IMUL16_MEM  : InstrItinClass;
  26 def IIC_IMUL16_REG  : InstrItinClass;
  27 def IIC_IMUL32_MEM  : InstrItinClass;
  28 def IIC_IMUL32_REG  : InstrItinClass;
  29 def IIC_IMUL64      : InstrItinClass;
  30 // imul reg by reg|mem
  31 def IIC_IMUL16_RM   : InstrItinClass;
  32 def IIC_IMUL16_RR   : InstrItinClass;
  33 def IIC_IMUL32_RM   : InstrItinClass;
  34 def IIC_IMUL32_RR   : InstrItinClass;
  35 def IIC_IMUL64_RM   : InstrItinClass;
  36 def IIC_IMUL64_RR   : InstrItinClass;
  37 // imul reg = reg/mem * imm
  38 def IIC_IMUL16_RMI  : InstrItinClass;
  39 def IIC_IMUL16_RRI  : InstrItinClass;
  40 def IIC_IMUL32_RMI  : InstrItinClass;
  41 def IIC_IMUL32_RRI  : InstrItinClass;
  42 def IIC_IMUL64_RMI  : InstrItinClass;
  43 def IIC_IMUL64_RRI  : InstrItinClass;
  44 // div
  45 def IIC_DIV8_MEM    : InstrItinClass;
  46 def IIC_DIV8_REG    : InstrItinClass;
  47 def IIC_DIV16       : InstrItinClass;
  48 def IIC_DIV32       : InstrItinClass;
  49 def IIC_DIV64       : InstrItinClass;
  50 // idiv
  51 def IIC_IDIV8       : InstrItinClass;
  52 def IIC_IDIV16      : InstrItinClass;
  53 def IIC_IDIV32      : InstrItinClass;
  54 def IIC_IDIV64      : InstrItinClass;
  55 // neg/not/inc/dec
  56 def IIC_UNARY_REG   : InstrItinClass;
  57 def IIC_UNARY_MEM   : InstrItinClass;
  58 // add/sub/and/or/xor/adc/sbc/cmp/test
  59 def IIC_BIN_MEM     : InstrItinClass;
  60 def IIC_BIN_NONMEM  : InstrItinClass;
  61 // shift/rotate
  62 def IIC_SR          : InstrItinClass;
  63 // shift double
  64 def IIC_SHD16_REG_IM : InstrItinClass;
  65 def IIC_SHD16_REG_CL : InstrItinClass;
  66 def IIC_SHD16_MEM_IM : InstrItinClass;
  67 def IIC_SHD16_MEM_CL : InstrItinClass;
  68 def IIC_SHD32_REG_IM : InstrItinClass;
  69 def IIC_SHD32_REG_CL : InstrItinClass;
  70 def IIC_SHD32_MEM_IM : InstrItinClass;
  71 def IIC_SHD32_MEM_CL : InstrItinClass;
  72 def IIC_SHD64_REG_IM : InstrItinClass;
  73 def IIC_SHD64_REG_CL : InstrItinClass;
  74 def IIC_SHD64_MEM_IM : InstrItinClass;
  75 def IIC_SHD64_MEM_CL : InstrItinClass;
  76 // cmov
  77 def IIC_CMOV16_RM : InstrItinClass;
  78 def IIC_CMOV16_RR : InstrItinClass;
  79 def IIC_CMOV32_RM : InstrItinClass;
  80 def IIC_CMOV32_RR : InstrItinClass;
  81 def IIC_CMOV64_RM : InstrItinClass;
  82 def IIC_CMOV64_RR : InstrItinClass;
  83 // set
  84 def IIC_SET_R : InstrItinClass;
  85 def IIC_SET_M : InstrItinClass;
  86 // jmp/jcc/jcxz
  87 def IIC_Jcc : InstrItinClass;
  88 def IIC_JCXZ : InstrItinClass;
  89 def IIC_JMP_REL : InstrItinClass;
  90 def IIC_JMP_REG : InstrItinClass;
  91 def IIC_JMP_MEM : InstrItinClass;
  92 def IIC_JMP_FAR_MEM : InstrItinClass;
  93 def IIC_JMP_FAR_PTR : InstrItinClass;
  94 // loop
  95 def IIC_LOOP : InstrItinClass;
  96 def IIC_LOOPE : InstrItinClass;
  97 def IIC_LOOPNE : InstrItinClass;
  98 // call
  99 def IIC_CALL_RI : InstrItinClass;
 100 def IIC_CALL_MEM : InstrItinClass;
 101 def IIC_CALL_FAR_MEM : InstrItinClass;
 102 def IIC_CALL_FAR_PTR : InstrItinClass;
 103 // ret
 104 def IIC_RET : InstrItinClass;
 105 def IIC_RET_IMM : InstrItinClass;
 106 //sign extension movs
 107 def IIC_MOVSX : InstrItinClass;
 108 def IIC_MOVSX_R16_R8 : InstrItinClass;
 109 def IIC_MOVSX_R16_M8 : InstrItinClass;
 110 def IIC_MOVSX_R16_R16 : InstrItinClass;
 111 def IIC_MOVSX_R32_R32 : InstrItinClass;
 112 //zero extension movs
 113 def IIC_MOVZX : InstrItinClass;
 114 def IIC_MOVZX_R16_R8 : InstrItinClass;
 115 def IIC_MOVZX_R16_M8 : InstrItinClass;
 116
 117 // SSE scalar/parallel binary operations
 118 def IIC_SSE_ALU_F32S_RR : InstrItinClass;
 119 def IIC_SSE_ALU_F32S_RM : InstrItinClass;
 120 def IIC_SSE_ALU_F64S_RR : InstrItinClass;
 121 def IIC_SSE_ALU_F64S_RM : InstrItinClass;
 122 def IIC_SSE_MUL_F32S_RR : InstrItinClass;
 123 def IIC_SSE_MUL_F32S_RM : InstrItinClass;
 124 def IIC_SSE_MUL_F64S_RR : InstrItinClass;
 125 def IIC_SSE_MUL_F64S_RM : InstrItinClass;
 126 def IIC_SSE_DIV_F32S_RR : InstrItinClass;
 127 def IIC_SSE_DIV_F32S_RM : InstrItinClass;
 128 def IIC_SSE_DIV_F64S_RR : InstrItinClass;
 129 def IIC_SSE_DIV_F64S_RM : InstrItinClass;
 130 def IIC_SSE_ALU_F32P_RR : InstrItinClass;
 131 def IIC_SSE_ALU_F32P_RM : InstrItinClass;
 132 def IIC_SSE_ALU_F64P_RR : InstrItinClass;
 133 def IIC_SSE_ALU_F64P_RM : InstrItinClass;
 134 def IIC_SSE_MUL_F32P_RR : InstrItinClass;
 135 def IIC_SSE_MUL_F32P_RM : InstrItinClass;
 136 def IIC_SSE_MUL_F64P_RR : InstrItinClass;
 137 def IIC_SSE_MUL_F64P_RM : InstrItinClass;
 138 def IIC_SSE_DIV_F32P_RR : InstrItinClass;
 139 def IIC_SSE_DIV_F32P_RM : InstrItinClass;
 140 def IIC_SSE_DIV_F64P_RR : InstrItinClass;
 141 def IIC_SSE_DIV_F64P_RM : InstrItinClass;
 142
 143 def IIC_SSE_COMIS_RR : InstrItinClass;
 144 def IIC_SSE_COMIS_RM : InstrItinClass;
 145
 146 def IIC_SSE_HADDSUB_RR : InstrItinClass;
 147 def IIC_SSE_HADDSUB_RM : InstrItinClass;
 148
 149 def IIC_SSE_BIT_P_RR  : InstrItinClass;
 150 def IIC_SSE_BIT_P_RM  : InstrItinClass;
 151
 152 def IIC_SSE_INTALU_P_RR  : InstrItinClass;
 153 def IIC_SSE_INTALU_P_RM  : InstrItinClass;
 154 def IIC_SSE_INTALUQ_P_RR  : InstrItinClass;
 155 def IIC_SSE_INTALUQ_P_RM  : InstrItinClass;
 156
 157 def IIC_SSE_INTMUL_P_RR : InstrItinClass;
 158 def IIC_SSE_INTMUL_P_RM : InstrItinClass;
 159
 160 def IIC_SSE_INTSH_P_RR : InstrItinClass;
 161 def IIC_SSE_INTSH_P_RM : InstrItinClass;
 162 def IIC_SSE_INTSH_P_RI : InstrItinClass;
 163
 164 def IIC_SSE_CMPP_RR : InstrItinClass;
 165 def IIC_SSE_CMPP_RM : InstrItinClass;
 166
 167 def IIC_SSE_SHUFP : InstrItinClass;
 168 def IIC_SSE_PSHUF : InstrItinClass;
 169
 170 def IIC_SSE_UNPCK : InstrItinClass;
 171
 172 def IIC_SSE_MOVMSK : InstrItinClass;
 173 def IIC_SSE_MASKMOV : InstrItinClass;
 174
 175 def IIC_SSE_PEXTRW : InstrItinClass;
 176 def IIC_SSE_PINSRW : InstrItinClass;
 177
 178 def IIC_SSE_PABS_RR : InstrItinClass;
 179 def IIC_SSE_PABS_RM : InstrItinClass;
 180
 181 def IIC_SSE_SQRTP_RR : InstrItinClass;
 182 def IIC_SSE_SQRTP_RM : InstrItinClass;
 183 def IIC_SSE_SQRTS_RR : InstrItinClass;
 184 def IIC_SSE_SQRTS_RM : InstrItinClass;
 185
 186 def IIC_SSE_RCPP_RR : InstrItinClass;
 187 def IIC_SSE_RCPP_RM : InstrItinClass;
 188 def IIC_SSE_RCPS_RR : InstrItinClass;
 189 def IIC_SSE_RCPS_RM : InstrItinClass;
 190
 191 def IIC_SSE_MOV_S_RR : InstrItinClass;
 192 def IIC_SSE_MOV_S_RM : InstrItinClass;
 193 def IIC_SSE_MOV_S_MR : InstrItinClass;
 194
 195 def IIC_SSE_MOVA_P_RR : InstrItinClass;
 196 def IIC_SSE_MOVA_P_RM : InstrItinClass;
 197 def IIC_SSE_MOVA_P_MR : InstrItinClass;
 198
 199 def IIC_SSE_MOVU_P_RR : InstrItinClass;
 200 def IIC_SSE_MOVU_P_RM : InstrItinClass;
 201 def IIC_SSE_MOVU_P_MR : InstrItinClass;
 202
 203 def IIC_SSE_MOVDQ : InstrItinClass;
 204 def IIC_SSE_MOVD_ToGP : InstrItinClass;
 205 def IIC_SSE_MOVQ_RR : InstrItinClass;
 206
 207 def IIC_SSE_MOV_LH : InstrItinClass;
 208
 209 def IIC_SSE_LDDQU : InstrItinClass;
 210
 211 def IIC_SSE_MOVNT : InstrItinClass;
 212
 213 def IIC_SSE_PHADDSUBD_RR : InstrItinClass;
 214 def IIC_SSE_PHADDSUBD_RM : InstrItinClass;
 215 def IIC_SSE_PHADDSUBSW_RR : InstrItinClass;
 216 def IIC_SSE_PHADDSUBSW_RM : InstrItinClass;
 217 def IIC_SSE_PHADDSUBW_RR : InstrItinClass;
 218 def IIC_SSE_PHADDSUBW_RM : InstrItinClass;
 219 def IIC_SSE_PSHUFB_RR : InstrItinClass;
 220 def IIC_SSE_PSHUFB_RM : InstrItinClass;
 221 def IIC_SSE_PSIGN_RR : InstrItinClass;
 222 def IIC_SSE_PSIGN_RM : InstrItinClass;
 223
 224 def IIC_SSE_PMADD : InstrItinClass;
 225 def IIC_SSE_PMULHRSW : InstrItinClass;
 226 def IIC_SSE_PALIGNR : InstrItinClass;
 227 def IIC_SSE_MWAIT : InstrItinClass;
 228 def IIC_SSE_MONITOR : InstrItinClass;
 229
 230 def IIC_SSE_PREFETCH : InstrItinClass;
 231 def IIC_SSE_PAUSE : InstrItinClass;
 232 def IIC_SSE_LFENCE : InstrItinClass;
 233 def IIC_SSE_MFENCE : InstrItinClass;
 234 def IIC_SSE_SFENCE : InstrItinClass;
 235 def IIC_SSE_LDMXCSR : InstrItinClass;
 236 def IIC_SSE_STMXCSR : InstrItinClass;
 237
 238 def IIC_SSE_CVT_PD_RR : InstrItinClass;
 239 def IIC_SSE_CVT_PD_RM : InstrItinClass;
 240 def IIC_SSE_CVT_PS_RR : InstrItinClass;
 241 def IIC_SSE_CVT_PS_RM : InstrItinClass;
 242 def IIC_SSE_CVT_PI2PS_RR : InstrItinClass;
 243 def IIC_SSE_CVT_PI2PS_RM : InstrItinClass;
 244 def IIC_SSE_CVT_Scalar_RR : InstrItinClass;
 245 def IIC_SSE_CVT_Scalar_RM : InstrItinClass;
 246 def IIC_SSE_CVT_SS2SI32_RM : InstrItinClass;
 247 def IIC_SSE_CVT_SS2SI32_RR : InstrItinClass;
 248 def IIC_SSE_CVT_SS2SI64_RM : InstrItinClass;
 249 def IIC_SSE_CVT_SS2SI64_RR : InstrItinClass;
 250 def IIC_SSE_CVT_SD2SI_RM : InstrItinClass;
 251 def IIC_SSE_CVT_SD2SI_RR : InstrItinClass;
 252
 253
 254 //===----------------------------------------------------------------------===//
 255 // Processor instruction itineraries.
 256
 257 def GenericItineraries : ProcessorItineraries<[], [], []>;
 258
 259 include "X86ScheduleAtom.td"
 260
 261
 262