lib/Target/Mips/MicroMipsInstrInfo.td

   1 def addrimm12 : ComplexPattern<iPTR, 2, "selectIntAddrMM", [frameindex]>;
   2
   3 def simm12 : Operand<i32> {
   4   let DecoderMethod = "DecodeSimm12";
   5 }
   6
   7 def mem_mm_12 : Operand<i32> {
   8   let PrintMethod = "printMemOperand";
   9   let MIOperandInfo = (ops GPR32, simm12);
  10   let EncoderMethod = "getMemEncodingMMImm12";
  11   let ParserMatchClass = MipsMemAsmOperand;
  12   let OperandType = "OPERAND_MEMORY";
  13 }
  14
  15 def jmptarget_mm : Operand<OtherVT> {
  16   let EncoderMethod = "getJumpTargetOpValueMM";
  17 }
  18
  19 def calltarget_mm : Operand<iPTR> {
  20   let EncoderMethod = "getJumpTargetOpValueMM";
  21 }
  22
  23 def brtarget_mm : Operand<OtherVT> {
  24   let EncoderMethod = "getBranchTargetOpValueMM";
  25   let OperandType   = "OPERAND_PCREL";
  26   let DecoderMethod = "DecodeBranchTargetMM";
  27 }
  28
  29 let canFoldAsLoad = 1 in
  30 class LoadLeftRightMM<string opstr, SDNode OpNode, RegisterOperand RO,
  31                       Operand MemOpnd> :
  32   InstSE<(outs RO:$rt), (ins MemOpnd:$addr, RO:$src),
  33          !strconcat(opstr, "\t$rt, $addr"),
  34          [(set RO:$rt, (OpNode addrimm12:$addr, RO:$src))],
  35          NoItinerary, FrmI> {
  36   let DecoderMethod = "DecodeMemMMImm12";
  37   string Constraints = "$src = $rt";
  38 }
  39
  40 class StoreLeftRightMM<string opstr, SDNode OpNode, RegisterOperand RO,
  41                        Operand MemOpnd>:
  42   InstSE<(outs), (ins RO:$rt, MemOpnd:$addr),
  43          !strconcat(opstr, "\t$rt, $addr"),
  44          [(OpNode RO:$rt, addrimm12:$addr)], NoItinerary, FrmI> {
  45   let DecoderMethod = "DecodeMemMMImm12";
  46 }
  47
  48 class LLBaseMM<string opstr, RegisterOperand RO> :
  49   InstSE<(outs RO:$rt), (ins mem_mm_12:$addr),
  50          !strconcat(opstr, "\t$rt, $addr"), [], NoItinerary, FrmI> {
  51   let DecoderMethod = "DecodeMem";
  52   let mayLoad = 1;
  53 }
  54
  55 class SCBaseMM<string opstr, RegisterOperand RO> :
  56   InstSE<(outs RO:$dst), (ins RO:$rt, mem_mm_12:$addr),
  57          !strconcat(opstr, "\t$rt, $addr"), [], NoItinerary, FrmI> {
  58   let DecoderMethod = "DecodeMem";
  59   let mayStore = 1;
  60   let Constraints = "$rt = $dst";
  61 }
  62
  63 let DecoderNamespace = "MicroMips", Predicates = [InMicroMips] in {
  64   /// Arithmetic Instructions (ALU Immediate)
  65   def ADDiu_MM : MMRel, ArithLogicI<"addiu", simm16, GPR32Opnd>,
  66                  ADDI_FM_MM<0xc>;
  67   def ADDi_MM  : MMRel, ArithLogicI<"addi", simm16, GPR32Opnd>,
  68                  ADDI_FM_MM<0x4>;
  69   def SLTi_MM  : MMRel, SetCC_I<"slti", setlt, simm16, immSExt16, GPR32Opnd>,
  70                  SLTI_FM_MM<0x24>;
  71   def SLTiu_MM : MMRel, SetCC_I<"sltiu", setult, simm16, immSExt16, GPR32Opnd>,
  72                  SLTI_FM_MM<0x2c>;
  73   def ANDi_MM  : MMRel, ArithLogicI<"andi", uimm16, GPR32Opnd>,
  74                  ADDI_FM_MM<0x34>;
  75   def ORi_MM   : MMRel, ArithLogicI<"ori", uimm16, GPR32Opnd>,
  76                  ADDI_FM_MM<0x14>;
  77   def XORi_MM  : MMRel, ArithLogicI<"xori", uimm16, GPR32Opnd>,
  78                  ADDI_FM_MM<0x1c>;
  79   def LUi_MM   : MMRel, LoadUpper<"lui", GPR32Opnd, uimm16>, LUI_FM_MM;
  80
  81   def LEA_ADDiu_MM : MMRel, EffectiveAddress<"addiu", GPR32Opnd>,
  82                      LW_FM_MM<0xc>;
  83
  84   /// Arithmetic Instructions (3-Operand, R-Type)
  85   def ADDu_MM  : MMRel, ArithLogicR<"addu", GPR32Opnd>, ADD_FM_MM<0, 0x150>;
  86   def SUBu_MM  : MMRel, ArithLogicR<"subu", GPR32Opnd>, ADD_FM_MM<0, 0x1d0>;
  87   def MUL_MM   : MMRel, ArithLogicR<"mul", GPR32Opnd>, ADD_FM_MM<0, 0x210>;
  88   def ADD_MM   : MMRel, ArithLogicR<"add", GPR32Opnd>, ADD_FM_MM<0, 0x110>;
  89   def SUB_MM   : MMRel, ArithLogicR<"sub", GPR32Opnd>, ADD_FM_MM<0, 0x190>;
  90   def SLT_MM   : MMRel, SetCC_R<"slt", setlt, GPR32Opnd>, ADD_FM_MM<0, 0x350>;
  91   def SLTu_MM  : MMRel, SetCC_R<"sltu", setult, GPR32Opnd>,
  92                  ADD_FM_MM<0, 0x390>;
  93   def AND_MM   : MMRel, ArithLogicR<"and", GPR32Opnd, 1, IIAlu, and>,
  94                  ADD_FM_MM<0, 0x250>;
  95   def OR_MM    : MMRel, ArithLogicR<"or", GPR32Opnd, 1, IIAlu, or>,
  96                  ADD_FM_MM<0, 0x290>;
  97   def XOR_MM   : MMRel, ArithLogicR<"xor", GPR32Opnd, 1, IIAlu, xor>,
  98                  ADD_FM_MM<0, 0x310>;
  99   def NOR_MM   : MMRel, LogicNOR<"nor", GPR32Opnd>, ADD_FM_MM<0, 0x2d0>;
 100   def MULT_MM  : MMRel, Mult<"mult", IIImul, GPR32Opnd, [HI0, LO0]>,
 101                  MULT_FM_MM<0x22c>;
 102   def MULTu_MM : MMRel, Mult<"multu", IIImul, GPR32Opnd, [HI0, LO0]>,
 103                  MULT_FM_MM<0x26c>;
 104   def SDIV_MM  : MMRel, Div<"div", IIIdiv, GPR32Opnd, [HI0, LO0]>,
 105                  MULT_FM_MM<0x2ac>;
 106   def UDIV_MM  : MMRel, Div<"divu", IIIdiv, GPR32Opnd, [HI0, LO0]>,
 107                  MULT_FM_MM<0x2ec>;
 108
 109   /// Shift Instructions
 110   def SLL_MM   : MMRel, shift_rotate_imm<"sll", uimm5, GPR32Opnd>,
 111                  SRA_FM_MM<0, 0>;
 112   def SRL_MM   : MMRel, shift_rotate_imm<"srl", uimm5, GPR32Opnd>,
 113                  SRA_FM_MM<0x40, 0>;
 114   def SRA_MM   : MMRel, shift_rotate_imm<"sra", uimm5, GPR32Opnd>,
 115                  SRA_FM_MM<0x80, 0>;
 116   def SLLV_MM  : MMRel, shift_rotate_reg<"sllv", GPR32Opnd>,
 117                  SRLV_FM_MM<0x10, 0>;
 118   def SRLV_MM  : MMRel, shift_rotate_reg<"srlv", GPR32Opnd>,
 119                  SRLV_FM_MM<0x50, 0>;
 120   def SRAV_MM  : MMRel, shift_rotate_reg<"srav", GPR32Opnd>,
 121                  SRLV_FM_MM<0x90, 0>;
 122   def ROTR_MM  : MMRel, shift_rotate_imm<"rotr", uimm5, GPR32Opnd>,
 123                  SRA_FM_MM<0xc0, 0>;
 124   def ROTRV_MM : MMRel, shift_rotate_reg<"rotrv", GPR32Opnd>,
 125                  SRLV_FM_MM<0xd0, 0>;
 126
 127   /// Load and Store Instructions - aligned
 128   let DecoderMethod = "DecodeMemMMImm16" in {
 129     def LB_MM  : Load<"lb", GPR32Opnd>, MMRel, LW_FM_MM<0x7>;
 130     def LBu_MM : Load<"lbu", GPR32Opnd>, MMRel, LW_FM_MM<0x5>;
 131     def LH_MM  : Load<"lh", GPR32Opnd>, MMRel, LW_FM_MM<0xf>;
 132     def LHu_MM : Load<"lhu", GPR32Opnd>, MMRel, LW_FM_MM<0xd>;
 133     def LW_MM  : Load<"lw", GPR32Opnd>, MMRel, LW_FM_MM<0x3f>;
 134     def SB_MM  : Store<"sb", GPR32Opnd>, MMRel, LW_FM_MM<0x6>;
 135     def SH_MM  : Store<"sh", GPR32Opnd>, MMRel, LW_FM_MM<0xe>;
 136     def SW_MM  : Store<"sw", GPR32Opnd>, MMRel, LW_FM_MM<0x3e>;
 137   }
 138
 139   /// Load and Store Instructions - unaligned
 140   def LWL_MM : LoadLeftRightMM<"lwl", MipsLWL, GPR32Opnd, mem_mm_12>,
 141                LWL_FM_MM<0x0>;
 142   def LWR_MM : LoadLeftRightMM<"lwr", MipsLWR, GPR32Opnd, mem_mm_12>,
 143                LWL_FM_MM<0x1>;
 144   def SWL_MM : StoreLeftRightMM<"swl", MipsSWL, GPR32Opnd, mem_mm_12>,
 145                LWL_FM_MM<0x8>;
 146   def SWR_MM : StoreLeftRightMM<"swr", MipsSWR, GPR32Opnd, mem_mm_12>,
 147                LWL_FM_MM<0x9>;
 148
 149   /// Move Conditional
 150   def MOVZ_I_MM : MMRel, CMov_I_I_FT<"movz", GPR32Opnd, GPR32Opnd,
 151                   NoItinerary>, ADD_FM_MM<0, 0x58>;
 152   def MOVN_I_MM : MMRel, CMov_I_I_FT<"movn", GPR32Opnd, GPR32Opnd,
 153                   NoItinerary>, ADD_FM_MM<0, 0x18>;
 154   def MOVT_I_MM : MMRel, CMov_F_I_FT<"movt", GPR32Opnd, IIAlu>,
 155                   CMov_F_I_FM_MM<0x25>;
 156   def MOVF_I_MM : MMRel, CMov_F_I_FT<"movf", GPR32Opnd, IIAlu>,
 157                   CMov_F_I_FM_MM<0x5>;
 158
 159   /// Move to/from HI/LO
 160   def MTHI_MM : MMRel, MoveToLOHI<"mthi", GPR32Opnd, [HI0]>,
 161                 MTLO_FM_MM<0x0b5>;
 162   def MTLO_MM : MMRel, MoveToLOHI<"mtlo", GPR32Opnd, [LO0]>,
 163                 MTLO_FM_MM<0x0f5>;
 164   def MFHI_MM : MMRel, MoveFromLOHI<"mfhi", GPR32Opnd, AC0>,
 165                 MFLO_FM_MM<0x035>;
 166   def MFLO_MM : MMRel, MoveFromLOHI<"mflo", GPR32Opnd, AC0>,
 167                 MFLO_FM_MM<0x075>;
 168
 169   /// Multiply Add/Sub Instructions
 170   def MADD_MM  : MMRel, MArithR<"madd", 1>, MULT_FM_MM<0x32c>;
 171   def MADDU_MM : MMRel, MArithR<"maddu", 1>, MULT_FM_MM<0x36c>;
 172   def MSUB_MM  : MMRel, MArithR<"msub">, MULT_FM_MM<0x3ac>;
 173   def MSUBU_MM : MMRel, MArithR<"msubu">, MULT_FM_MM<0x3ec>;
 174
 175   /// Count Leading
 176   def CLZ_MM : MMRel, CountLeading0<"clz", GPR32Opnd>, CLO_FM_MM<0x16c>;
 177   def CLO_MM : MMRel, CountLeading1<"clo", GPR32Opnd>, CLO_FM_MM<0x12c>;
 178
 179   /// Sign Ext In Register Instructions.
 180   def SEB_MM : MMRel, SignExtInReg<"seb", i8, GPR32Opnd>, SEB_FM_MM<0x0ac>;
 181   def SEH_MM : MMRel, SignExtInReg<"seh", i16, GPR32Opnd>, SEB_FM_MM<0x0ec>;
 182
 183   /// Word Swap Bytes Within Halfwords
 184   def WSBH_MM : MMRel, SubwordSwap<"wsbh", GPR32Opnd>, SEB_FM_MM<0x1ec>;
 185
 186   def EXT_MM : MMRel, ExtBase<"ext", GPR32Opnd, uimm5, MipsExt>,
 187                EXT_FM_MM<0x2c>;
 188   def INS_MM : MMRel, InsBase<"ins", GPR32Opnd, uimm5, MipsIns>,
 189                EXT_FM_MM<0x0c>;
 190
 191   /// Jump Instructions
 192   let DecoderMethod = "DecodeJumpTargetMM" in {
 193     def J_MM        : MMRel, JumpFJ<jmptarget_mm, "j", br, bb, "j">,
 194                       J_FM_MM<0x35>;
 195     def JAL_MM      : MMRel, JumpLink<"jal", calltarget_mm>, J_FM_MM<0x3d>;
 196   }
 197   def JR_MM   : MMRel, IndirectBranch<"jr", GPR32Opnd>, JR_FM_MM<0x3c>;
 198   def JALR_MM : MMRel, JumpLinkReg<"jalr", GPR32Opnd>, JALR_FM_MM<0x03c>;
 199   def RET_MM : MMRel, RetBase<"ret", GPR32Opnd>, JR_FM_MM<0x3c>;
 200
 201   /// Branch Instructions
 202   def BEQ_MM  : MMRel, CBranch<"beq", brtarget_mm, seteq, GPR32Opnd>,
 203                 BEQ_FM_MM<0x25>;
 204   def BNE_MM  : MMRel, CBranch<"bne", brtarget_mm, setne, GPR32Opnd>,
 205                 BEQ_FM_MM<0x2d>;
 206   def BGEZ_MM : MMRel, CBranchZero<"bgez", brtarget_mm, setge, GPR32Opnd>,
 207                 BGEZ_FM_MM<0x2>;
 208   def BGTZ_MM : MMRel, CBranchZero<"bgtz", brtarget_mm, setgt, GPR32Opnd>,
 209                 BGEZ_FM_MM<0x6>;
 210   def BLEZ_MM : MMRel, CBranchZero<"blez", brtarget_mm, setle, GPR32Opnd>,
 211                 BGEZ_FM_MM<0x4>;
 212   def BLTZ_MM : MMRel, CBranchZero<"bltz", brtarget_mm, setlt, GPR32Opnd>,
 213                 BGEZ_FM_MM<0x0>;
 214   def BGEZAL_MM : MMRel, BGEZAL_FT<"bgezal", brtarget_mm, GPR32Opnd>,
 215                   BGEZAL_FM_MM<0x03>;
 216   def BLTZAL_MM : MMRel, BGEZAL_FT<"bltzal", brtarget_mm, GPR32Opnd>,
 217                   BGEZAL_FM_MM<0x01>;
 218
 219   /// Control Instructions
 220   def SYNC_MM    : MMRel, SYNC_FT<"sync">, SYNC_FM_MM;
 221   def BREAK_MM   : MMRel, BRK_FT<"break">, BRK_FM_MM;
 222   def SYSCALL_MM : MMRel, SYS_FT<"syscall">, SYS_FM_MM;
 223   def WAIT_MM    : MMRel, WAIT_FT<"wait">, WAIT_FM_MM;
 224   def ERET_MM    : MMRel, ER_FT<"eret">, ER_FM_MM<0x3cd>;
 225   def DERET_MM   : MMRel, ER_FT<"deret">, ER_FM_MM<0x38d>;
 226   def EI_MM      : MMRel, DEI_FT<"ei", GPR32Opnd>, EI_FM_MM<0x15d>;
 227   def DI_MM      : MMRel, DEI_FT<"di", GPR32Opnd>, EI_FM_MM<0x11d>;
 228
 229   /// Trap Instructions
 230   def TEQ_MM  : MMRel, TEQ_FT<"teq", GPR32Opnd>, TEQ_FM_MM<0x0>;
 231   def TGE_MM  : MMRel, TEQ_FT<"tge", GPR32Opnd>, TEQ_FM_MM<0x08>;
 232   def TGEU_MM : MMRel, TEQ_FT<"tgeu", GPR32Opnd>, TEQ_FM_MM<0x10>;
 233   def TLT_MM  : MMRel, TEQ_FT<"tlt", GPR32Opnd>, TEQ_FM_MM<0x20>;
 234   def TLTU_MM : MMRel, TEQ_FT<"tltu", GPR32Opnd>, TEQ_FM_MM<0x28>;
 235   def TNE_MM  : MMRel, TEQ_FT<"tne", GPR32Opnd>, TEQ_FM_MM<0x30>;
 236
 237   def TEQI_MM  : MMRel, TEQI_FT<"teqi", GPR32Opnd>, TEQI_FM_MM<0x0e>;
 238   def TGEI_MM  : MMRel, TEQI_FT<"tgei", GPR32Opnd>, TEQI_FM_MM<0x09>;
 239   def TGEIU_MM : MMRel, TEQI_FT<"tgeiu", GPR32Opnd>, TEQI_FM_MM<0x0b>;
 240   def TLTI_MM  : MMRel, TEQI_FT<"tlti", GPR32Opnd>, TEQI_FM_MM<0x08>;
 241   def TLTIU_MM : MMRel, TEQI_FT<"tltiu", GPR32Opnd>, TEQI_FM_MM<0x0a>;
 242   def TNEI_MM  : MMRel, TEQI_FT<"tnei", GPR32Opnd>, TEQI_FM_MM<0x0c>;
 243
 244   /// Load-linked, Store-conditional
 245   def LL_MM : LLBaseMM<"ll", GPR32Opnd>, LL_FM_MM<0x3>;
 246   def SC_MM : SCBaseMM<"sc", GPR32Opnd>, LL_FM_MM<0xb>;
 247 }