lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "llvm/CodeGen/GCStrategy.h"
  15 #include "ScheduleDAGSDNodes.h"
  16 #include "SelectionDAGBuilder.h"
  17 #include "llvm/ADT/PostOrderIterator.h"
  18 #include "llvm/ADT/Statistic.h"
  19 #include "llvm/Analysis/AliasAnalysis.h"
  20 #include "llvm/Analysis/BranchProbabilityInfo.h"
  21 #include "llvm/Analysis/CFG.h"
  22 #include "llvm/Analysis/TargetLibraryInfo.h"
  23 #include "llvm/CodeGen/Analysis.h"
  24 #include "llvm/CodeGen/FastISel.h"
  25 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  26 #include "llvm/CodeGen/GCMetadata.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineModuleInfo.h"
  31 #include "llvm/CodeGen/MachineRegisterInfo.h"
  32 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
  33 #include "llvm/CodeGen/SchedulerRegistry.h"
  34 #include "llvm/CodeGen/SelectionDAG.h"
  35 #include "llvm/CodeGen/SelectionDAGISel.h"
  36 #include "llvm/CodeGen/WinEHFuncInfo.h"
  37 #include "llvm/IR/Constants.h"
  38 #include "llvm/IR/DebugInfo.h"
  39 #include "llvm/IR/Function.h"
  40 #include "llvm/IR/InlineAsm.h"
  41 #include "llvm/IR/Instructions.h"
  42 #include "llvm/IR/IntrinsicInst.h"
  43 #include "llvm/IR/Intrinsics.h"
  44 #include "llvm/IR/LLVMContext.h"
  45 #include "llvm/IR/Module.h"
  46 #include "llvm/MC/MCAsmInfo.h"
  47 #include "llvm/Support/Compiler.h"
  48 #include "llvm/Support/Debug.h"
  49 #include "llvm/Support/ErrorHandling.h"
  50 #include "llvm/Support/Timer.h"
  51 #include "llvm/Support/raw_ostream.h"
  52 #include "llvm/Target/TargetInstrInfo.h"
  53 #include "llvm/Target/TargetIntrinsicInfo.h"
  54 #include "llvm/Target/TargetLowering.h"
  55 #include "llvm/Target/TargetMachine.h"
  56 #include "llvm/Target/TargetOptions.h"
  57 #include "llvm/Target/TargetRegisterInfo.h"
  58 #include "llvm/Target/TargetSubtargetInfo.h"
  59 #include "llvm/Transforms/Utils/BasicBlockUtils.h"
  60 #include <algorithm>
  61 using namespace llvm;
  62
  63 #define DEBUG_TYPE "isel"
  64
  65 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
  66 STATISTIC(NumFastIselSuccess, "Number of instructions fast isel selected");
  67 STATISTIC(NumFastIselBlocks, "Number of blocks selected entirely by fast isel");
  68 STATISTIC(NumDAGBlocks, "Number of blocks selected using DAG");
  69 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
  70 STATISTIC(NumEntryBlocks, "Number of entry blocks encountered");
  71 STATISTIC(NumFastIselFailLowerArguments,
  72           "Number of entry blocks where fast isel failed to lower arguments");
  73
  74 #ifndef NDEBUG
  75 static cl::opt<bool>
  76 EnableFastISelVerbose2("fast-isel-verbose2", cl::Hidden,
  77           cl::desc("Enable extra verbose messages in the \"fast\" "
  78                    "instruction selector"));
  79
  80   // Terminators
  81 STATISTIC(NumFastIselFailRet,"Fast isel fails on Ret");
  82 STATISTIC(NumFastIselFailBr,"Fast isel fails on Br");
  83 STATISTIC(NumFastIselFailSwitch,"Fast isel fails on Switch");
  84 STATISTIC(NumFastIselFailIndirectBr,"Fast isel fails on IndirectBr");
  85 STATISTIC(NumFastIselFailInvoke,"Fast isel fails on Invoke");
  86 STATISTIC(NumFastIselFailResume,"Fast isel fails on Resume");
  87 STATISTIC(NumFastIselFailUnreachable,"Fast isel fails on Unreachable");
  88
  89   // Standard binary operators...
  90 STATISTIC(NumFastIselFailAdd,"Fast isel fails on Add");
  91 STATISTIC(NumFastIselFailFAdd,"Fast isel fails on FAdd");
  92 STATISTIC(NumFastIselFailSub,"Fast isel fails on Sub");
  93 STATISTIC(NumFastIselFailFSub,"Fast isel fails on FSub");
  94 STATISTIC(NumFastIselFailMul,"Fast isel fails on Mul");
  95 STATISTIC(NumFastIselFailFMul,"Fast isel fails on FMul");
  96 STATISTIC(NumFastIselFailUDiv,"Fast isel fails on UDiv");
  97 STATISTIC(NumFastIselFailSDiv,"Fast isel fails on SDiv");
  98 STATISTIC(NumFastIselFailFDiv,"Fast isel fails on FDiv");
  99 STATISTIC(NumFastIselFailURem,"Fast isel fails on URem");
 100 STATISTIC(NumFastIselFailSRem,"Fast isel fails on SRem");
 101 STATISTIC(NumFastIselFailFRem,"Fast isel fails on FRem");
 102
 103   // Logical operators...
 104 STATISTIC(NumFastIselFailAnd,"Fast isel fails on And");
 105 STATISTIC(NumFastIselFailOr,"Fast isel fails on Or");
 106 STATISTIC(NumFastIselFailXor,"Fast isel fails on Xor");
 107
 108   // Memory instructions...
 109 STATISTIC(NumFastIselFailAlloca,"Fast isel fails on Alloca");
 110 STATISTIC(NumFastIselFailLoad,"Fast isel fails on Load");
 111 STATISTIC(NumFastIselFailStore,"Fast isel fails on Store");
 112 STATISTIC(NumFastIselFailAtomicCmpXchg,"Fast isel fails on AtomicCmpXchg");
 113 STATISTIC(NumFastIselFailAtomicRMW,"Fast isel fails on AtomicRWM");
 114 STATISTIC(NumFastIselFailFence,"Fast isel fails on Frence");
 115 STATISTIC(NumFastIselFailGetElementPtr,"Fast isel fails on GetElementPtr");
 116
 117   // Convert instructions...
 118 STATISTIC(NumFastIselFailTrunc,"Fast isel fails on Trunc");
 119 STATISTIC(NumFastIselFailZExt,"Fast isel fails on ZExt");
 120 STATISTIC(NumFastIselFailSExt,"Fast isel fails on SExt");
 121 STATISTIC(NumFastIselFailFPTrunc,"Fast isel fails on FPTrunc");
 122 STATISTIC(NumFastIselFailFPExt,"Fast isel fails on FPExt");
 123 STATISTIC(NumFastIselFailFPToUI,"Fast isel fails on FPToUI");
 124 STATISTIC(NumFastIselFailFPToSI,"Fast isel fails on FPToSI");
 125 STATISTIC(NumFastIselFailUIToFP,"Fast isel fails on UIToFP");
 126 STATISTIC(NumFastIselFailSIToFP,"Fast isel fails on SIToFP");
 127 STATISTIC(NumFastIselFailIntToPtr,"Fast isel fails on IntToPtr");
 128 STATISTIC(NumFastIselFailPtrToInt,"Fast isel fails on PtrToInt");
 129 STATISTIC(NumFastIselFailBitCast,"Fast isel fails on BitCast");
 130
 131   // Other instructions...
 132 STATISTIC(NumFastIselFailICmp,"Fast isel fails on ICmp");
 133 STATISTIC(NumFastIselFailFCmp,"Fast isel fails on FCmp");
 134 STATISTIC(NumFastIselFailPHI,"Fast isel fails on PHI");
 135 STATISTIC(NumFastIselFailSelect,"Fast isel fails on Select");
 136 STATISTIC(NumFastIselFailCall,"Fast isel fails on Call");
 137 STATISTIC(NumFastIselFailShl,"Fast isel fails on Shl");
 138 STATISTIC(NumFastIselFailLShr,"Fast isel fails on LShr");
 139 STATISTIC(NumFastIselFailAShr,"Fast isel fails on AShr");
 140 STATISTIC(NumFastIselFailVAArg,"Fast isel fails on VAArg");
 141 STATISTIC(NumFastIselFailExtractElement,"Fast isel fails on ExtractElement");
 142 STATISTIC(NumFastIselFailInsertElement,"Fast isel fails on InsertElement");
 143 STATISTIC(NumFastIselFailShuffleVector,"Fast isel fails on ShuffleVector");
 144 STATISTIC(NumFastIselFailExtractValue,"Fast isel fails on ExtractValue");
 145 STATISTIC(NumFastIselFailInsertValue,"Fast isel fails on InsertValue");
 146 STATISTIC(NumFastIselFailLandingPad,"Fast isel fails on LandingPad");
 147
 148 // Intrinsic instructions...
 149 STATISTIC(NumFastIselFailIntrinsicCall, "Fast isel fails on Intrinsic call");
 150 STATISTIC(NumFastIselFailSAddWithOverflow,
 151           "Fast isel fails on sadd.with.overflow");
 152 STATISTIC(NumFastIselFailUAddWithOverflow,
 153           "Fast isel fails on uadd.with.overflow");
 154 STATISTIC(NumFastIselFailSSubWithOverflow,
 155           "Fast isel fails on ssub.with.overflow");
 156 STATISTIC(NumFastIselFailUSubWithOverflow,
 157           "Fast isel fails on usub.with.overflow");
 158 STATISTIC(NumFastIselFailSMulWithOverflow,
 159           "Fast isel fails on smul.with.overflow");
 160 STATISTIC(NumFastIselFailUMulWithOverflow,
 161           "Fast isel fails on umul.with.overflow");
 162 STATISTIC(NumFastIselFailFrameaddress, "Fast isel fails on Frameaddress");
 163 STATISTIC(NumFastIselFailSqrt, "Fast isel fails on sqrt call");
 164 STATISTIC(NumFastIselFailStackMap, "Fast isel fails on StackMap call");
 165 STATISTIC(NumFastIselFailPatchPoint, "Fast isel fails on PatchPoint call");
 166 #endif
 167
 168 static cl::opt<bool>
 169 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
 170           cl::desc("Enable verbose messages in the \"fast\" "
 171                    "instruction selector"));
 172 static cl::opt<int> EnableFastISelAbort(
 173     "fast-isel-abort", cl::Hidden,
 174     cl::desc("Enable abort calls when \"fast\" instruction selection "
 175              "fails to lower an instruction: 0 disable the abort, 1 will "
 176              "abort but for args, calls and terminators, 2 will also "
 177              "abort for argument lowering, and 3 will never fallback "
 178              "to SelectionDAG."));
 179
 180 static cl::opt<bool>
 181 UseMBPI("use-mbpi",
 182         cl::desc("use Machine Branch Probability Info"),
 183         cl::init(true), cl::Hidden);
 184
 185 #ifndef NDEBUG
 186 static cl::opt<std::string>
 187 FilterDAGBasicBlockName("filter-view-dags", cl::Hidden,
 188                         cl::desc("Only display the basic block whose name "
 189                                  "matches this for all view-*-dags options"));
 190 static cl::opt<bool>
 191 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
 192           cl::desc("Pop up a window to show dags before the first "
 193                    "dag combine pass"));
 194 static cl::opt<bool>
 195 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
 196           cl::desc("Pop up a window to show dags before legalize types"));
 197 static cl::opt<bool>
 198 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
 199           cl::desc("Pop up a window to show dags before legalize"));
 200 static cl::opt<bool>
 201 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
 202           cl::desc("Pop up a window to show dags before the second "
 203                    "dag combine pass"));
 204 static cl::opt<bool>
 205 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
 206           cl::desc("Pop up a window to show dags before the post legalize types"
 207                    " dag combine pass"));
 208 static cl::opt<bool>
 209 ViewISelDAGs("view-isel-dags", cl::Hidden,
 210           cl::desc("Pop up a window to show isel dags as they are selected"));
 211 static cl::opt<bool>
 212 ViewSchedDAGs("view-sched-dags", cl::Hidden,
 213           cl::desc("Pop up a window to show sched dags as they are processed"));
 214 static cl::opt<bool>
 215 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
 216       cl::desc("Pop up a window to show SUnit dags after they are processed"));
 217 #else
 218 static const bool ViewDAGCombine1 = false,
 219                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
 220                   ViewDAGCombine2 = false,
 221                   ViewDAGCombineLT = false,
 222                   ViewISelDAGs = false, ViewSchedDAGs = false,
 223                   ViewSUnitDAGs = false;
 224 #endif
 225
 226 //===---------------------------------------------------------------------===//
 227 ///
 228 /// RegisterScheduler class - Track the registration of instruction schedulers.
 229 ///
 230 //===---------------------------------------------------------------------===//
 231 MachinePassRegistry RegisterScheduler::Registry;
 232
 233 //===---------------------------------------------------------------------===//
 234 ///
 235 /// ISHeuristic command line option for instruction schedulers.
 236 ///
 237 //===---------------------------------------------------------------------===//
 238 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
 239                RegisterPassParser<RegisterScheduler> >
 240 ISHeuristic("pre-RA-sched",
 241             cl::init(&createDefaultScheduler), cl::Hidden,
 242             cl::desc("Instruction schedulers available (before register"
 243                      " allocation):"));
 244
 245 static RegisterScheduler
 246 defaultListDAGScheduler("default", "Best scheduler for the target",
 247                         createDefaultScheduler);
 248
 249 namespace llvm {
 250   //===--------------------------------------------------------------------===//
 251   /// \brief This class is used by SelectionDAGISel to temporarily override
 252   /// the optimization level on a per-function basis.
 253   class OptLevelChanger {
 254     SelectionDAGISel &IS;
 255     CodeGenOpt::Level SavedOptLevel;
 256     bool SavedFastISel;
 257
 258   public:
 259     OptLevelChanger(SelectionDAGISel &ISel,
 260                     CodeGenOpt::Level NewOptLevel) : IS(ISel) {
 261       SavedOptLevel = IS.OptLevel;
 262       if (NewOptLevel == SavedOptLevel)
 263         return;
 264       IS.OptLevel = NewOptLevel;
 265       IS.TM.setOptLevel(NewOptLevel);
 266       SavedFastISel = IS.TM.Options.EnableFastISel;
 267       if (NewOptLevel == CodeGenOpt::None)
 268         IS.TM.setFastISel(true);
 269       DEBUG(dbgs() << "\nChanging optimization level for Function "
 270             << IS.MF->getFunction()->getName() << "\n");
 271       DEBUG(dbgs() << "\tBefore: -O" << SavedOptLevel
 272             << " ; After: -O" << NewOptLevel << "\n");
 273     }
 274
 275     ~OptLevelChanger() {
 276       if (IS.OptLevel == SavedOptLevel)
 277         return;
 278       DEBUG(dbgs() << "\nRestoring optimization level for Function "
 279             << IS.MF->getFunction()->getName() << "\n");
 280       DEBUG(dbgs() << "\tBefore: -O" << IS.OptLevel
 281             << " ; After: -O" << SavedOptLevel << "\n");
 282       IS.OptLevel = SavedOptLevel;
 283       IS.TM.setOptLevel(SavedOptLevel);
 284       IS.TM.setFastISel(SavedFastISel);
 285     }
 286   };
 287
 288   //===--------------------------------------------------------------------===//
 289   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 290   /// for the target.
 291   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
 292                                              CodeGenOpt::Level OptLevel) {
 293     const TargetLowering *TLI = IS->TLI;
 294     const TargetSubtargetInfo &ST = IS->MF->getSubtarget();
 295
 296     if (OptLevel == CodeGenOpt::None ||
 297         (ST.enableMachineScheduler() && ST.enableMachineSchedDefaultSched()) ||
 298         TLI->getSchedulingPreference() == Sched::Source)
 299       return createSourceListDAGScheduler(IS, OptLevel);
 300     if (TLI->getSchedulingPreference() == Sched::RegPressure)
 301       return createBURRListDAGScheduler(IS, OptLevel);
 302     if (TLI->getSchedulingPreference() == Sched::Hybrid)
 303       return createHybridListDAGScheduler(IS, OptLevel);
 304     if (TLI->getSchedulingPreference() == Sched::VLIW)
 305       return createVLIWDAGScheduler(IS, OptLevel);
 306     assert(TLI->getSchedulingPreference() == Sched::ILP &&
 307            "Unknown sched type!");
 308     return createILPListDAGScheduler(IS, OptLevel);
 309   }
 310 }
 311
 312 // EmitInstrWithCustomInserter - This method should be implemented by targets
 313 // that mark instructions with the 'usesCustomInserter' flag.  These
 314 // instructions are special in various ways, which require special support to
 315 // insert.  The specified MachineInstr is created but not inserted into any
 316 // basic blocks, and this method is called to expand it into a sequence of
 317 // instructions, potentially also creating new basic blocks and control flow.
 318 // When new basic blocks are inserted and the edges from MBB to its successors
 319 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
 320 // DenseMap.
 321 MachineBasicBlock *
 322 TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 323                                             MachineBasicBlock *MBB) const {
 324 #ifndef NDEBUG
 325   dbgs() << "If a target marks an instruction with "
 326           "'usesCustomInserter', it must implement "
 327           "TargetLowering::EmitInstrWithCustomInserter!";
 328 #endif
 329   llvm_unreachable(nullptr);
 330 }
 331
 332 void TargetLowering::AdjustInstrPostInstrSelection(MachineInstr *MI,
 333                                                    SDNode *Node) const {
 334   assert(!MI->hasPostISelHook() &&
 335          "If a target marks an instruction with 'hasPostISelHook', "
 336          "it must implement TargetLowering::AdjustInstrPostInstrSelection!");
 337 }
 338
 339 //===----------------------------------------------------------------------===//
 340 // SelectionDAGISel code
 341 //===----------------------------------------------------------------------===//
 342
 343 SelectionDAGISel::SelectionDAGISel(TargetMachine &tm,
 344                                    CodeGenOpt::Level OL) :
 345   MachineFunctionPass(ID), TM(tm),
 346   FuncInfo(new FunctionLoweringInfo()),
 347   CurDAG(new SelectionDAG(tm, OL)),
 348   SDB(new SelectionDAGBuilder(*CurDAG, *FuncInfo, OL)),
 349   GFI(),
 350   OptLevel(OL),
 351   DAGSize(0) {
 352     initializeGCModuleInfoPass(*PassRegistry::getPassRegistry());
 353     initializeAliasAnalysisAnalysisGroup(*PassRegistry::getPassRegistry());
 354     initializeBranchProbabilityInfoPass(*PassRegistry::getPassRegistry());
 355     initializeTargetLibraryInfoWrapperPassPass(
 356         *PassRegistry::getPassRegistry());
 357   }
 358
 359 SelectionDAGISel::~SelectionDAGISel() {
 360   delete SDB;
 361   delete CurDAG;
 362   delete FuncInfo;
 363 }
 364
 365 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
 366   AU.addRequired<AliasAnalysis>();
 367   AU.addPreserved<AliasAnalysis>();
 368   AU.addRequired<GCModuleInfo>();
 369   AU.addPreserved<GCModuleInfo>();
 370   AU.addRequired<TargetLibraryInfoWrapperPass>();
 371   if (UseMBPI && OptLevel != CodeGenOpt::None)
 372     AU.addRequired<BranchProbabilityInfo>();
 373   MachineFunctionPass::getAnalysisUsage(AU);
 374 }
 375
 376 /// SplitCriticalSideEffectEdges - Look for critical edges with a PHI value that
 377 /// may trap on it.  In this case we have to split the edge so that the path
 378 /// through the predecessor block that doesn't go to the phi block doesn't
 379 /// execute the possibly trapping instruction.
 380 ///
 381 /// This is required for correctness, so it must be done at -O0.
 382 ///
 383 static void SplitCriticalSideEffectEdges(Function &Fn, AliasAnalysis *AA) {
 384   // Loop for blocks with phi nodes.
 385   for (Function::iterator BB = Fn.begin(), E = Fn.end(); BB != E; ++BB) {
 386     PHINode *PN = dyn_cast<PHINode>(BB->begin());
 387     if (!PN) continue;
 388
 389   ReprocessBlock:
 390     // For each block with a PHI node, check to see if any of the input values
 391     // are potentially trapping constant expressions.  Constant expressions are
 392     // the only potentially trapping value that can occur as the argument to a
 393     // PHI.
 394     for (BasicBlock::iterator I = BB->begin(); (PN = dyn_cast<PHINode>(I)); ++I)
 395       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 396         ConstantExpr *CE = dyn_cast<ConstantExpr>(PN->getIncomingValue(i));
 397         if (!CE || !CE->canTrap()) continue;
 398
 399         // The only case we have to worry about is when the edge is critical.
 400         // Since this block has a PHI Node, we assume it has multiple input
 401         // edges: check to see if the pred has multiple successors.
 402         BasicBlock *Pred = PN->getIncomingBlock(i);
 403         if (Pred->getTerminator()->getNumSuccessors() == 1)
 404           continue;
 405
 406         // Okay, we have to split this edge.
 407         SplitCriticalEdge(
 408             Pred->getTerminator(), GetSuccessorNumber(Pred, BB),
 409             CriticalEdgeSplittingOptions(AA).setMergeIdenticalEdges());
 410         goto ReprocessBlock;
 411       }
 412   }
 413 }
 414
 415 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
 416   // Do some sanity-checking on the command-line options.
 417   assert((!EnableFastISelVerbose || TM.Options.EnableFastISel) &&
 418          "-fast-isel-verbose requires -fast-isel");
 419   assert((!EnableFastISelAbort || TM.Options.EnableFastISel) &&
 420          "-fast-isel-abort > 0 requires -fast-isel");
 421
 422   const Function &Fn = *mf.getFunction();
 423   MF = &mf;
 424
 425   // Reset the target options before resetting the optimization
 426   // level below.
 427   // FIXME: This is a horrible hack and should be processed via
 428   // codegen looking at the optimization level explicitly when
 429   // it wants to look at it.
 430   TM.resetTargetOptions(Fn);
 431   // Reset OptLevel to None for optnone functions.
 432   CodeGenOpt::Level NewOptLevel = OptLevel;
 433   if (Fn.hasFnAttribute(Attribute::OptimizeNone))
 434     NewOptLevel = CodeGenOpt::None;
 435   OptLevelChanger OLC(*this, NewOptLevel);
 436
 437   TII = MF->getSubtarget().getInstrInfo();
 438   TLI = MF->getSubtarget().getTargetLowering();
 439   RegInfo = &MF->getRegInfo();
 440   AA = &getAnalysis<AliasAnalysis>();
 441   LibInfo = &getAnalysis<TargetLibraryInfoWrapperPass>().getTLI();
 442   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : nullptr;
 443
 444   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
 445
 446   SplitCriticalSideEffectEdges(const_cast<Function&>(Fn), AA);
 447
 448   CurDAG->init(*MF);
 449   FuncInfo->set(Fn, *MF, CurDAG);
 450
 451   if (UseMBPI && OptLevel != CodeGenOpt::None)
 452     FuncInfo->BPI = &getAnalysis<BranchProbabilityInfo>();
 453   else
 454     FuncInfo->BPI = nullptr;
 455
 456   SDB->init(GFI, *AA, LibInfo);
 457
 458   MF->setHasInlineAsm(false);
 459
 460   SelectAllBasicBlocks(Fn);
 461
 462   // If the first basic block in the function has live ins that need to be
 463   // copied into vregs, emit the copies into the top of the block before
 464   // emitting the code for the block.
 465   MachineBasicBlock *EntryMBB = MF->begin();
 466   const TargetRegisterInfo &TRI = *MF->getSubtarget().getRegisterInfo();
 467   RegInfo->EmitLiveInCopies(EntryMBB, TRI, *TII);
 468
 469   DenseMap<unsigned, unsigned> LiveInMap;
 470   if (!FuncInfo->ArgDbgValues.empty())
 471     for (MachineRegisterInfo::livein_iterator LI = RegInfo->livein_begin(),
 472            E = RegInfo->livein_end(); LI != E; ++LI)
 473       if (LI->second)
 474         LiveInMap.insert(std::make_pair(LI->first, LI->second));
 475
 476   // Insert DBG_VALUE instructions for function arguments to the entry block.
 477   for (unsigned i = 0, e = FuncInfo->ArgDbgValues.size(); i != e; ++i) {
 478     MachineInstr *MI = FuncInfo->ArgDbgValues[e-i-1];
 479     bool hasFI = MI->getOperand(0).isFI();
 480     unsigned Reg =
 481         hasFI ? TRI.getFrameRegister(*MF) : MI->getOperand(0).getReg();
 482     if (TargetRegisterInfo::isPhysicalRegister(Reg))
 483       EntryMBB->insert(EntryMBB->begin(), MI);
 484     else {
 485       MachineInstr *Def = RegInfo->getVRegDef(Reg);
 486       if (Def) {
 487         MachineBasicBlock::iterator InsertPos = Def;
 488         // FIXME: VR def may not be in entry block.
 489         Def->getParent()->insert(std::next(InsertPos), MI);
 490       } else
 491         DEBUG(dbgs() << "Dropping debug info for dead vreg"
 492               << TargetRegisterInfo::virtReg2Index(Reg) << "\n");
 493     }
 494
 495     // If Reg is live-in then update debug info to track its copy in a vreg.
 496     DenseMap<unsigned, unsigned>::iterator LDI = LiveInMap.find(Reg);
 497     if (LDI != LiveInMap.end()) {
 498       assert(!hasFI && "There's no handling of frame pointer updating here yet "
 499                        "- add if needed");
 500       MachineInstr *Def = RegInfo->getVRegDef(LDI->second);
 501       MachineBasicBlock::iterator InsertPos = Def;
 502       const MDNode *Variable = MI->getDebugVariable();
 503       const MDNode *Expr = MI->getDebugExpression();
 504       DebugLoc DL = MI->getDebugLoc();
 505       bool IsIndirect = MI->isIndirectDebugValue();
 506       unsigned Offset = IsIndirect ? MI->getOperand(1).getImm() : 0;
 507       assert(cast<DILocalVariable>(Variable)->isValidLocationForIntrinsic(DL) &&
 508              "Expected inlined-at fields to agree");
 509       // Def is never a terminator here, so it is ok to increment InsertPos.
 510       BuildMI(*EntryMBB, ++InsertPos, DL, TII->get(TargetOpcode::DBG_VALUE),
 511               IsIndirect, LDI->second, Offset, Variable, Expr);
 512
 513       // If this vreg is directly copied into an exported register then
 514       // that COPY instructions also need DBG_VALUE, if it is the only
 515       // user of LDI->second.
 516       MachineInstr *CopyUseMI = nullptr;
 517       for (MachineRegisterInfo::use_instr_iterator
 518            UI = RegInfo->use_instr_begin(LDI->second),
 519            E = RegInfo->use_instr_end(); UI != E; ) {
 520         MachineInstr *UseMI = &*(UI++);
 521         if (UseMI->isDebugValue()) continue;
 522         if (UseMI->isCopy() && !CopyUseMI && UseMI->getParent() == EntryMBB) {
 523           CopyUseMI = UseMI; continue;
 524         }
 525         // Otherwise this is another use or second copy use.
 526         CopyUseMI = nullptr; break;
 527       }
 528       if (CopyUseMI) {
 529         // Use MI's debug location, which describes where Variable was
 530         // declared, rather than whatever is attached to CopyUseMI.
 531         MachineInstr *NewMI =
 532             BuildMI(*MF, DL, TII->get(TargetOpcode::DBG_VALUE), IsIndirect,
 533                     CopyUseMI->getOperand(0).getReg(), Offset, Variable, Expr);
 534         MachineBasicBlock::iterator Pos = CopyUseMI;
 535         EntryMBB->insertAfter(Pos, NewMI);
 536       }
 537     }
 538   }
 539
 540   // Determine if there are any calls in this machine function.
 541   MachineFrameInfo *MFI = MF->getFrameInfo();
 542   for (const auto &MBB : *MF) {
 543     if (MFI->hasCalls() && MF->hasInlineAsm())
 544       break;
 545
 546     for (const auto &MI : MBB) {
 547       const MCInstrDesc &MCID = TII->get(MI.getOpcode());
 548       if ((MCID.isCall() && !MCID.isReturn()) ||
 549           MI.isStackAligningInlineAsm()) {
 550         MFI->setHasCalls(true);
 551       }
 552       if (MI.isInlineAsm()) {
 553         MF->setHasInlineAsm(true);
 554       }
 555     }
 556   }
 557
 558   // Determine if there is a call to setjmp in the machine function.
 559   MF->setExposesReturnsTwice(Fn.callsFunctionThatReturnsTwice());
 560
 561   // Replace forward-declared registers with the registers containing
 562   // the desired value.
 563   MachineRegisterInfo &MRI = MF->getRegInfo();
 564   for (DenseMap<unsigned, unsigned>::iterator
 565        I = FuncInfo->RegFixups.begin(), E = FuncInfo->RegFixups.end();
 566        I != E; ++I) {
 567     unsigned From = I->first;
 568     unsigned To = I->second;
 569     // If To is also scheduled to be replaced, find what its ultimate
 570     // replacement is.
 571     for (;;) {
 572       DenseMap<unsigned, unsigned>::iterator J = FuncInfo->RegFixups.find(To);
 573       if (J == E) break;
 574       To = J->second;
 575     }
 576     // Make sure the new register has a sufficiently constrained register class.
 577     if (TargetRegisterInfo::isVirtualRegister(From) &&
 578         TargetRegisterInfo::isVirtualRegister(To))
 579       MRI.constrainRegClass(To, MRI.getRegClass(From));
 580     // Replace it.
 581     MRI.replaceRegWith(From, To);
 582   }
 583
 584   // Freeze the set of reserved registers now that MachineFrameInfo has been
 585   // set up. All the information required by getReservedRegs() should be
 586   // available now.
 587   MRI.freezeReservedRegs(*MF);
 588
 589   // Release function-specific state. SDB and CurDAG are already cleared
 590   // at this point.
 591   FuncInfo->clear();
 592
 593   DEBUG(dbgs() << "*** MachineFunction at end of ISel ***\n");
 594   DEBUG(MF->print(dbgs()));
 595
 596   return true;
 597 }
 598
 599 void SelectionDAGISel::SelectBasicBlock(BasicBlock::const_iterator Begin,
 600                                         BasicBlock::const_iterator End,
 601                                         bool &HadTailCall) {
 602   // Lower the instructions. If a call is emitted as a tail call, cease emitting
 603   // nodes for this block.
 604   for (BasicBlock::const_iterator I = Begin; I != End && !SDB->HasTailCall; ++I)
 605     SDB->visit(*I);
 606
 607   // Make sure the root of the DAG is up-to-date.
 608   CurDAG->setRoot(SDB->getControlRoot());
 609   HadTailCall = SDB->HasTailCall;
 610   SDB->clear();
 611
 612   // Final step, emit the lowered DAG as machine code.
 613   CodeGenAndEmitDAG();
 614 }
 615
 616 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
 617   SmallPtrSet<SDNode*, 128> VisitedNodes;
 618   SmallVector<SDNode*, 128> Worklist;
 619
 620   Worklist.push_back(CurDAG->getRoot().getNode());
 621
 622   APInt KnownZero;
 623   APInt KnownOne;
 624
 625   do {
 626     SDNode *N = Worklist.pop_back_val();
 627
 628     // If we've already seen this node, ignore it.
 629     if (!VisitedNodes.insert(N).second)
 630       continue;
 631
 632     // Otherwise, add all chain operands to the worklist.
 633     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 634       if (N->getOperand(i).getValueType() == MVT::Other)
 635         Worklist.push_back(N->getOperand(i).getNode());
 636
 637     // If this is a CopyToReg with a vreg dest, process it.
 638     if (N->getOpcode() != ISD::CopyToReg)
 639       continue;
 640
 641     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
 642     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 643       continue;
 644
 645     // Ignore non-scalar or non-integer values.
 646     SDValue Src = N->getOperand(2);
 647     EVT SrcVT = Src.getValueType();
 648     if (!SrcVT.isInteger() || SrcVT.isVector())
 649       continue;
 650
 651     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
 652     CurDAG->computeKnownBits(Src, KnownZero, KnownOne);
 653     FuncInfo->AddLiveOutRegInfo(DestReg, NumSignBits, KnownZero, KnownOne);
 654   } while (!Worklist.empty());
 655 }
 656
 657 void SelectionDAGISel::CodeGenAndEmitDAG() {
 658   std::string GroupName;
 659   if (TimePassesIsEnabled)
 660     GroupName = "Instruction Selection and Scheduling";
 661   std::string BlockName;
 662   int BlockNumber = -1;
 663   (void)BlockNumber;
 664   bool MatchFilterBB = false; (void)MatchFilterBB;
 665 #ifndef NDEBUG
 666   MatchFilterBB = (FilterDAGBasicBlockName.empty() ||
 667                    FilterDAGBasicBlockName ==
 668                        FuncInfo->MBB->getBasicBlock()->getName().str());
 669 #endif
 670 #ifdef NDEBUG
 671   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
 672       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
 673       ViewSUnitDAGs)
 674 #endif
 675   {
 676     BlockNumber = FuncInfo->MBB->getNumber();
 677     BlockName =
 678         (MF->getName() + ":" + FuncInfo->MBB->getBasicBlock()->getName()).str();
 679   }
 680   DEBUG(dbgs() << "Initial selection DAG: BB#" << BlockNumber
 681         << " '" << BlockName << "'\n"; CurDAG->dump());
 682
 683   if (ViewDAGCombine1 && MatchFilterBB)
 684     CurDAG->viewGraph("dag-combine1 input for " + BlockName);
 685
 686   // Run the DAG combiner in pre-legalize mode.
 687   {
 688     NamedRegionTimer T("DAG Combining 1", GroupName, TimePassesIsEnabled);
 689     CurDAG->Combine(BeforeLegalizeTypes, *AA, OptLevel);
 690   }
 691
 692   DEBUG(dbgs() << "Optimized lowered selection DAG: BB#" << BlockNumber
 693         << " '" << BlockName << "'\n"; CurDAG->dump());
 694
 695   // Second step, hack on the DAG until it only uses operations and types that
 696   // the target supports.
 697   if (ViewLegalizeTypesDAGs && MatchFilterBB)
 698     CurDAG->viewGraph("legalize-types input for " + BlockName);
 699
 700   bool Changed;
 701   {
 702     NamedRegionTimer T("Type Legalization", GroupName, TimePassesIsEnabled);
 703     Changed = CurDAG->LegalizeTypes();
 704   }
 705
 706   DEBUG(dbgs() << "Type-legalized selection DAG: BB#" << BlockNumber
 707         << " '" << BlockName << "'\n"; CurDAG->dump());
 708
 709   CurDAG->NewNodesMustHaveLegalTypes = true;
 710
 711   if (Changed) {
 712     if (ViewDAGCombineLT && MatchFilterBB)
 713       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
 714
 715     // Run the DAG combiner in post-type-legalize mode.
 716     {
 717       NamedRegionTimer T("DAG Combining after legalize types", GroupName,
 718                          TimePassesIsEnabled);
 719       CurDAG->Combine(AfterLegalizeTypes, *AA, OptLevel);
 720     }
 721
 722     DEBUG(dbgs() << "Optimized type-legalized selection DAG: BB#" << BlockNumber
 723           << " '" << BlockName << "'\n"; CurDAG->dump());
 724
 725   }
 726
 727   {
 728     NamedRegionTimer T("Vector Legalization", GroupName, TimePassesIsEnabled);
 729     Changed = CurDAG->LegalizeVectors();
 730   }
 731
 732   if (Changed) {
 733     {
 734       NamedRegionTimer T("Type Legalization 2", GroupName, TimePassesIsEnabled);
 735       CurDAG->LegalizeTypes();
 736     }
 737
 738     if (ViewDAGCombineLT && MatchFilterBB)
 739       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
 740
 741     // Run the DAG combiner in post-type-legalize mode.
 742     {
 743       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName,
 744                          TimePassesIsEnabled);
 745       CurDAG->Combine(AfterLegalizeVectorOps, *AA, OptLevel);
 746     }
 747
 748     DEBUG(dbgs() << "Optimized vector-legalized selection DAG: BB#"
 749           << BlockNumber << " '" << BlockName << "'\n"; CurDAG->dump());
 750   }
 751
 752   if (ViewLegalizeDAGs && MatchFilterBB)
 753     CurDAG->viewGraph("legalize input for " + BlockName);
 754
 755   {
 756     NamedRegionTimer T("DAG Legalization", GroupName, TimePassesIsEnabled);
 757     CurDAG->Legalize();
 758   }
 759
 760   DEBUG(dbgs() << "Legalized selection DAG: BB#" << BlockNumber
 761         << " '" << BlockName << "'\n"; CurDAG->dump());
 762
 763   if (ViewDAGCombine2 && MatchFilterBB)
 764     CurDAG->viewGraph("dag-combine2 input for " + BlockName);
 765
 766   // Run the DAG combiner in post-legalize mode.
 767   {
 768     NamedRegionTimer T("DAG Combining 2", GroupName, TimePassesIsEnabled);
 769     CurDAG->Combine(AfterLegalizeDAG, *AA, OptLevel);
 770   }
 771
 772   DEBUG(dbgs() << "Optimized legalized selection DAG: BB#" << BlockNumber
 773         << " '" << BlockName << "'\n"; CurDAG->dump());
 774
 775   if (OptLevel != CodeGenOpt::None)
 776     ComputeLiveOutVRegInfo();
 777
 778   if (ViewISelDAGs && MatchFilterBB)
 779     CurDAG->viewGraph("isel input for " + BlockName);
 780
 781   // Third, instruction select all of the operations to machine code, adding the
 782   // code to the MachineBasicBlock.
 783   {
 784     NamedRegionTimer T("Instruction Selection", GroupName, TimePassesIsEnabled);
 785     DoInstructionSelection();
 786   }
 787
 788   DEBUG(dbgs() << "Selected selection DAG: BB#" << BlockNumber
 789         << " '" << BlockName << "'\n"; CurDAG->dump());
 790
 791   if (ViewSchedDAGs && MatchFilterBB)
 792     CurDAG->viewGraph("scheduler input for " + BlockName);
 793
 794   // Schedule machine code.
 795   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
 796   {
 797     NamedRegionTimer T("Instruction Scheduling", GroupName,
 798                        TimePassesIsEnabled);
 799     Scheduler->Run(CurDAG, FuncInfo->MBB);
 800   }
 801
 802   if (ViewSUnitDAGs && MatchFilterBB) Scheduler->viewGraph();
 803
 804   // Emit machine code to BB.  This can change 'BB' to the last block being
 805   // inserted into.
 806   MachineBasicBlock *FirstMBB = FuncInfo->MBB, *LastMBB;
 807   {
 808     NamedRegionTimer T("Instruction Creation", GroupName, TimePassesIsEnabled);
 809
 810     // FuncInfo->InsertPt is passed by reference and set to the end of the
 811     // scheduled instructions.
 812     LastMBB = FuncInfo->MBB = Scheduler->EmitSchedule(FuncInfo->InsertPt);
 813   }
 814
 815   // If the block was split, make sure we update any references that are used to
 816   // update PHI nodes later on.
 817   if (FirstMBB != LastMBB)
 818     SDB->UpdateSplitBlock(FirstMBB, LastMBB);
 819
 820   // Free the scheduler state.
 821   {
 822     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName,
 823                        TimePassesIsEnabled);
 824     delete Scheduler;
 825   }
 826
 827   // Free the SelectionDAG state, now that we're finished with it.
 828   CurDAG->clear();
 829 }
 830
 831 namespace {
 832 /// ISelUpdater - helper class to handle updates of the instruction selection
 833 /// graph.
 834 class ISelUpdater : public SelectionDAG::DAGUpdateListener {
 835   SelectionDAG::allnodes_iterator &ISelPosition;
 836 public:
 837   ISelUpdater(SelectionDAG &DAG, SelectionDAG::allnodes_iterator &isp)
 838     : SelectionDAG::DAGUpdateListener(DAG), ISelPosition(isp) {}
 839
 840   /// NodeDeleted - Handle nodes deleted from the graph. If the node being
 841   /// deleted is the current ISelPosition node, update ISelPosition.
 842   ///
 843   void NodeDeleted(SDNode *N, SDNode *E) override {
 844     if (ISelPosition == SelectionDAG::allnodes_iterator(N))
 845       ++ISelPosition;
 846   }
 847 };
 848 } // end anonymous namespace
 849
 850 void SelectionDAGISel::DoInstructionSelection() {
 851   DEBUG(dbgs() << "===== Instruction selection begins: BB#"
 852         << FuncInfo->MBB->getNumber()
 853         << " '" << FuncInfo->MBB->getName() << "'\n");
 854
 855   PreprocessISelDAG();
 856
 857   // Select target instructions for the DAG.
 858   {
 859     // Number all nodes with a topological order and set DAGSize.
 860     DAGSize = CurDAG->AssignTopologicalOrder();
 861
 862     // Create a dummy node (which is not added to allnodes), that adds
 863     // a reference to the root node, preventing it from being deleted,
 864     // and tracking any changes of the root.
 865     HandleSDNode Dummy(CurDAG->getRoot());
 866     SelectionDAG::allnodes_iterator ISelPosition (CurDAG->getRoot().getNode());
 867     ++ISelPosition;
 868
 869     // Make sure that ISelPosition gets properly updated when nodes are deleted
 870     // in calls made from this function.
 871     ISelUpdater ISU(*CurDAG, ISelPosition);
 872
 873     // The AllNodes list is now topological-sorted. Visit the
 874     // nodes by starting at the end of the list (the root of the
 875     // graph) and preceding back toward the beginning (the entry
 876     // node).
 877     while (ISelPosition != CurDAG->allnodes_begin()) {
 878       SDNode *Node = --ISelPosition;
 879       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
 880       // but there are currently some corner cases that it misses. Also, this
 881       // makes it theoretically possible to disable the DAGCombiner.
 882       if (Node->use_empty())
 883         continue;
 884
 885       SDNode *ResNode = Select(Node);
 886
 887       // FIXME: This is pretty gross.  'Select' should be changed to not return
 888       // anything at all and this code should be nuked with a tactical strike.
 889
 890       // If node should not be replaced, continue with the next one.
 891       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
 892         continue;
 893       // Replace node.
 894       if (ResNode) {
 895         ReplaceUses(Node, ResNode);
 896       }
 897
 898       // If after the replacement this node is not used any more,
 899       // remove this dead node.
 900       if (Node->use_empty()) // Don't delete EntryToken, etc.
 901         CurDAG->RemoveDeadNode(Node);
 902     }
 903
 904     CurDAG->setRoot(Dummy.getValue());
 905   }
 906
 907   DEBUG(dbgs() << "===== Instruction selection ends:\n");
 908
 909   PostprocessISelDAG();
 910 }
 911
 912 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
 913 /// do other setup for EH landing-pad blocks.
 914 bool SelectionDAGISel::PrepareEHLandingPad() {
 915   MachineBasicBlock *MBB = FuncInfo->MBB;
 916
 917   const TargetRegisterClass *PtrRC = TLI->getRegClassFor(TLI->getPointerTy());
 918
 919   // Add a label to mark the beginning of the landing pad.  Deletion of the
 920   // landing pad can thus be detected via the MachineModuleInfo.
 921   MCSymbol *Label = MF->getMMI().addLandingPad(MBB);
 922
 923   // Assign the call site to the landing pad's begin label.
 924   MF->getMMI().setCallSiteLandingPad(Label, SDB->LPadToCallSiteMap[MBB]);
 925
 926   const MCInstrDesc &II = TII->get(TargetOpcode::EH_LABEL);
 927   BuildMI(*MBB, FuncInfo->InsertPt, SDB->getCurDebugLoc(), II)
 928     .addSym(Label);
 929
 930   // If this is an MSVC-style personality function, we need to split the landing
 931   // pad into several BBs.
 932   const BasicBlock *LLVMBB = MBB->getBasicBlock();
 933   const LandingPadInst *LPadInst = LLVMBB->getLandingPadInst();
 934   MF->getMMI().addPersonality(
 935       MBB, cast<Function>(LPadInst->getPersonalityFn()->stripPointerCasts()));
 936   EHPersonality Personality = MF->getMMI().getPersonalityType();
 937
 938   if (isMSVCEHPersonality(Personality)) {
 939     SmallVector<MachineBasicBlock *, 4> ClauseBBs;
 940     const IntrinsicInst *ActionsCall =
 941         dyn_cast<IntrinsicInst>(LLVMBB->getFirstInsertionPt());
 942     // Get all invoke BBs that unwind to this landingpad.
 943     SmallVector<MachineBasicBlock *, 4> InvokeBBs(MBB->pred_begin(),
 944                                                   MBB->pred_end());
 945     if (ActionsCall && ActionsCall->getIntrinsicID() == Intrinsic::eh_actions) {
 946       // If this is a call to llvm.eh.actions followed by indirectbr, then we've
 947       // run WinEHPrepare, and we should remove this block from the machine CFG.
 948       // Mark the targets of the indirectbr as landingpads instead.
 949       for (const BasicBlock *LLVMSucc : successors(LLVMBB)) {
 950         MachineBasicBlock *ClauseBB = FuncInfo->MBBMap[LLVMSucc];
 951         // Add the edge from the invoke to the clause.
 952         for (MachineBasicBlock *InvokeBB : InvokeBBs)
 953           InvokeBB->addSuccessor(ClauseBB);
 954
 955         // Mark the clause as a landing pad or MI passes will delete it.
 956         ClauseBB->setIsLandingPad();
 957       }
 958     }
 959
 960     // Remove the edge from the invoke to the lpad.
 961     for (MachineBasicBlock *InvokeBB : InvokeBBs)
 962       InvokeBB->removeSuccessor(MBB);
 963
 964     // Don't select instructions for the landingpad.
 965     return false;
 966   }
 967
 968   // Mark exception register as live in.
 969   if (unsigned Reg = TLI->getExceptionPointerRegister())
 970     FuncInfo->ExceptionPointerVirtReg = MBB->addLiveIn(Reg, PtrRC);
 971
 972   // Mark exception selector register as live in.
 973   if (unsigned Reg = TLI->getExceptionSelectorRegister())
 974     FuncInfo->ExceptionSelectorVirtReg = MBB->addLiveIn(Reg, PtrRC);
 975
 976   return true;
 977 }
 978
 979 /// isFoldedOrDeadInstruction - Return true if the specified instruction is
 980 /// side-effect free and is either dead or folded into a generated instruction.
 981 /// Return false if it needs to be emitted.
 982 static bool isFoldedOrDeadInstruction(const Instruction *I,
 983                                       FunctionLoweringInfo *FuncInfo) {
 984   return !I->mayWriteToMemory() && // Side-effecting instructions aren't folded.
 985          !isa<TerminatorInst>(I) && // Terminators aren't folded.
 986          !isa<DbgInfoIntrinsic>(I) &&  // Debug instructions aren't folded.
 987          !isa<LandingPadInst>(I) &&    // Landingpad instructions aren't folded.
 988          !FuncInfo->isExportedInst(I); // Exported instrs must be computed.
 989 }
 990
 991 #ifndef NDEBUG
 992 // Collect per Instruction statistics for fast-isel misses.  Only those
 993 // instructions that cause the bail are accounted for.  It does not account for
 994 // instructions higher in the block.  Thus, summing the per instructions stats
 995 // will not add up to what is reported by NumFastIselFailures.
 996 static void collectFailStats(const Instruction *I) {
 997   switch (I->getOpcode()) {
 998   default: assert (0 && "<Invalid operator> ");
 999
1000   // Terminators
1001   case Instruction::Ret:         NumFastIselFailRet++; return;
1002   case Instruction::Br:          NumFastIselFailBr++; return;
1003   case Instruction::Switch:      NumFastIselFailSwitch++; return;
1004   case Instruction::IndirectBr:  NumFastIselFailIndirectBr++; return;
1005   case Instruction::Invoke:      NumFastIselFailInvoke++; return;
1006   case Instruction::Resume:      NumFastIselFailResume++; return;
1007   case Instruction::Unreachable: NumFastIselFailUnreachable++; return;
1008
1009   // Standard binary operators...
1010   case Instruction::Add:  NumFastIselFailAdd++; return;
1011   case Instruction::FAdd: NumFastIselFailFAdd++; return;
1012   case Instruction::Sub:  NumFastIselFailSub++; return;
1013   case Instruction::FSub: NumFastIselFailFSub++; return;
1014   case Instruction::Mul:  NumFastIselFailMul++; return;
1015   case Instruction::FMul: NumFastIselFailFMul++; return;
1016   case Instruction::UDiv: NumFastIselFailUDiv++; return;
1017   case Instruction::SDiv: NumFastIselFailSDiv++; return;
1018   case Instruction::FDiv: NumFastIselFailFDiv++; return;
1019   case Instruction::URem: NumFastIselFailURem++; return;
1020   case Instruction::SRem: NumFastIselFailSRem++; return;
1021   case Instruction::FRem: NumFastIselFailFRem++; return;
1022
1023   // Logical operators...
1024   case Instruction::And: NumFastIselFailAnd++; return;
1025   case Instruction::Or:  NumFastIselFailOr++; return;
1026   case Instruction::Xor: NumFastIselFailXor++; return;
1027
1028   // Memory instructions...
1029   case Instruction::Alloca:        NumFastIselFailAlloca++; return;
1030   case Instruction::Load:          NumFastIselFailLoad++; return;
1031   case Instruction::Store:         NumFastIselFailStore++; return;
1032   case Instruction::AtomicCmpXchg: NumFastIselFailAtomicCmpXchg++; return;
1033   case Instruction::AtomicRMW:     NumFastIselFailAtomicRMW++; return;
1034   case Instruction::Fence:         NumFastIselFailFence++; return;
1035   case Instruction::GetElementPtr: NumFastIselFailGetElementPtr++; return;
1036
1037   // Convert instructions...
1038   case Instruction::Trunc:    NumFastIselFailTrunc++; return;
1039   case Instruction::ZExt:     NumFastIselFailZExt++; return;
1040   case Instruction::SExt:     NumFastIselFailSExt++; return;
1041   case Instruction::FPTrunc:  NumFastIselFailFPTrunc++; return;
1042   case Instruction::FPExt:    NumFastIselFailFPExt++; return;
1043   case Instruction::FPToUI:   NumFastIselFailFPToUI++; return;
1044   case Instruction::FPToSI:   NumFastIselFailFPToSI++; return;
1045   case Instruction::UIToFP:   NumFastIselFailUIToFP++; return;
1046   case Instruction::SIToFP:   NumFastIselFailSIToFP++; return;
1047   case Instruction::IntToPtr: NumFastIselFailIntToPtr++; return;
1048   case Instruction::PtrToInt: NumFastIselFailPtrToInt++; return;
1049   case Instruction::BitCast:  NumFastIselFailBitCast++; return;
1050
1051   // Other instructions...
1052   case Instruction::ICmp:           NumFastIselFailICmp++; return;
1053   case Instruction::FCmp:           NumFastIselFailFCmp++; return;
1054   case Instruction::PHI:            NumFastIselFailPHI++; return;
1055   case Instruction::Select:         NumFastIselFailSelect++; return;
1056   case Instruction::Call: {
1057     if (auto const *Intrinsic = dyn_cast<IntrinsicInst>(I)) {
1058       switch (Intrinsic->getIntrinsicID()) {
1059       default:
1060         NumFastIselFailIntrinsicCall++; return;
1061       case Intrinsic::sadd_with_overflow:
1062         NumFastIselFailSAddWithOverflow++; return;
1063       case Intrinsic::uadd_with_overflow:
1064         NumFastIselFailUAddWithOverflow++; return;
1065       case Intrinsic::ssub_with_overflow:
1066         NumFastIselFailSSubWithOverflow++; return;
1067       case Intrinsic::usub_with_overflow:
1068         NumFastIselFailUSubWithOverflow++; return;
1069       case Intrinsic::smul_with_overflow:
1070         NumFastIselFailSMulWithOverflow++; return;
1071       case Intrinsic::umul_with_overflow:
1072         NumFastIselFailUMulWithOverflow++; return;
1073       case Intrinsic::frameaddress:
1074         NumFastIselFailFrameaddress++; return;
1075       case Intrinsic::sqrt:
1076           NumFastIselFailSqrt++; return;
1077       case Intrinsic::experimental_stackmap:
1078         NumFastIselFailStackMap++; return;
1079       case Intrinsic::experimental_patchpoint_void: // fall-through
1080       case Intrinsic::experimental_patchpoint_i64:
1081         NumFastIselFailPatchPoint++; return;
1082       }
1083     }
1084     NumFastIselFailCall++;
1085     return;
1086   }
1087   case Instruction::Shl:            NumFastIselFailShl++; return;
1088   case Instruction::LShr:           NumFastIselFailLShr++; return;
1089   case Instruction::AShr:           NumFastIselFailAShr++; return;
1090   case Instruction::VAArg:          NumFastIselFailVAArg++; return;
1091   case Instruction::ExtractElement: NumFastIselFailExtractElement++; return;
1092   case Instruction::InsertElement:  NumFastIselFailInsertElement++; return;
1093   case Instruction::ShuffleVector:  NumFastIselFailShuffleVector++; return;
1094   case Instruction::ExtractValue:   NumFastIselFailExtractValue++; return;
1095   case Instruction::InsertValue:    NumFastIselFailInsertValue++; return;
1096   case Instruction::LandingPad:     NumFastIselFailLandingPad++; return;
1097   }
1098 }
1099 #endif
1100
1101 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
1102   // Initialize the Fast-ISel state, if needed.
1103   FastISel *FastIS = nullptr;
1104   if (TM.Options.EnableFastISel)
1105     FastIS = TLI->createFastISel(*FuncInfo, LibInfo);
1106
1107   // Iterate over all basic blocks in the function.
1108   ReversePostOrderTraversal<const Function*> RPOT(&Fn);
1109   for (ReversePostOrderTraversal<const Function*>::rpo_iterator
1110        I = RPOT.begin(), E = RPOT.end(); I != E; ++I) {
1111     const BasicBlock *LLVMBB = *I;
1112
1113     if (OptLevel != CodeGenOpt::None) {
1114       bool AllPredsVisited = true;
1115       for (const_pred_iterator PI = pred_begin(LLVMBB), PE = pred_end(LLVMBB);
1116            PI != PE; ++PI) {
1117         if (!FuncInfo->VisitedBBs.count(*PI)) {
1118           AllPredsVisited = false;
1119           break;
1120         }
1121       }
1122
1123       if (AllPredsVisited) {
1124         for (BasicBlock::const_iterator I = LLVMBB->begin();
1125              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
1126           FuncInfo->ComputePHILiveOutRegInfo(PN);
1127       } else {
1128         for (BasicBlock::const_iterator I = LLVMBB->begin();
1129              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
1130           FuncInfo->InvalidatePHILiveOutRegInfo(PN);
1131       }
1132
1133       FuncInfo->VisitedBBs.insert(LLVMBB);
1134     }
1135
1136     BasicBlock::const_iterator const Begin = LLVMBB->getFirstNonPHI();
1137     BasicBlock::const_iterator const End = LLVMBB->end();
1138     BasicBlock::const_iterator BI = End;
1139
1140     FuncInfo->MBB = FuncInfo->MBBMap[LLVMBB];
1141     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
1142
1143     // Setup an EH landing-pad block.
1144     FuncInfo->ExceptionPointerVirtReg = 0;
1145     FuncInfo->ExceptionSelectorVirtReg = 0;
1146     if (LLVMBB->isLandingPad())
1147       if (!PrepareEHLandingPad())
1148         continue;
1149
1150     // Before doing SelectionDAG ISel, see if FastISel has been requested.
1151     if (FastIS) {
1152       FastIS->startNewBlock();
1153
1154       // Emit code for any incoming arguments. This must happen before
1155       // beginning FastISel on the entry block.
1156       if (LLVMBB == &Fn.getEntryBlock()) {
1157         ++NumEntryBlocks;
1158
1159         // Lower any arguments needed in this block if this is the entry block.
1160         if (!FastIS->lowerArguments()) {
1161           // Fast isel failed to lower these arguments
1162           ++NumFastIselFailLowerArguments;
1163           if (EnableFastISelAbort > 1)
1164             report_fatal_error("FastISel didn't lower all arguments");
1165
1166           // Use SelectionDAG argument lowering
1167           LowerArguments(Fn);
1168           CurDAG->setRoot(SDB->getControlRoot());
1169           SDB->clear();
1170           CodeGenAndEmitDAG();
1171         }
1172
1173         // If we inserted any instructions at the beginning, make a note of
1174         // where they are, so we can be sure to emit subsequent instructions
1175         // after them.
1176         if (FuncInfo->InsertPt != FuncInfo->MBB->begin())
1177           FastIS->setLastLocalValue(std::prev(FuncInfo->InsertPt));
1178         else
1179           FastIS->setLastLocalValue(nullptr);
1180       }
1181
1182       unsigned NumFastIselRemaining = std::distance(Begin, End);
1183       // Do FastISel on as many instructions as possible.
1184       for (; BI != Begin; --BI) {
1185         const Instruction *Inst = std::prev(BI);
1186
1187         // If we no longer require this instruction, skip it.
1188         if (isFoldedOrDeadInstruction(Inst, FuncInfo)) {
1189           --NumFastIselRemaining;
1190           continue;
1191         }
1192
1193         // Bottom-up: reset the insert pos at the top, after any local-value
1194         // instructions.
1195         FastIS->recomputeInsertPt();
1196
1197         // Try to select the instruction with FastISel.
1198         if (FastIS->selectInstruction(Inst)) {
1199           --NumFastIselRemaining;
1200           ++NumFastIselSuccess;
1201           // If fast isel succeeded, skip over all the folded instructions, and
1202           // then see if there is a load right before the selected instructions.
1203           // Try to fold the load if so.
1204           const Instruction *BeforeInst = Inst;
1205           while (BeforeInst != Begin) {
1206             BeforeInst = std::prev(BasicBlock::const_iterator(BeforeInst));
1207             if (!isFoldedOrDeadInstruction(BeforeInst, FuncInfo))
1208               break;
1209           }
1210           if (BeforeInst != Inst && isa<LoadInst>(BeforeInst) &&
1211               BeforeInst->hasOneUse() &&
1212               FastIS->tryToFoldLoad(cast<LoadInst>(BeforeInst), Inst)) {
1213             // If we succeeded, don't re-select the load.
1214             BI = std::next(BasicBlock::const_iterator(BeforeInst));
1215             --NumFastIselRemaining;
1216             ++NumFastIselSuccess;
1217           }
1218           continue;
1219         }
1220
1221 #ifndef NDEBUG
1222         if (EnableFastISelVerbose2)
1223           collectFailStats(Inst);
1224 #endif
1225
1226         // Then handle certain instructions as single-LLVM-Instruction blocks.
1227         if (isa<CallInst>(Inst)) {
1228
1229           if (EnableFastISelVerbose || EnableFastISelAbort) {
1230             dbgs() << "FastISel missed call: ";
1231             Inst->dump();
1232           }
1233           if (EnableFastISelAbort > 2)
1234             // FastISel selector couldn't handle something and bailed.
1235             // For the purpose of debugging, just abort.
1236             report_fatal_error("FastISel didn't select the entire block");
1237
1238           if (!Inst->getType()->isVoidTy() && !Inst->use_empty()) {
1239             unsigned &R = FuncInfo->ValueMap[Inst];
1240             if (!R)
1241               R = FuncInfo->CreateRegs(Inst->getType());
1242           }
1243
1244           bool HadTailCall = false;
1245           MachineBasicBlock::iterator SavedInsertPt = FuncInfo->InsertPt;
1246           SelectBasicBlock(Inst, BI, HadTailCall);
1247
1248           // If the call was emitted as a tail call, we're done with the block.
1249           // We also need to delete any previously emitted instructions.
1250           if (HadTailCall) {
1251             FastIS->removeDeadCode(SavedInsertPt, FuncInfo->MBB->end());
1252             --BI;
1253             break;
1254           }
1255
1256           // Recompute NumFastIselRemaining as Selection DAG instruction
1257           // selection may have handled the call, input args, etc.
1258           unsigned RemainingNow = std::distance(Begin, BI);
1259           NumFastIselFailures += NumFastIselRemaining - RemainingNow;
1260           NumFastIselRemaining = RemainingNow;
1261           continue;
1262         }
1263
1264         bool ShouldAbort = EnableFastISelAbort;
1265         if (EnableFastISelVerbose || EnableFastISelAbort) {
1266           if (isa<TerminatorInst>(Inst)) {
1267             // Use a different message for terminator misses.
1268             dbgs() << "FastISel missed terminator: ";
1269             // Don't abort unless for terminator unless the level is really high
1270             ShouldAbort = (EnableFastISelAbort > 2);
1271           } else {
1272             dbgs() << "FastISel miss: ";
1273           }
1274           Inst->dump();
1275         }
1276         if (ShouldAbort)
1277           // FastISel selector couldn't handle something and bailed.
1278           // For the purpose of debugging, just abort.
1279           report_fatal_error("FastISel didn't select the entire block");
1280
1281         NumFastIselFailures += NumFastIselRemaining;
1282         break;
1283       }
1284
1285       FastIS->recomputeInsertPt();
1286     } else {
1287       // Lower any arguments needed in this block if this is the entry block.
1288       if (LLVMBB == &Fn.getEntryBlock()) {
1289         ++NumEntryBlocks;
1290         LowerArguments(Fn);
1291       }
1292     }
1293
1294     if (Begin != BI)
1295       ++NumDAGBlocks;
1296     else
1297       ++NumFastIselBlocks;
1298
1299     if (Begin != BI) {
1300       // Run SelectionDAG instruction selection on the remainder of the block
1301       // not handled by FastISel. If FastISel is not run, this is the entire
1302       // block.
1303       bool HadTailCall;
1304       SelectBasicBlock(Begin, BI, HadTailCall);
1305     }
1306
1307     FinishBasicBlock();
1308     FuncInfo->PHINodesToUpdate.clear();
1309   }
1310
1311   delete FastIS;
1312   SDB->clearDanglingDebugInfo();
1313   SDB->SPDescriptor.resetPerFunctionState();
1314 }
1315
1316 /// Given that the input MI is before a partial terminator sequence TSeq, return
1317 /// true if M + TSeq also a partial terminator sequence.
1318 ///
1319 /// A Terminator sequence is a sequence of MachineInstrs which at this point in
1320 /// lowering copy vregs into physical registers, which are then passed into
1321 /// terminator instructors so we can satisfy ABI constraints. A partial
1322 /// terminator sequence is an improper subset of a terminator sequence (i.e. it
1323 /// may be the whole terminator sequence).
1324 static bool MIIsInTerminatorSequence(const MachineInstr *MI) {
1325   // If we do not have a copy or an implicit def, we return true if and only if
1326   // MI is a debug value.
1327   if (!MI->isCopy() && !MI->isImplicitDef())
1328     // Sometimes DBG_VALUE MI sneak in between the copies from the vregs to the
1329     // physical registers if there is debug info associated with the terminator
1330     // of our mbb. We want to include said debug info in our terminator
1331     // sequence, so we return true in that case.
1332     return MI->isDebugValue();
1333
1334   // We have left the terminator sequence if we are not doing one of the
1335   // following:
1336   //
1337   // 1. Copying a vreg into a physical register.
1338   // 2. Copying a vreg into a vreg.
1339   // 3. Defining a register via an implicit def.
1340
1341   // OPI should always be a register definition...
1342   MachineInstr::const_mop_iterator OPI = MI->operands_begin();
1343   if (!OPI->isReg() || !OPI->isDef())
1344     return false;
1345
1346   // Defining any register via an implicit def is always ok.
1347   if (MI->isImplicitDef())
1348     return true;
1349
1350   // Grab the copy source...
1351   MachineInstr::const_mop_iterator OPI2 = OPI;
1352   ++OPI2;
1353   assert(OPI2 != MI->operands_end()
1354          && "Should have a copy implying we should have 2 arguments.");
1355
1356   // Make sure that the copy dest is not a vreg when the copy source is a
1357   // physical register.
1358   if (!OPI2->isReg() ||
1359       (!TargetRegisterInfo::isPhysicalRegister(OPI->getReg()) &&
1360        TargetRegisterInfo::isPhysicalRegister(OPI2->getReg())))
1361     return false;
1362
1363   return true;
1364 }
1365
1366 /// Find the split point at which to splice the end of BB into its success stack
1367 /// protector check machine basic block.
1368 ///
1369 /// On many platforms, due to ABI constraints, terminators, even before register
1370 /// allocation, use physical registers. This creates an issue for us since
1371 /// physical registers at this point can not travel across basic
1372 /// blocks. Luckily, selectiondag always moves physical registers into vregs
1373 /// when they enter functions and moves them through a sequence of copies back
1374 /// into the physical registers right before the terminator creating a
1375 /// ``Terminator Sequence''. This function is searching for the beginning of the
1376 /// terminator sequence so that we can ensure that we splice off not just the
1377 /// terminator, but additionally the copies that move the vregs into the
1378 /// physical registers.
1379 static MachineBasicBlock::iterator
1380 FindSplitPointForStackProtector(MachineBasicBlock *BB, DebugLoc DL) {
1381   MachineBasicBlock::iterator SplitPoint = BB->getFirstTerminator();
1382   //
1383   if (SplitPoint == BB->begin())
1384     return SplitPoint;
1385
1386   MachineBasicBlock::iterator Start = BB->begin();
1387   MachineBasicBlock::iterator Previous = SplitPoint;
1388   --Previous;
1389
1390   while (MIIsInTerminatorSequence(Previous)) {
1391     SplitPoint = Previous;
1392     if (Previous == Start)
1393       break;
1394     --Previous;
1395   }
1396
1397   return SplitPoint;
1398 }
1399
1400 void
1401 SelectionDAGISel::FinishBasicBlock() {
1402
1403   DEBUG(dbgs() << "Total amount of phi nodes to update: "
1404                << FuncInfo->PHINodesToUpdate.size() << "\n";
1405         for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i)
1406           dbgs() << "Node " << i << " : ("
1407                  << FuncInfo->PHINodesToUpdate[i].first
1408                  << ", " << FuncInfo->PHINodesToUpdate[i].second << ")\n");
1409
1410   // Next, now that we know what the last MBB the LLVM BB expanded is, update
1411   // PHI nodes in successors.
1412   for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1413     MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1414     assert(PHI->isPHI() &&
1415            "This is not a machine PHI node that we are updating!");
1416     if (!FuncInfo->MBB->isSuccessor(PHI->getParent()))
1417       continue;
1418     PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1419   }
1420
1421   // Handle stack protector.
1422   if (SDB->SPDescriptor.shouldEmitStackProtector()) {
1423     MachineBasicBlock *ParentMBB = SDB->SPDescriptor.getParentMBB();
1424     MachineBasicBlock *SuccessMBB = SDB->SPDescriptor.getSuccessMBB();
1425
1426     // Find the split point to split the parent mbb. At the same time copy all
1427     // physical registers used in the tail of parent mbb into virtual registers
1428     // before the split point and back into physical registers after the split
1429     // point. This prevents us needing to deal with Live-ins and many other
1430     // register allocation issues caused by us splitting the parent mbb. The
1431     // register allocator will clean up said virtual copies later on.
1432     MachineBasicBlock::iterator SplitPoint =
1433       FindSplitPointForStackProtector(ParentMBB, SDB->getCurDebugLoc());
1434
1435     // Splice the terminator of ParentMBB into SuccessMBB.
1436     SuccessMBB->splice(SuccessMBB->end(), ParentMBB,
1437                        SplitPoint,
1438                        ParentMBB->end());
1439
1440     // Add compare/jump on neq/jump to the parent BB.
1441     FuncInfo->MBB = ParentMBB;
1442     FuncInfo->InsertPt = ParentMBB->end();
1443     SDB->visitSPDescriptorParent(SDB->SPDescriptor, ParentMBB);
1444     CurDAG->setRoot(SDB->getRoot());
1445     SDB->clear();
1446     CodeGenAndEmitDAG();
1447
1448     // CodeGen Failure MBB if we have not codegened it yet.
1449     MachineBasicBlock *FailureMBB = SDB->SPDescriptor.getFailureMBB();
1450     if (!FailureMBB->size()) {
1451       FuncInfo->MBB = FailureMBB;
1452       FuncInfo->InsertPt = FailureMBB->end();
1453       SDB->visitSPDescriptorFailure(SDB->SPDescriptor);
1454       CurDAG->setRoot(SDB->getRoot());
1455       SDB->clear();
1456       CodeGenAndEmitDAG();
1457     }
1458
1459     // Clear the Per-BB State.
1460     SDB->SPDescriptor.resetPerBBState();
1461   }
1462
1463   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
1464     // Lower header first, if it wasn't already lowered
1465     if (!SDB->BitTestCases[i].Emitted) {
1466       // Set the current basic block to the mbb we wish to insert the code into
1467       FuncInfo->MBB = SDB->BitTestCases[i].Parent;
1468       FuncInfo->InsertPt = FuncInfo->MBB->end();
1469       // Emit the code
1470       SDB->visitBitTestHeader(SDB->BitTestCases[i], FuncInfo->MBB);
1471       CurDAG->setRoot(SDB->getRoot());
1472       SDB->clear();
1473       CodeGenAndEmitDAG();
1474     }
1475
1476     uint32_t UnhandledWeight = 0;
1477     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j)
1478       UnhandledWeight += SDB->BitTestCases[i].Cases[j].ExtraWeight;
1479
1480     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
1481       UnhandledWeight -= SDB->BitTestCases[i].Cases[j].ExtraWeight;
1482       // Set the current basic block to the mbb we wish to insert the code into
1483       FuncInfo->MBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1484       FuncInfo->InsertPt = FuncInfo->MBB->end();
1485       // Emit the code
1486       if (j+1 != ej)
1487         SDB->visitBitTestCase(SDB->BitTestCases[i],
1488                               SDB->BitTestCases[i].Cases[j+1].ThisBB,
1489                               UnhandledWeight,
1490                               SDB->BitTestCases[i].Reg,
1491                               SDB->BitTestCases[i].Cases[j],
1492                               FuncInfo->MBB);
1493       else
1494         SDB->visitBitTestCase(SDB->BitTestCases[i],
1495                               SDB->BitTestCases[i].Default,
1496                               UnhandledWeight,
1497                               SDB->BitTestCases[i].Reg,
1498                               SDB->BitTestCases[i].Cases[j],
1499                               FuncInfo->MBB);
1500
1501
1502       CurDAG->setRoot(SDB->getRoot());
1503       SDB->clear();
1504       CodeGenAndEmitDAG();
1505     }
1506
1507     // Update PHI Nodes
1508     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1509          pi != pe; ++pi) {
1510       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1511       MachineBasicBlock *PHIBB = PHI->getParent();
1512       assert(PHI->isPHI() &&
1513              "This is not a machine PHI node that we are updating!");
1514       // This is "default" BB. We have two jumps to it. From "header" BB and
1515       // from last "case" BB.
1516       if (PHIBB == SDB->BitTestCases[i].Default)
1517         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1518            .addMBB(SDB->BitTestCases[i].Parent)
1519            .addReg(FuncInfo->PHINodesToUpdate[pi].second)
1520            .addMBB(SDB->BitTestCases[i].Cases.back().ThisBB);
1521       // One of "cases" BB.
1522       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
1523            j != ej; ++j) {
1524         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1525         if (cBB->isSuccessor(PHIBB))
1526           PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(cBB);
1527       }
1528     }
1529   }
1530   SDB->BitTestCases.clear();
1531
1532   // If the JumpTable record is filled in, then we need to emit a jump table.
1533   // Updating the PHI nodes is tricky in this case, since we need to determine
1534   // whether the PHI is a successor of the range check MBB or the jump table MBB
1535   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
1536     // Lower header first, if it wasn't already lowered
1537     if (!SDB->JTCases[i].first.Emitted) {
1538       // Set the current basic block to the mbb we wish to insert the code into
1539       FuncInfo->MBB = SDB->JTCases[i].first.HeaderBB;
1540       FuncInfo->InsertPt = FuncInfo->MBB->end();
1541       // Emit the code
1542       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first,
1543                                 FuncInfo->MBB);
1544       CurDAG->setRoot(SDB->getRoot());
1545       SDB->clear();
1546       CodeGenAndEmitDAG();
1547     }
1548
1549     // Set the current basic block to the mbb we wish to insert the code into
1550     FuncInfo->MBB = SDB->JTCases[i].second.MBB;
1551     FuncInfo->InsertPt = FuncInfo->MBB->end();
1552     // Emit the code
1553     SDB->visitJumpTable(SDB->JTCases[i].second);
1554     CurDAG->setRoot(SDB->getRoot());
1555     SDB->clear();
1556     CodeGenAndEmitDAG();
1557
1558     // Update PHI Nodes
1559     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1560          pi != pe; ++pi) {
1561       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1562       MachineBasicBlock *PHIBB = PHI->getParent();
1563       assert(PHI->isPHI() &&
1564              "This is not a machine PHI node that we are updating!");
1565       // "default" BB. We can go there only from header BB.
1566       if (PHIBB == SDB->JTCases[i].second.Default)
1567         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1568            .addMBB(SDB->JTCases[i].first.HeaderBB);
1569       // JT BB. Just iterate over successors here
1570       if (FuncInfo->MBB->isSuccessor(PHIBB))
1571         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(FuncInfo->MBB);
1572     }
1573   }
1574   SDB->JTCases.clear();
1575
1576   // If we generated any switch lowering information, build and codegen any
1577   // additional DAGs necessary.
1578   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1579     // Set the current basic block to the mbb we wish to insert the code into
1580     FuncInfo->MBB = SDB->SwitchCases[i].ThisBB;
1581     FuncInfo->InsertPt = FuncInfo->MBB->end();
1582
1583     // Determine the unique successors.
1584     SmallVector<MachineBasicBlock *, 2> Succs;
1585     Succs.push_back(SDB->SwitchCases[i].TrueBB);
1586     if (SDB->SwitchCases[i].TrueBB != SDB->SwitchCases[i].FalseBB)
1587       Succs.push_back(SDB->SwitchCases[i].FalseBB);
1588
1589     // Emit the code. Note that this could result in FuncInfo->MBB being split.
1590     SDB->visitSwitchCase(SDB->SwitchCases[i], FuncInfo->MBB);
1591     CurDAG->setRoot(SDB->getRoot());
1592     SDB->clear();
1593     CodeGenAndEmitDAG();
1594
1595     // Remember the last block, now that any splitting is done, for use in
1596     // populating PHI nodes in successors.
1597     MachineBasicBlock *ThisBB = FuncInfo->MBB;
1598
1599     // Handle any PHI nodes in successors of this chunk, as if we were coming
1600     // from the original BB before switch expansion.  Note that PHI nodes can
1601     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1602     // handle them the right number of times.
1603     for (unsigned i = 0, e = Succs.size(); i != e; ++i) {
1604       FuncInfo->MBB = Succs[i];
1605       FuncInfo->InsertPt = FuncInfo->MBB->end();
1606       // FuncInfo->MBB may have been removed from the CFG if a branch was
1607       // constant folded.
1608       if (ThisBB->isSuccessor(FuncInfo->MBB)) {
1609         for (MachineBasicBlock::iterator
1610              MBBI = FuncInfo->MBB->begin(), MBBE = FuncInfo->MBB->end();
1611              MBBI != MBBE && MBBI->isPHI(); ++MBBI) {
1612           MachineInstrBuilder PHI(*MF, MBBI);
1613           // This value for this PHI node is recorded in PHINodesToUpdate.
1614           for (unsigned pn = 0; ; ++pn) {
1615             assert(pn != FuncInfo->PHINodesToUpdate.size() &&
1616                    "Didn't find PHI entry!");
1617             if (FuncInfo->PHINodesToUpdate[pn].first == PHI) {
1618               PHI.addReg(FuncInfo->PHINodesToUpdate[pn].second).addMBB(ThisBB);
1619               break;
1620             }
1621           }
1622         }
1623       }
1624     }
1625   }
1626   SDB->SwitchCases.clear();
1627 }
1628
1629
1630 /// Create the scheduler. If a specific scheduler was specified
1631 /// via the SchedulerRegistry, use it, otherwise select the
1632 /// one preferred by the target.
1633 ///
1634 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1635   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1636
1637   if (!Ctor) {
1638     Ctor = ISHeuristic;
1639     RegisterScheduler::setDefault(Ctor);
1640   }
1641
1642   return Ctor(this, OptLevel);
1643 }
1644
1645 //===----------------------------------------------------------------------===//
1646 // Helper functions used by the generated instruction selector.
1647 //===----------------------------------------------------------------------===//
1648 // Calls to these methods are generated by tblgen.
1649
1650 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1651 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1652 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1653 /// specified in the .td file (e.g. 255).
1654 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1655                                     int64_t DesiredMaskS) const {
1656   const APInt &ActualMask = RHS->getAPIntValue();
1657   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1658
1659   // If the actual mask exactly matches, success!
1660   if (ActualMask == DesiredMask)
1661     return true;
1662
1663   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1664   if (ActualMask.intersects(~DesiredMask))
1665     return false;
1666
1667   // Otherwise, the DAG Combiner may have proven that the value coming in is
1668   // either already zero or is not demanded.  Check for known zero input bits.
1669   APInt NeededMask = DesiredMask & ~ActualMask;
1670   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1671     return true;
1672
1673   // TODO: check to see if missing bits are just not demanded.
1674
1675   // Otherwise, this pattern doesn't match.
1676   return false;
1677 }
1678
1679 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1680 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1681 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1682 /// specified in the .td file (e.g. 255).
1683 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1684                                    int64_t DesiredMaskS) const {
1685   const APInt &ActualMask = RHS->getAPIntValue();
1686   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1687
1688   // If the actual mask exactly matches, success!
1689   if (ActualMask == DesiredMask)
1690     return true;
1691
1692   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1693   if (ActualMask.intersects(~DesiredMask))
1694     return false;
1695
1696   // Otherwise, the DAG Combiner may have proven that the value coming in is
1697   // either already zero or is not demanded.  Check for known zero input bits.
1698   APInt NeededMask = DesiredMask & ~ActualMask;
1699
1700   APInt KnownZero, KnownOne;
1701   CurDAG->computeKnownBits(LHS, KnownZero, KnownOne);
1702
1703   // If all the missing bits in the or are already known to be set, match!
1704   if ((NeededMask & KnownOne) == NeededMask)
1705     return true;
1706
1707   // TODO: check to see if missing bits are just not demanded.
1708
1709   // Otherwise, this pattern doesn't match.
1710   return false;
1711 }
1712
1713 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1714 /// by tblgen.  Others should not call it.
1715 void SelectionDAGISel::
1716 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops, SDLoc DL) {
1717   std::vector<SDValue> InOps;
1718   std::swap(InOps, Ops);
1719
1720   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1721   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1722   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1723   Ops.push_back(InOps[InlineAsm::Op_ExtraInfo]);  // 3 (SideEffect, AlignStack)
1724
1725   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1726   if (InOps[e-1].getValueType() == MVT::Glue)
1727     --e;  // Don't process a glue operand if it is here.
1728
1729   while (i != e) {
1730     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1731     if (!InlineAsm::isMemKind(Flags)) {
1732       // Just skip over this operand, copying the operands verbatim.
1733       Ops.insert(Ops.end(), InOps.begin()+i,
1734                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1735       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1736     } else {
1737       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1738              "Memory operand with multiple values?");
1739
1740       unsigned TiedToOperand;
1741       if (InlineAsm::isUseOperandTiedToDef(Flags, TiedToOperand)) {
1742         // We need the constraint ID from the operand this is tied to.
1743         unsigned CurOp = InlineAsm::Op_FirstOperand;
1744         Flags = cast<ConstantSDNode>(InOps[CurOp])->getZExtValue();
1745         for (; TiedToOperand; --TiedToOperand) {
1746           CurOp += InlineAsm::getNumOperandRegisters(Flags)+1;
1747           Flags = cast<ConstantSDNode>(InOps[CurOp])->getZExtValue();
1748         }
1749       }
1750
1751       // Otherwise, this is a memory operand.  Ask the target to select it.
1752       std::vector<SDValue> SelOps;
1753       if (SelectInlineAsmMemoryOperand(InOps[i+1],
1754                                        InlineAsm::getMemoryConstraintID(Flags),
1755                                        SelOps))
1756         report_fatal_error("Could not match memory address.  Inline asm"
1757                            " failure!");
1758
1759       // Add this to the output node.
1760       unsigned NewFlags =
1761         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1762       Ops.push_back(CurDAG->getTargetConstant(NewFlags, DL, MVT::i32));
1763       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1764       i += 2;
1765     }
1766   }
1767
1768   // Add the glue input back if present.
1769   if (e != InOps.size())
1770     Ops.push_back(InOps.back());
1771 }
1772
1773 /// findGlueUse - Return use of MVT::Glue value produced by the specified
1774 /// SDNode.
1775 ///
1776 static SDNode *findGlueUse(SDNode *N) {
1777   unsigned FlagResNo = N->getNumValues()-1;
1778   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1779     SDUse &Use = I.getUse();
1780     if (Use.getResNo() == FlagResNo)
1781       return Use.getUser();
1782   }
1783   return nullptr;
1784 }
1785
1786 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1787 /// This function recursively traverses up the operand chain, ignoring
1788 /// certain nodes.
1789 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1790                           SDNode *Root, SmallPtrSetImpl<SDNode*> &Visited,
1791                           bool IgnoreChains) {
1792   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1793   // greater than all of its (recursive) operands.  If we scan to a point where
1794   // 'use' is smaller than the node we're scanning for, then we know we will
1795   // never find it.
1796   //
1797   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1798   // happen because we scan down to newly selected nodes in the case of glue
1799   // uses.
1800   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1801     return false;
1802
1803   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1804   // won't fail if we scan it again.
1805   if (!Visited.insert(Use).second)
1806     return false;
1807
1808   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1809     // Ignore chain uses, they are validated by HandleMergeInputChains.
1810     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1811       continue;
1812
1813     SDNode *N = Use->getOperand(i).getNode();
1814     if (N == Def) {
1815       if (Use == ImmedUse || Use == Root)
1816         continue;  // We are not looking for immediate use.
1817       assert(N != Root);
1818       return true;
1819     }
1820
1821     // Traverse up the operand chain.
1822     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1823       return true;
1824   }
1825   return false;
1826 }
1827
1828 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1829 /// operand node N of U during instruction selection that starts at Root.
1830 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1831                                           SDNode *Root) const {
1832   if (OptLevel == CodeGenOpt::None) return false;
1833   return N.hasOneUse();
1834 }
1835
1836 /// IsLegalToFold - Returns true if the specific operand node N of
1837 /// U can be folded during instruction selection that starts at Root.
1838 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1839                                      CodeGenOpt::Level OptLevel,
1840                                      bool IgnoreChains) {
1841   if (OptLevel == CodeGenOpt::None) return false;
1842
1843   // If Root use can somehow reach N through a path that that doesn't contain
1844   // U then folding N would create a cycle. e.g. In the following
1845   // diagram, Root can reach N through X. If N is folded into into Root, then
1846   // X is both a predecessor and a successor of U.
1847   //
1848   //          [N*]           //
1849   //         ^   ^           //
1850   //        /     \          //
1851   //      [U*]    [X]?       //
1852   //        ^     ^          //
1853   //         \   /           //
1854   //          \ /            //
1855   //         [Root*]         //
1856   //
1857   // * indicates nodes to be folded together.
1858   //
1859   // If Root produces glue, then it gets (even more) interesting. Since it
1860   // will be "glued" together with its glue use in the scheduler, we need to
1861   // check if it might reach N.
1862   //
1863   //          [N*]           //
1864   //         ^   ^           //
1865   //        /     \          //
1866   //      [U*]    [X]?       //
1867   //        ^       ^        //
1868   //         \       \       //
1869   //          \      |       //
1870   //         [Root*] |       //
1871   //          ^      |       //
1872   //          f      |       //
1873   //          |      /       //
1874   //         [Y]    /        //
1875   //           ^   /         //
1876   //           f  /          //
1877   //           | /           //
1878   //          [GU]           //
1879   //
1880   // If GU (glue use) indirectly reaches N (the load), and Root folds N
1881   // (call it Fold), then X is a predecessor of GU and a successor of
1882   // Fold. But since Fold and GU are glued together, this will create
1883   // a cycle in the scheduling graph.
1884
1885   // If the node has glue, walk down the graph to the "lowest" node in the
1886   // glueged set.
1887   EVT VT = Root->getValueType(Root->getNumValues()-1);
1888   while (VT == MVT::Glue) {
1889     SDNode *GU = findGlueUse(Root);
1890     if (!GU)
1891       break;
1892     Root = GU;
1893     VT = Root->getValueType(Root->getNumValues()-1);
1894
1895     // If our query node has a glue result with a use, we've walked up it.  If
1896     // the user (which has already been selected) has a chain or indirectly uses
1897     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1898     // this, we cannot ignore chains in this predicate.
1899     IgnoreChains = false;
1900   }
1901
1902
1903   SmallPtrSet<SDNode*, 16> Visited;
1904   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1905 }
1906
1907 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1908   SDLoc DL(N);
1909
1910   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1911   SelectInlineAsmMemoryOperands(Ops, DL);
1912
1913   const EVT VTs[] = {MVT::Other, MVT::Glue};
1914   SDValue New = CurDAG->getNode(ISD::INLINEASM, DL, VTs, Ops);
1915   New->setNodeId(-1);
1916   return New.getNode();
1917 }
1918
1919 SDNode
1920 *SelectionDAGISel::Select_READ_REGISTER(SDNode *Op) {
1921   SDLoc dl(Op);
1922   MDNodeSDNode *MD = dyn_cast<MDNodeSDNode>(Op->getOperand(0));
1923   const MDString *RegStr = dyn_cast<MDString>(MD->getMD()->getOperand(0));
1924   unsigned Reg =
1925       TLI->getRegisterByName(RegStr->getString().data(), Op->getValueType(0));
1926   SDValue New = CurDAG->getCopyFromReg(
1927                         CurDAG->getEntryNode(), dl, Reg, Op->getValueType(0));
1928   New->setNodeId(-1);
1929   return New.getNode();
1930 }
1931
1932 SDNode
1933 *SelectionDAGISel::Select_WRITE_REGISTER(SDNode *Op) {
1934   SDLoc dl(Op);
1935   MDNodeSDNode *MD = dyn_cast<MDNodeSDNode>(Op->getOperand(1));
1936   const MDString *RegStr = dyn_cast<MDString>(MD->getMD()->getOperand(0));
1937   unsigned Reg = TLI->getRegisterByName(RegStr->getString().data(),
1938                                         Op->getOperand(2).getValueType());
1939   SDValue New = CurDAG->getCopyToReg(
1940                         CurDAG->getEntryNode(), dl, Reg, Op->getOperand(2));
1941   New->setNodeId(-1);
1942   return New.getNode();
1943 }
1944
1945
1946
1947 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1948   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1949 }
1950
1951 /// GetVBR - decode a vbr encoding whose top bit is set.
1952 LLVM_ATTRIBUTE_ALWAYS_INLINE static uint64_t
1953 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1954   assert(Val >= 128 && "Not a VBR");
1955   Val &= 127;  // Remove first vbr bit.
1956
1957   unsigned Shift = 7;
1958   uint64_t NextBits;
1959   do {
1960     NextBits = MatcherTable[Idx++];
1961     Val |= (NextBits&127) << Shift;
1962     Shift += 7;
1963   } while (NextBits & 128);
1964
1965   return Val;
1966 }
1967
1968
1969 /// UpdateChainsAndGlue - When a match is complete, this method updates uses of
1970 /// interior glue and chain results to use the new glue and chain results.
1971 void SelectionDAGISel::
1972 UpdateChainsAndGlue(SDNode *NodeToMatch, SDValue InputChain,
1973                     const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1974                     SDValue InputGlue,
1975                     const SmallVectorImpl<SDNode*> &GlueResultNodesMatched,
1976                     bool isMorphNodeTo) {
1977   SmallVector<SDNode*, 4> NowDeadNodes;
1978
1979   // Now that all the normal results are replaced, we replace the chain and
1980   // glue results if present.
1981   if (!ChainNodesMatched.empty()) {
1982     assert(InputChain.getNode() &&
1983            "Matched input chains but didn't produce a chain");
1984     // Loop over all of the nodes we matched that produced a chain result.
1985     // Replace all the chain results with the final chain we ended up with.
1986     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1987       SDNode *ChainNode = ChainNodesMatched[i];
1988
1989       // If this node was already deleted, don't look at it.
1990       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1991         continue;
1992
1993       // Don't replace the results of the root node if we're doing a
1994       // MorphNodeTo.
1995       if (ChainNode == NodeToMatch && isMorphNodeTo)
1996         continue;
1997
1998       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1999       if (ChainVal.getValueType() == MVT::Glue)
2000         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
2001       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
2002       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain);
2003
2004       // If the node became dead and we haven't already seen it, delete it.
2005       if (ChainNode->use_empty() &&
2006           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
2007         NowDeadNodes.push_back(ChainNode);
2008     }
2009   }
2010
2011   // If the result produces glue, update any glue results in the matched
2012   // pattern with the glue result.
2013   if (InputGlue.getNode()) {
2014     // Handle any interior nodes explicitly marked.
2015     for (unsigned i = 0, e = GlueResultNodesMatched.size(); i != e; ++i) {
2016       SDNode *FRN = GlueResultNodesMatched[i];
2017
2018       // If this node was already deleted, don't look at it.
2019       if (FRN->getOpcode() == ISD::DELETED_NODE)
2020         continue;
2021
2022       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Glue &&
2023              "Doesn't have a glue result");
2024       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
2025                                         InputGlue);
2026
2027       // If the node became dead and we haven't already seen it, delete it.
2028       if (FRN->use_empty() &&
2029           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
2030         NowDeadNodes.push_back(FRN);
2031     }
2032   }
2033
2034   if (!NowDeadNodes.empty())
2035     CurDAG->RemoveDeadNodes(NowDeadNodes);
2036
2037   DEBUG(dbgs() << "ISEL: Match complete!\n");
2038 }
2039
2040 enum ChainResult {
2041   CR_Simple,
2042   CR_InducesCycle,
2043   CR_LeadsToInteriorNode
2044 };
2045
2046 /// WalkChainUsers - Walk down the users of the specified chained node that is
2047 /// part of the pattern we're matching, looking at all of the users we find.
2048 /// This determines whether something is an interior node, whether we have a
2049 /// non-pattern node in between two pattern nodes (which prevent folding because
2050 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
2051 /// between pattern nodes (in which case the TF becomes part of the pattern).
2052 ///
2053 /// The walk we do here is guaranteed to be small because we quickly get down to
2054 /// already selected nodes "below" us.
2055 static ChainResult
2056 WalkChainUsers(const SDNode *ChainedNode,
2057                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
2058                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
2059   ChainResult Result = CR_Simple;
2060
2061   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
2062          E = ChainedNode->use_end(); UI != E; ++UI) {
2063     // Make sure the use is of the chain, not some other value we produce.
2064     if (UI.getUse().getValueType() != MVT::Other) continue;
2065
2066     SDNode *User = *UI;
2067
2068     if (User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
2069       continue;
2070
2071     // If we see an already-selected machine node, then we've gone beyond the
2072     // pattern that we're selecting down into the already selected chunk of the
2073     // DAG.
2074     unsigned UserOpcode = User->getOpcode();
2075     if (User->isMachineOpcode() ||
2076         UserOpcode == ISD::CopyToReg ||
2077         UserOpcode == ISD::CopyFromReg ||
2078         UserOpcode == ISD::INLINEASM ||
2079         UserOpcode == ISD::EH_LABEL ||
2080         UserOpcode == ISD::LIFETIME_START ||
2081         UserOpcode == ISD::LIFETIME_END) {
2082       // If their node ID got reset to -1 then they've already been selected.
2083       // Treat them like a MachineOpcode.
2084       if (User->getNodeId() == -1)
2085         continue;
2086     }
2087
2088     // If we have a TokenFactor, we handle it specially.
2089     if (User->getOpcode() != ISD::TokenFactor) {
2090       // If the node isn't a token factor and isn't part of our pattern, then it
2091       // must be a random chained node in between two nodes we're selecting.
2092       // This happens when we have something like:
2093       //   x = load ptr
2094       //   call
2095       //   y = x+4
2096       //   store y -> ptr
2097       // Because we structurally match the load/store as a read/modify/write,
2098       // but the call is chained between them.  We cannot fold in this case
2099       // because it would induce a cycle in the graph.
2100       if (!std::count(ChainedNodesInPattern.begin(),
2101                       ChainedNodesInPattern.end(), User))
2102         return CR_InducesCycle;
2103
2104       // Otherwise we found a node that is part of our pattern.  For example in:
2105       //   x = load ptr
2106       //   y = x+4
2107       //   store y -> ptr
2108       // This would happen when we're scanning down from the load and see the
2109       // store as a user.  Record that there is a use of ChainedNode that is
2110       // part of the pattern and keep scanning uses.
2111       Result = CR_LeadsToInteriorNode;
2112       InteriorChainedNodes.push_back(User);
2113       continue;
2114     }
2115
2116     // If we found a TokenFactor, there are two cases to consider: first if the
2117     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
2118     // uses of the TF are in our pattern) we just want to ignore it.  Second,
2119     // the TokenFactor can be sandwiched in between two chained nodes, like so:
2120     //     [Load chain]
2121     //         ^
2122     //         |
2123     //       [Load]
2124     //       ^    ^
2125     //       |    \                    DAG's like cheese
2126     //      /       \                       do you?
2127     //     /         |
2128     // [TokenFactor] [Op]
2129     //     ^          ^
2130     //     |          |
2131     //      \        /
2132     //       \      /
2133     //       [Store]
2134     //
2135     // In this case, the TokenFactor becomes part of our match and we rewrite it
2136     // as a new TokenFactor.
2137     //
2138     // To distinguish these two cases, do a recursive walk down the uses.
2139     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
2140     case CR_Simple:
2141       // If the uses of the TokenFactor are just already-selected nodes, ignore
2142       // it, it is "below" our pattern.
2143       continue;
2144     case CR_InducesCycle:
2145       // If the uses of the TokenFactor lead to nodes that are not part of our
2146       // pattern that are not selected, folding would turn this into a cycle,
2147       // bail out now.
2148       return CR_InducesCycle;
2149     case CR_LeadsToInteriorNode:
2150       break;  // Otherwise, keep processing.
2151     }
2152
2153     // Okay, we know we're in the interesting interior case.  The TokenFactor
2154     // is now going to be considered part of the pattern so that we rewrite its
2155     // uses (it may have uses that are not part of the pattern) with the
2156     // ultimate chain result of the generated code.  We will also add its chain
2157     // inputs as inputs to the ultimate TokenFactor we create.
2158     Result = CR_LeadsToInteriorNode;
2159     ChainedNodesInPattern.push_back(User);
2160     InteriorChainedNodes.push_back(User);
2161     continue;
2162   }
2163
2164   return Result;
2165 }
2166
2167 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
2168 /// operation for when the pattern matched at least one node with a chains.  The
2169 /// input vector contains a list of all of the chained nodes that we match.  We
2170 /// must determine if this is a valid thing to cover (i.e. matching it won't
2171 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
2172 /// be used as the input node chain for the generated nodes.
2173 static SDValue
2174 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
2175                        SelectionDAG *CurDAG) {
2176   // Walk all of the chained nodes we've matched, recursively scanning down the
2177   // users of the chain result. This adds any TokenFactor nodes that are caught
2178   // in between chained nodes to the chained and interior nodes list.
2179   SmallVector<SDNode*, 3> InteriorChainedNodes;
2180   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2181     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
2182                        InteriorChainedNodes) == CR_InducesCycle)
2183       return SDValue(); // Would induce a cycle.
2184   }
2185
2186   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
2187   // that we are interested in.  Form our input TokenFactor node.
2188   SmallVector<SDValue, 3> InputChains;
2189   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2190     // Add the input chain of this node to the InputChains list (which will be
2191     // the operands of the generated TokenFactor) if it's not an interior node.
2192     SDNode *N = ChainNodesMatched[i];
2193     if (N->getOpcode() != ISD::TokenFactor) {
2194       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
2195         continue;
2196
2197       // Otherwise, add the input chain.
2198       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
2199       assert(InChain.getValueType() == MVT::Other && "Not a chain");
2200       InputChains.push_back(InChain);
2201       continue;
2202     }
2203
2204     // If we have a token factor, we want to add all inputs of the token factor
2205     // that are not part of the pattern we're matching.
2206     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
2207       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
2208                       N->getOperand(op).getNode()))
2209         InputChains.push_back(N->getOperand(op));
2210     }
2211   }
2212
2213   if (InputChains.size() == 1)
2214     return InputChains[0];
2215   return CurDAG->getNode(ISD::TokenFactor, SDLoc(ChainNodesMatched[0]),
2216                          MVT::Other, InputChains);
2217 }
2218
2219 /// MorphNode - Handle morphing a node in place for the selector.
2220 SDNode *SelectionDAGISel::
2221 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
2222           ArrayRef<SDValue> Ops, unsigned EmitNodeInfo) {
2223   // It is possible we're using MorphNodeTo to replace a node with no
2224   // normal results with one that has a normal result (or we could be
2225   // adding a chain) and the input could have glue and chains as well.
2226   // In this case we need to shift the operands down.
2227   // FIXME: This is a horrible hack and broken in obscure cases, no worse
2228   // than the old isel though.
2229   int OldGlueResultNo = -1, OldChainResultNo = -1;
2230
2231   unsigned NTMNumResults = Node->getNumValues();
2232   if (Node->getValueType(NTMNumResults-1) == MVT::Glue) {
2233     OldGlueResultNo = NTMNumResults-1;
2234     if (NTMNumResults != 1 &&
2235         Node->getValueType(NTMNumResults-2) == MVT::Other)
2236       OldChainResultNo = NTMNumResults-2;
2237   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
2238     OldChainResultNo = NTMNumResults-1;
2239
2240   // Call the underlying SelectionDAG routine to do the transmogrification. Note
2241   // that this deletes operands of the old node that become dead.
2242   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops);
2243
2244   // MorphNodeTo can operate in two ways: if an existing node with the
2245   // specified operands exists, it can just return it.  Otherwise, it
2246   // updates the node in place to have the requested operands.
2247   if (Res == Node) {
2248     // If we updated the node in place, reset the node ID.  To the isel,
2249     // this should be just like a newly allocated machine node.
2250     Res->setNodeId(-1);
2251   }
2252
2253   unsigned ResNumResults = Res->getNumValues();
2254   // Move the glue if needed.
2255   if ((EmitNodeInfo & OPFL_GlueOutput) && OldGlueResultNo != -1 &&
2256       (unsigned)OldGlueResultNo != ResNumResults-1)
2257     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldGlueResultNo),
2258                                       SDValue(Res, ResNumResults-1));
2259
2260   if ((EmitNodeInfo & OPFL_GlueOutput) != 0)
2261     --ResNumResults;
2262
2263   // Move the chain reference if needed.
2264   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
2265       (unsigned)OldChainResultNo != ResNumResults-1)
2266     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
2267                                       SDValue(Res, ResNumResults-1));
2268
2269   // Otherwise, no replacement happened because the node already exists. Replace
2270   // Uses of the old node with the new one.
2271   if (Res != Node)
2272     CurDAG->ReplaceAllUsesWith(Node, Res);
2273
2274   return Res;
2275 }
2276
2277 /// CheckSame - Implements OP_CheckSame.
2278 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2279 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2280           SDValue N,
2281           const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2282   // Accept if it is exactly the same as a previously recorded node.
2283   unsigned RecNo = MatcherTable[MatcherIndex++];
2284   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2285   return N == RecordedNodes[RecNo].first;
2286 }
2287
2288 /// CheckChildSame - Implements OP_CheckChildXSame.
2289 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2290 CheckChildSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2291              SDValue N,
2292              const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes,
2293              unsigned ChildNo) {
2294   if (ChildNo >= N.getNumOperands())
2295     return false;  // Match fails if out of range child #.
2296   return ::CheckSame(MatcherTable, MatcherIndex, N.getOperand(ChildNo),
2297                      RecordedNodes);
2298 }
2299
2300 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
2301 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2302 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2303                       const SelectionDAGISel &SDISel) {
2304   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
2305 }
2306
2307 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
2308 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2309 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2310                    const SelectionDAGISel &SDISel, SDNode *N) {
2311   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
2312 }
2313
2314 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2315 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2316             SDNode *N) {
2317   uint16_t Opc = MatcherTable[MatcherIndex++];
2318   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2319   return N->getOpcode() == Opc;
2320 }
2321
2322 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2323 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2324           SDValue N, const TargetLowering *TLI) {
2325   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2326   if (N.getValueType() == VT) return true;
2327
2328   // Handle the case when VT is iPTR.
2329   return VT == MVT::iPTR && N.getValueType() == TLI->getPointerTy();
2330 }
2331
2332 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2333 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2334                SDValue N, const TargetLowering *TLI, unsigned ChildNo) {
2335   if (ChildNo >= N.getNumOperands())
2336     return false;  // Match fails if out of range child #.
2337   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
2338 }
2339
2340 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2341 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2342               SDValue N) {
2343   return cast<CondCodeSDNode>(N)->get() ==
2344       (ISD::CondCode)MatcherTable[MatcherIndex++];
2345 }
2346
2347 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2348 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2349                SDValue N, const TargetLowering *TLI) {
2350   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2351   if (cast<VTSDNode>(N)->getVT() == VT)
2352     return true;
2353
2354   // Handle the case when VT is iPTR.
2355   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI->getPointerTy();
2356 }
2357
2358 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2359 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2360              SDValue N) {
2361   int64_t Val = MatcherTable[MatcherIndex++];
2362   if (Val & 128)
2363     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2364
2365   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
2366   return C && C->getSExtValue() == Val;
2367 }
2368
2369 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2370 CheckChildInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2371                   SDValue N, unsigned ChildNo) {
2372   if (ChildNo >= N.getNumOperands())
2373     return false;  // Match fails if out of range child #.
2374   return ::CheckInteger(MatcherTable, MatcherIndex, N.getOperand(ChildNo));
2375 }
2376
2377 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2378 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2379             SDValue N, const SelectionDAGISel &SDISel) {
2380   int64_t Val = MatcherTable[MatcherIndex++];
2381   if (Val & 128)
2382     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2383
2384   if (N->getOpcode() != ISD::AND) return false;
2385
2386   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2387   return C && SDISel.CheckAndMask(N.getOperand(0), C, Val);
2388 }
2389
2390 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2391 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2392            SDValue N, const SelectionDAGISel &SDISel) {
2393   int64_t Val = MatcherTable[MatcherIndex++];
2394   if (Val & 128)
2395     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2396
2397   if (N->getOpcode() != ISD::OR) return false;
2398
2399   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2400   return C && SDISel.CheckOrMask(N.getOperand(0), C, Val);
2401 }
2402
2403 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
2404 /// scope, evaluate the current node.  If the current predicate is known to
2405 /// fail, set Result=true and return anything.  If the current predicate is
2406 /// known to pass, set Result=false and return the MatcherIndex to continue
2407 /// with.  If the current predicate is unknown, set Result=false and return the
2408 /// MatcherIndex to continue with.
2409 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
2410                                        unsigned Index, SDValue N,
2411                                        bool &Result,
2412                                        const SelectionDAGISel &SDISel,
2413                  SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2414   switch (Table[Index++]) {
2415   default:
2416     Result = false;
2417     return Index-1;  // Could not evaluate this predicate.
2418   case SelectionDAGISel::OPC_CheckSame:
2419     Result = !::CheckSame(Table, Index, N, RecordedNodes);
2420     return Index;
2421   case SelectionDAGISel::OPC_CheckChild0Same:
2422   case SelectionDAGISel::OPC_CheckChild1Same:
2423   case SelectionDAGISel::OPC_CheckChild2Same:
2424   case SelectionDAGISel::OPC_CheckChild3Same:
2425     Result = !::CheckChildSame(Table, Index, N, RecordedNodes,
2426                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Same);
2427     return Index;
2428   case SelectionDAGISel::OPC_CheckPatternPredicate:
2429     Result = !::CheckPatternPredicate(Table, Index, SDISel);
2430     return Index;
2431   case SelectionDAGISel::OPC_CheckPredicate:
2432     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
2433     return Index;
2434   case SelectionDAGISel::OPC_CheckOpcode:
2435     Result = !::CheckOpcode(Table, Index, N.getNode());
2436     return Index;
2437   case SelectionDAGISel::OPC_CheckType:
2438     Result = !::CheckType(Table, Index, N, SDISel.TLI);
2439     return Index;
2440   case SelectionDAGISel::OPC_CheckChild0Type:
2441   case SelectionDAGISel::OPC_CheckChild1Type:
2442   case SelectionDAGISel::OPC_CheckChild2Type:
2443   case SelectionDAGISel::OPC_CheckChild3Type:
2444   case SelectionDAGISel::OPC_CheckChild4Type:
2445   case SelectionDAGISel::OPC_CheckChild5Type:
2446   case SelectionDAGISel::OPC_CheckChild6Type:
2447   case SelectionDAGISel::OPC_CheckChild7Type:
2448     Result = !::CheckChildType(Table, Index, N, SDISel.TLI,
2449                                Table[Index - 1] -
2450                                    SelectionDAGISel::OPC_CheckChild0Type);
2451     return Index;
2452   case SelectionDAGISel::OPC_CheckCondCode:
2453     Result = !::CheckCondCode(Table, Index, N);
2454     return Index;
2455   case SelectionDAGISel::OPC_CheckValueType:
2456     Result = !::CheckValueType(Table, Index, N, SDISel.TLI);
2457     return Index;
2458   case SelectionDAGISel::OPC_CheckInteger:
2459     Result = !::CheckInteger(Table, Index, N);
2460     return Index;
2461   case SelectionDAGISel::OPC_CheckChild0Integer:
2462   case SelectionDAGISel::OPC_CheckChild1Integer:
2463   case SelectionDAGISel::OPC_CheckChild2Integer:
2464   case SelectionDAGISel::OPC_CheckChild3Integer:
2465   case SelectionDAGISel::OPC_CheckChild4Integer:
2466     Result = !::CheckChildInteger(Table, Index, N,
2467                      Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Integer);
2468     return Index;
2469   case SelectionDAGISel::OPC_CheckAndImm:
2470     Result = !::CheckAndImm(Table, Index, N, SDISel);
2471     return Index;
2472   case SelectionDAGISel::OPC_CheckOrImm:
2473     Result = !::CheckOrImm(Table, Index, N, SDISel);
2474     return Index;
2475   }
2476 }
2477
2478 namespace {
2479
2480 struct MatchScope {
2481   /// FailIndex - If this match fails, this is the index to continue with.
2482   unsigned FailIndex;
2483
2484   /// NodeStack - The node stack when the scope was formed.
2485   SmallVector<SDValue, 4> NodeStack;
2486
2487   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
2488   unsigned NumRecordedNodes;
2489
2490   /// NumMatchedMemRefs - The number of matched memref entries.
2491   unsigned NumMatchedMemRefs;
2492
2493   /// InputChain/InputGlue - The current chain/glue
2494   SDValue InputChain, InputGlue;
2495
2496   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
2497   bool HasChainNodesMatched, HasGlueResultNodesMatched;
2498 };
2499
2500 /// \\brief A DAG update listener to keep the matching state
2501 /// (i.e. RecordedNodes and MatchScope) uptodate if the target is allowed to
2502 /// change the DAG while matching.  X86 addressing mode matcher is an example
2503 /// for this.
2504 class MatchStateUpdater : public SelectionDAG::DAGUpdateListener
2505 {
2506       SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes;
2507       SmallVectorImpl<MatchScope> &MatchScopes;
2508 public:
2509   MatchStateUpdater(SelectionDAG &DAG,
2510                     SmallVectorImpl<std::pair<SDValue, SDNode*> > &RN,
2511                     SmallVectorImpl<MatchScope> &MS) :
2512     SelectionDAG::DAGUpdateListener(DAG),
2513     RecordedNodes(RN), MatchScopes(MS) { }
2514
2515   void NodeDeleted(SDNode *N, SDNode *E) override {
2516     // Some early-returns here to avoid the search if we deleted the node or
2517     // if the update comes from MorphNodeTo (MorphNodeTo is the last thing we
2518     // do, so it's unnecessary to update matching state at that point).
2519     // Neither of these can occur currently because we only install this
2520     // update listener during matching a complex patterns.
2521     if (!E || E->isMachineOpcode())
2522       return;
2523     // Performing linear search here does not matter because we almost never
2524     // run this code.  You'd have to have a CSE during complex pattern
2525     // matching.
2526     for (auto &I : RecordedNodes)
2527       if (I.first.getNode() == N)
2528         I.first.setNode(E);
2529
2530     for (auto &I : MatchScopes)
2531       for (auto &J : I.NodeStack)
2532         if (J.getNode() == N)
2533           J.setNode(E);
2534   }
2535 };
2536 }
2537
2538 SDNode *SelectionDAGISel::
2539 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
2540                  unsigned TableSize) {
2541   // FIXME: Should these even be selected?  Handle these cases in the caller?
2542   switch (NodeToMatch->getOpcode()) {
2543   default:
2544     break;
2545   case ISD::EntryToken:       // These nodes remain the same.
2546   case ISD::BasicBlock:
2547   case ISD::Register:
2548   case ISD::RegisterMask:
2549   case ISD::HANDLENODE:
2550   case ISD::MDNODE_SDNODE:
2551   case ISD::TargetConstant:
2552   case ISD::TargetConstantFP:
2553   case ISD::TargetConstantPool:
2554   case ISD::TargetFrameIndex:
2555   case ISD::TargetExternalSymbol:
2556   case ISD::TargetBlockAddress:
2557   case ISD::TargetJumpTable:
2558   case ISD::TargetGlobalTLSAddress:
2559   case ISD::TargetGlobalAddress:
2560   case ISD::TokenFactor:
2561   case ISD::CopyFromReg:
2562   case ISD::CopyToReg:
2563   case ISD::EH_LABEL:
2564   case ISD::LIFETIME_START:
2565   case ISD::LIFETIME_END:
2566     NodeToMatch->setNodeId(-1); // Mark selected.
2567     return nullptr;
2568   case ISD::AssertSext:
2569   case ISD::AssertZext:
2570     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
2571                                       NodeToMatch->getOperand(0));
2572     return nullptr;
2573   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
2574   case ISD::READ_REGISTER: return Select_READ_REGISTER(NodeToMatch);
2575   case ISD::WRITE_REGISTER: return Select_WRITE_REGISTER(NodeToMatch);
2576   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
2577   }
2578
2579   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
2580
2581   // Set up the node stack with NodeToMatch as the only node on the stack.
2582   SmallVector<SDValue, 8> NodeStack;
2583   SDValue N = SDValue(NodeToMatch, 0);
2584   NodeStack.push_back(N);
2585
2586   // MatchScopes - Scopes used when matching, if a match failure happens, this
2587   // indicates where to continue checking.
2588   SmallVector<MatchScope, 8> MatchScopes;
2589
2590   // RecordedNodes - This is the set of nodes that have been recorded by the
2591   // state machine.  The second value is the parent of the node, or null if the
2592   // root is recorded.
2593   SmallVector<std::pair<SDValue, SDNode*>, 8> RecordedNodes;
2594
2595   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
2596   // pattern.
2597   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
2598
2599   // These are the current input chain and glue for use when generating nodes.
2600   // Various Emit operations change these.  For example, emitting a copytoreg
2601   // uses and updates these.
2602   SDValue InputChain, InputGlue;
2603
2604   // ChainNodesMatched - If a pattern matches nodes that have input/output
2605   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
2606   // which ones they are.  The result is captured into this list so that we can
2607   // update the chain results when the pattern is complete.
2608   SmallVector<SDNode*, 3> ChainNodesMatched;
2609   SmallVector<SDNode*, 3> GlueResultNodesMatched;
2610
2611   DEBUG(dbgs() << "ISEL: Starting pattern match on root node: ";
2612         NodeToMatch->dump(CurDAG);
2613         dbgs() << '\n');
2614
2615   // Determine where to start the interpreter.  Normally we start at opcode #0,
2616   // but if the state machine starts with an OPC_SwitchOpcode, then we
2617   // accelerate the first lookup (which is guaranteed to be hot) with the
2618   // OpcodeOffset table.
2619   unsigned MatcherIndex = 0;
2620
2621   if (!OpcodeOffset.empty()) {
2622     // Already computed the OpcodeOffset table, just index into it.
2623     if (N.getOpcode() < OpcodeOffset.size())
2624       MatcherIndex = OpcodeOffset[N.getOpcode()];
2625     DEBUG(dbgs() << "  Initial Opcode index to " << MatcherIndex << "\n");
2626
2627   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
2628     // Otherwise, the table isn't computed, but the state machine does start
2629     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
2630     // is the first time we're selecting an instruction.
2631     unsigned Idx = 1;
2632     while (1) {
2633       // Get the size of this case.
2634       unsigned CaseSize = MatcherTable[Idx++];
2635       if (CaseSize & 128)
2636         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2637       if (CaseSize == 0) break;
2638
2639       // Get the opcode, add the index to the table.
2640       uint16_t Opc = MatcherTable[Idx++];
2641       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2642       if (Opc >= OpcodeOffset.size())
2643         OpcodeOffset.resize((Opc+1)*2);
2644       OpcodeOffset[Opc] = Idx;
2645       Idx += CaseSize;
2646     }
2647
2648     // Okay, do the lookup for the first opcode.
2649     if (N.getOpcode() < OpcodeOffset.size())
2650       MatcherIndex = OpcodeOffset[N.getOpcode()];
2651   }
2652
2653   while (1) {
2654     assert(MatcherIndex < TableSize && "Invalid index");
2655 #ifndef NDEBUG
2656     unsigned CurrentOpcodeIndex = MatcherIndex;
2657 #endif
2658     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2659     switch (Opcode) {
2660     case OPC_Scope: {
2661       // Okay, the semantics of this operation are that we should push a scope
2662       // then evaluate the first child.  However, pushing a scope only to have
2663       // the first check fail (which then pops it) is inefficient.  If we can
2664       // determine immediately that the first check (or first several) will
2665       // immediately fail, don't even bother pushing a scope for them.
2666       unsigned FailIndex;
2667
2668       while (1) {
2669         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2670         if (NumToSkip & 128)
2671           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2672         // Found the end of the scope with no match.
2673         if (NumToSkip == 0) {
2674           FailIndex = 0;
2675           break;
2676         }
2677
2678         FailIndex = MatcherIndex+NumToSkip;
2679
2680         unsigned MatcherIndexOfPredicate = MatcherIndex;
2681         (void)MatcherIndexOfPredicate; // silence warning.
2682
2683         // If we can't evaluate this predicate without pushing a scope (e.g. if
2684         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2685         // push the scope and evaluate the full predicate chain.
2686         bool Result;
2687         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2688                                               Result, *this, RecordedNodes);
2689         if (!Result)
2690           break;
2691
2692         DEBUG(dbgs() << "  Skipped scope entry (due to false predicate) at "
2693                      << "index " << MatcherIndexOfPredicate
2694                      << ", continuing at " << FailIndex << "\n");
2695         ++NumDAGIselRetries;
2696
2697         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2698         // move to the next case.
2699         MatcherIndex = FailIndex;
2700       }
2701
2702       // If the whole scope failed to match, bail.
2703       if (FailIndex == 0) break;
2704
2705       // Push a MatchScope which indicates where to go if the first child fails
2706       // to match.
2707       MatchScope NewEntry;
2708       NewEntry.FailIndex = FailIndex;
2709       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2710       NewEntry.NumRecordedNodes = RecordedNodes.size();
2711       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2712       NewEntry.InputChain = InputChain;
2713       NewEntry.InputGlue = InputGlue;
2714       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2715       NewEntry.HasGlueResultNodesMatched = !GlueResultNodesMatched.empty();
2716       MatchScopes.push_back(NewEntry);
2717       continue;
2718     }
2719     case OPC_RecordNode: {
2720       // Remember this node, it may end up being an operand in the pattern.
2721       SDNode *Parent = nullptr;
2722       if (NodeStack.size() > 1)
2723         Parent = NodeStack[NodeStack.size()-2].getNode();
2724       RecordedNodes.push_back(std::make_pair(N, Parent));
2725       continue;
2726     }
2727
2728     case OPC_RecordChild0: case OPC_RecordChild1:
2729     case OPC_RecordChild2: case OPC_RecordChild3:
2730     case OPC_RecordChild4: case OPC_RecordChild5:
2731     case OPC_RecordChild6: case OPC_RecordChild7: {
2732       unsigned ChildNo = Opcode-OPC_RecordChild0;
2733       if (ChildNo >= N.getNumOperands())
2734         break;  // Match fails if out of range child #.
2735
2736       RecordedNodes.push_back(std::make_pair(N->getOperand(ChildNo),
2737                                              N.getNode()));
2738       continue;
2739     }
2740     case OPC_RecordMemRef:
2741       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2742       continue;
2743
2744     case OPC_CaptureGlueInput:
2745       // If the current node has an input glue, capture it in InputGlue.
2746       if (N->getNumOperands() != 0 &&
2747           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Glue)
2748         InputGlue = N->getOperand(N->getNumOperands()-1);
2749       continue;
2750
2751     case OPC_MoveChild: {
2752       unsigned ChildNo = MatcherTable[MatcherIndex++];
2753       if (ChildNo >= N.getNumOperands())
2754         break;  // Match fails if out of range child #.
2755       N = N.getOperand(ChildNo);
2756       NodeStack.push_back(N);
2757       continue;
2758     }
2759
2760     case OPC_MoveParent:
2761       // Pop the current node off the NodeStack.
2762       NodeStack.pop_back();
2763       assert(!NodeStack.empty() && "Node stack imbalance!");
2764       N = NodeStack.back();
2765       continue;
2766
2767     case OPC_CheckSame:
2768       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2769       continue;
2770
2771     case OPC_CheckChild0Same: case OPC_CheckChild1Same:
2772     case OPC_CheckChild2Same: case OPC_CheckChild3Same:
2773       if (!::CheckChildSame(MatcherTable, MatcherIndex, N, RecordedNodes,
2774                             Opcode-OPC_CheckChild0Same))
2775         break;
2776       continue;
2777
2778     case OPC_CheckPatternPredicate:
2779       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2780       continue;
2781     case OPC_CheckPredicate:
2782       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2783                                 N.getNode()))
2784         break;
2785       continue;
2786     case OPC_CheckComplexPat: {
2787       unsigned CPNum = MatcherTable[MatcherIndex++];
2788       unsigned RecNo = MatcherTable[MatcherIndex++];
2789       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2790
2791       // If target can modify DAG during matching, keep the matching state
2792       // consistent.
2793       std::unique_ptr<MatchStateUpdater> MSU;
2794       if (ComplexPatternFuncMutatesDAG())
2795         MSU.reset(new MatchStateUpdater(*CurDAG, RecordedNodes,
2796                                         MatchScopes));
2797
2798       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo].second,
2799                                RecordedNodes[RecNo].first, CPNum,
2800                                RecordedNodes))
2801         break;
2802       continue;
2803     }
2804     case OPC_CheckOpcode:
2805       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2806       continue;
2807
2808     case OPC_CheckType:
2809       if (!::CheckType(MatcherTable, MatcherIndex, N, TLI))
2810         break;
2811       continue;
2812
2813     case OPC_SwitchOpcode: {
2814       unsigned CurNodeOpcode = N.getOpcode();
2815       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2816       unsigned CaseSize;
2817       while (1) {
2818         // Get the size of this case.
2819         CaseSize = MatcherTable[MatcherIndex++];
2820         if (CaseSize & 128)
2821           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2822         if (CaseSize == 0) break;
2823
2824         uint16_t Opc = MatcherTable[MatcherIndex++];
2825         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2826
2827         // If the opcode matches, then we will execute this case.
2828         if (CurNodeOpcode == Opc)
2829           break;
2830
2831         // Otherwise, skip over this case.
2832         MatcherIndex += CaseSize;
2833       }
2834
2835       // If no cases matched, bail out.
2836       if (CaseSize == 0) break;
2837
2838       // Otherwise, execute the case we found.
2839       DEBUG(dbgs() << "  OpcodeSwitch from " << SwitchStart
2840                    << " to " << MatcherIndex << "\n");
2841       continue;
2842     }
2843
2844     case OPC_SwitchType: {
2845       MVT CurNodeVT = N.getSimpleValueType();
2846       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2847       unsigned CaseSize;
2848       while (1) {
2849         // Get the size of this case.
2850         CaseSize = MatcherTable[MatcherIndex++];
2851         if (CaseSize & 128)
2852           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2853         if (CaseSize == 0) break;
2854
2855         MVT CaseVT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2856         if (CaseVT == MVT::iPTR)
2857           CaseVT = TLI->getPointerTy();
2858
2859         // If the VT matches, then we will execute this case.
2860         if (CurNodeVT == CaseVT)
2861           break;
2862
2863         // Otherwise, skip over this case.
2864         MatcherIndex += CaseSize;
2865       }
2866
2867       // If no cases matched, bail out.
2868       if (CaseSize == 0) break;
2869
2870       // Otherwise, execute the case we found.
2871       DEBUG(dbgs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2872                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2873       continue;
2874     }
2875     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2876     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2877     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2878     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2879       if (!::CheckChildType(MatcherTable, MatcherIndex, N, TLI,
2880                             Opcode-OPC_CheckChild0Type))
2881         break;
2882       continue;
2883     case OPC_CheckCondCode:
2884       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2885       continue;
2886     case OPC_CheckValueType:
2887       if (!::CheckValueType(MatcherTable, MatcherIndex, N, TLI))
2888         break;
2889       continue;
2890     case OPC_CheckInteger:
2891       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2892       continue;
2893     case OPC_CheckChild0Integer: case OPC_CheckChild1Integer:
2894     case OPC_CheckChild2Integer: case OPC_CheckChild3Integer:
2895     case OPC_CheckChild4Integer:
2896       if (!::CheckChildInteger(MatcherTable, MatcherIndex, N,
2897                                Opcode-OPC_CheckChild0Integer)) break;
2898       continue;
2899     case OPC_CheckAndImm:
2900       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2901       continue;
2902     case OPC_CheckOrImm:
2903       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2904       continue;
2905
2906     case OPC_CheckFoldableChainNode: {
2907       assert(NodeStack.size() != 1 && "No parent node");
2908       // Verify that all intermediate nodes between the root and this one have
2909       // a single use.
2910       bool HasMultipleUses = false;
2911       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2912         if (!NodeStack[i].hasOneUse()) {
2913           HasMultipleUses = true;
2914           break;
2915         }
2916       if (HasMultipleUses) break;
2917
2918       // Check to see that the target thinks this is profitable to fold and that
2919       // we can fold it without inducing cycles in the graph.
2920       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2921                               NodeToMatch) ||
2922           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2923                          NodeToMatch, OptLevel,
2924                          true/*We validate our own chains*/))
2925         break;
2926
2927       continue;
2928     }
2929     case OPC_EmitInteger: {
2930       MVT::SimpleValueType VT =
2931         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2932       int64_t Val = MatcherTable[MatcherIndex++];
2933       if (Val & 128)
2934         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2935       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2936                               CurDAG->getTargetConstant(Val, SDLoc(NodeToMatch),
2937                                                         VT), nullptr));
2938       continue;
2939     }
2940     case OPC_EmitRegister: {
2941       MVT::SimpleValueType VT =
2942         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2943       unsigned RegNo = MatcherTable[MatcherIndex++];
2944       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2945                               CurDAG->getRegister(RegNo, VT), nullptr));
2946       continue;
2947     }
2948     case OPC_EmitRegister2: {
2949       // For targets w/ more than 256 register names, the register enum
2950       // values are stored in two bytes in the matcher table (just like
2951       // opcodes).
2952       MVT::SimpleValueType VT =
2953         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2954       unsigned RegNo = MatcherTable[MatcherIndex++];
2955       RegNo |= MatcherTable[MatcherIndex++] << 8;
2956       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2957                               CurDAG->getRegister(RegNo, VT), nullptr));
2958       continue;
2959     }
2960
2961     case OPC_EmitConvertToTarget:  {
2962       // Convert from IMM/FPIMM to target version.
2963       unsigned RecNo = MatcherTable[MatcherIndex++];
2964       assert(RecNo < RecordedNodes.size() && "Invalid EmitConvertToTarget");
2965       SDValue Imm = RecordedNodes[RecNo].first;
2966
2967       if (Imm->getOpcode() == ISD::Constant) {
2968         const ConstantInt *Val=cast<ConstantSDNode>(Imm)->getConstantIntValue();
2969         Imm = CurDAG->getConstant(*Val, SDLoc(NodeToMatch), Imm.getValueType(),
2970                                   true);
2971       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2972         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2973         Imm = CurDAG->getConstantFP(*Val, SDLoc(NodeToMatch),
2974                                     Imm.getValueType(), true);
2975       }
2976
2977       RecordedNodes.push_back(std::make_pair(Imm, RecordedNodes[RecNo].second));
2978       continue;
2979     }
2980
2981     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
2982     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
2983       // These are space-optimized forms of OPC_EmitMergeInputChains.
2984       assert(!InputChain.getNode() &&
2985              "EmitMergeInputChains should be the first chain producing node");
2986       assert(ChainNodesMatched.empty() &&
2987              "Should only have one EmitMergeInputChains per match");
2988
2989       // Read all of the chained nodes.
2990       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
2991       assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
2992       ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2993
2994       // FIXME: What if other value results of the node have uses not matched
2995       // by this pattern?
2996       if (ChainNodesMatched.back() != NodeToMatch &&
2997           !RecordedNodes[RecNo].first.hasOneUse()) {
2998         ChainNodesMatched.clear();
2999         break;
3000       }
3001
3002       // Merge the input chains if they are not intra-pattern references.
3003       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
3004
3005       if (!InputChain.getNode())
3006         break;  // Failed to merge.
3007       continue;
3008     }
3009
3010     case OPC_EmitMergeInputChains: {
3011       assert(!InputChain.getNode() &&
3012              "EmitMergeInputChains should be the first chain producing node");
3013       // This node gets a list of nodes we matched in the input that have
3014       // chains.  We want to token factor all of the input chains to these nodes
3015       // together.  However, if any of the input chains is actually one of the
3016       // nodes matched in this pattern, then we have an intra-match reference.
3017       // Ignore these because the newly token factored chain should not refer to
3018       // the old nodes.
3019       unsigned NumChains = MatcherTable[MatcherIndex++];
3020       assert(NumChains != 0 && "Can't TF zero chains");
3021
3022       assert(ChainNodesMatched.empty() &&
3023              "Should only have one EmitMergeInputChains per match");
3024
3025       // Read all of the chained nodes.
3026       for (unsigned i = 0; i != NumChains; ++i) {
3027         unsigned RecNo = MatcherTable[MatcherIndex++];
3028         assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
3029         ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
3030
3031         // FIXME: What if other value results of the node have uses not matched
3032         // by this pattern?
3033         if (ChainNodesMatched.back() != NodeToMatch &&
3034             !RecordedNodes[RecNo].first.hasOneUse()) {
3035           ChainNodesMatched.clear();
3036           break;
3037         }
3038       }
3039
3040       // If the inner loop broke out, the match fails.
3041       if (ChainNodesMatched.empty())
3042         break;
3043
3044       // Merge the input chains if they are not intra-pattern references.
3045       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
3046
3047       if (!InputChain.getNode())
3048         break;  // Failed to merge.
3049
3050       continue;
3051     }
3052
3053     case OPC_EmitCopyToReg: {
3054       unsigned RecNo = MatcherTable[MatcherIndex++];
3055       assert(RecNo < RecordedNodes.size() && "Invalid EmitCopyToReg");
3056       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
3057
3058       if (!InputChain.getNode())
3059         InputChain = CurDAG->getEntryNode();
3060
3061       InputChain = CurDAG->getCopyToReg(InputChain, SDLoc(NodeToMatch),
3062                                         DestPhysReg, RecordedNodes[RecNo].first,
3063                                         InputGlue);
3064
3065       InputGlue = InputChain.getValue(1);
3066       continue;
3067     }
3068
3069     case OPC_EmitNodeXForm: {
3070       unsigned XFormNo = MatcherTable[MatcherIndex++];
3071       unsigned RecNo = MatcherTable[MatcherIndex++];
3072       assert(RecNo < RecordedNodes.size() && "Invalid EmitNodeXForm");
3073       SDValue Res = RunSDNodeXForm(RecordedNodes[RecNo].first, XFormNo);
3074       RecordedNodes.push_back(std::pair<SDValue,SDNode*>(Res, nullptr));
3075       continue;
3076     }
3077
3078     case OPC_EmitNode:
3079     case OPC_MorphNodeTo: {
3080       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
3081       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
3082       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
3083       // Get the result VT list.
3084       unsigned NumVTs = MatcherTable[MatcherIndex++];
3085       SmallVector<EVT, 4> VTs;
3086       for (unsigned i = 0; i != NumVTs; ++i) {
3087         MVT::SimpleValueType VT =
3088           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
3089         if (VT == MVT::iPTR)
3090           VT = TLI->getPointerTy().SimpleTy;
3091         VTs.push_back(VT);
3092       }
3093
3094       if (EmitNodeInfo & OPFL_Chain)
3095         VTs.push_back(MVT::Other);
3096       if (EmitNodeInfo & OPFL_GlueOutput)
3097         VTs.push_back(MVT::Glue);
3098
3099       // This is hot code, so optimize the two most common cases of 1 and 2
3100       // results.
3101       SDVTList VTList;
3102       if (VTs.size() == 1)
3103         VTList = CurDAG->getVTList(VTs[0]);
3104       else if (VTs.size() == 2)
3105         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
3106       else
3107         VTList = CurDAG->getVTList(VTs);
3108
3109       // Get the operand list.
3110       unsigned NumOps = MatcherTable[MatcherIndex++];
3111       SmallVector<SDValue, 8> Ops;
3112       for (unsigned i = 0; i != NumOps; ++i) {
3113         unsigned RecNo = MatcherTable[MatcherIndex++];
3114         if (RecNo & 128)
3115           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
3116
3117         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
3118         Ops.push_back(RecordedNodes[RecNo].first);
3119       }
3120
3121       // If there are variadic operands to add, handle them now.
3122       if (EmitNodeInfo & OPFL_VariadicInfo) {
3123         // Determine the start index to copy from.
3124         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
3125         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
3126         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
3127                "Invalid variadic node");
3128         // Copy all of the variadic operands, not including a potential glue
3129         // input.
3130         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
3131              i != e; ++i) {
3132           SDValue V = NodeToMatch->getOperand(i);
3133           if (V.getValueType() == MVT::Glue) break;
3134           Ops.push_back(V);
3135         }
3136       }
3137
3138       // If this has chain/glue inputs, add them.
3139       if (EmitNodeInfo & OPFL_Chain)
3140         Ops.push_back(InputChain);
3141       if ((EmitNodeInfo & OPFL_GlueInput) && InputGlue.getNode() != nullptr)
3142         Ops.push_back(InputGlue);
3143
3144       // Create the node.
3145       SDNode *Res = nullptr;
3146       if (Opcode != OPC_MorphNodeTo) {
3147         // If this is a normal EmitNode command, just create the new node and
3148         // add the results to the RecordedNodes list.
3149         Res = CurDAG->getMachineNode(TargetOpc, SDLoc(NodeToMatch),
3150                                      VTList, Ops);
3151
3152         // Add all the non-glue/non-chain results to the RecordedNodes list.
3153         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
3154           if (VTs[i] == MVT::Other || VTs[i] == MVT::Glue) break;
3155           RecordedNodes.push_back(std::pair<SDValue,SDNode*>(SDValue(Res, i),
3156                                                              nullptr));
3157         }
3158
3159       } else if (NodeToMatch->getOpcode() != ISD::DELETED_NODE) {
3160         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops, EmitNodeInfo);
3161       } else {
3162         // NodeToMatch was eliminated by CSE when the target changed the DAG.
3163         // We will visit the equivalent node later.
3164         DEBUG(dbgs() << "Node was eliminated by CSE\n");
3165         return nullptr;
3166       }
3167
3168       // If the node had chain/glue results, update our notion of the current
3169       // chain and glue.
3170       if (EmitNodeInfo & OPFL_GlueOutput) {
3171         InputGlue = SDValue(Res, VTs.size()-1);
3172         if (EmitNodeInfo & OPFL_Chain)
3173           InputChain = SDValue(Res, VTs.size()-2);
3174       } else if (EmitNodeInfo & OPFL_Chain)
3175         InputChain = SDValue(Res, VTs.size()-1);
3176
3177       // If the OPFL_MemRefs glue is set on this node, slap all of the
3178       // accumulated memrefs onto it.
3179       //
3180       // FIXME: This is vastly incorrect for patterns with multiple outputs
3181       // instructions that access memory and for ComplexPatterns that match
3182       // loads.
3183       if (EmitNodeInfo & OPFL_MemRefs) {
3184         // Only attach load or store memory operands if the generated
3185         // instruction may load or store.
3186         const MCInstrDesc &MCID = TII->get(TargetOpc);
3187         bool mayLoad = MCID.mayLoad();
3188         bool mayStore = MCID.mayStore();
3189
3190         unsigned NumMemRefs = 0;
3191         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
3192                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
3193           if ((*I)->isLoad()) {
3194             if (mayLoad)
3195               ++NumMemRefs;
3196           } else if ((*I)->isStore()) {
3197             if (mayStore)
3198               ++NumMemRefs;
3199           } else {
3200             ++NumMemRefs;
3201           }
3202         }
3203
3204         MachineSDNode::mmo_iterator MemRefs =
3205           MF->allocateMemRefsArray(NumMemRefs);
3206
3207         MachineSDNode::mmo_iterator MemRefsPos = MemRefs;
3208         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
3209                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
3210           if ((*I)->isLoad()) {
3211             if (mayLoad)
3212               *MemRefsPos++ = *I;
3213           } else if ((*I)->isStore()) {
3214             if (mayStore)
3215               *MemRefsPos++ = *I;
3216           } else {
3217             *MemRefsPos++ = *I;
3218           }
3219         }
3220
3221         cast<MachineSDNode>(Res)
3222           ->setMemRefs(MemRefs, MemRefs + NumMemRefs);
3223       }
3224
3225       DEBUG(dbgs() << "  "
3226                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
3227                    << " node: "; Res->dump(CurDAG); dbgs() << "\n");
3228
3229       // If this was a MorphNodeTo then we're completely done!
3230       if (Opcode == OPC_MorphNodeTo) {
3231         // Update chain and glue uses.
3232         UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3233                             InputGlue, GlueResultNodesMatched, true);
3234         return Res;
3235       }
3236
3237       continue;
3238     }
3239
3240     case OPC_MarkGlueResults: {
3241       unsigned NumNodes = MatcherTable[MatcherIndex++];
3242
3243       // Read and remember all the glue-result nodes.
3244       for (unsigned i = 0; i != NumNodes; ++i) {
3245         unsigned RecNo = MatcherTable[MatcherIndex++];
3246         if (RecNo & 128)
3247           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
3248
3249         assert(RecNo < RecordedNodes.size() && "Invalid MarkGlueResults");
3250         GlueResultNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
3251       }
3252       continue;
3253     }
3254
3255     case OPC_CompleteMatch: {
3256       // The match has been completed, and any new nodes (if any) have been
3257       // created.  Patch up references to the matched dag to use the newly
3258       // created nodes.
3259       unsigned NumResults = MatcherTable[MatcherIndex++];
3260
3261       for (unsigned i = 0; i != NumResults; ++i) {
3262         unsigned ResSlot = MatcherTable[MatcherIndex++];
3263         if (ResSlot & 128)
3264           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
3265
3266         assert(ResSlot < RecordedNodes.size() && "Invalid CompleteMatch");
3267         SDValue Res = RecordedNodes[ResSlot].first;
3268
3269         assert(i < NodeToMatch->getNumValues() &&
3270                NodeToMatch->getValueType(i) != MVT::Other &&
3271                NodeToMatch->getValueType(i) != MVT::Glue &&
3272                "Invalid number of results to complete!");
3273         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
3274                 NodeToMatch->getValueType(i) == MVT::iPTR ||
3275                 Res.getValueType() == MVT::iPTR ||
3276                 NodeToMatch->getValueType(i).getSizeInBits() ==
3277                     Res.getValueType().getSizeInBits()) &&
3278                "invalid replacement");
3279         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
3280       }
3281
3282       // If the root node defines glue, add it to the glue nodes to update list.
3283       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Glue)
3284         GlueResultNodesMatched.push_back(NodeToMatch);
3285
3286       // Update chain and glue uses.
3287       UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3288                           InputGlue, GlueResultNodesMatched, false);
3289
3290       assert(NodeToMatch->use_empty() &&
3291              "Didn't replace all uses of the node?");
3292
3293       // FIXME: We just return here, which interacts correctly with SelectRoot
3294       // above.  We should fix this to not return an SDNode* anymore.
3295       return nullptr;
3296     }
3297     }
3298
3299     // If the code reached this point, then the match failed.  See if there is
3300     // another child to try in the current 'Scope', otherwise pop it until we
3301     // find a case to check.
3302     DEBUG(dbgs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
3303     ++NumDAGIselRetries;
3304     while (1) {
3305       if (MatchScopes.empty()) {
3306         CannotYetSelect(NodeToMatch);
3307         return nullptr;
3308       }
3309
3310       // Restore the interpreter state back to the point where the scope was
3311       // formed.
3312       MatchScope &LastScope = MatchScopes.back();
3313       RecordedNodes.resize(LastScope.NumRecordedNodes);
3314       NodeStack.clear();
3315       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
3316       N = NodeStack.back();
3317
3318       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
3319         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
3320       MatcherIndex = LastScope.FailIndex;
3321
3322       DEBUG(dbgs() << "  Continuing at " << MatcherIndex << "\n");
3323
3324       InputChain = LastScope.InputChain;
3325       InputGlue = LastScope.InputGlue;
3326       if (!LastScope.HasChainNodesMatched)
3327         ChainNodesMatched.clear();
3328       if (!LastScope.HasGlueResultNodesMatched)
3329         GlueResultNodesMatched.clear();
3330
3331       // Check to see what the offset is at the new MatcherIndex.  If it is zero
3332       // we have reached the end of this scope, otherwise we have another child
3333       // in the current scope to try.
3334       unsigned NumToSkip = MatcherTable[MatcherIndex++];
3335       if (NumToSkip & 128)
3336         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
3337
3338       // If we have another child in this scope to match, update FailIndex and
3339       // try it.
3340       if (NumToSkip != 0) {
3341         LastScope.FailIndex = MatcherIndex+NumToSkip;
3342         break;
3343       }
3344
3345       // End of this scope, pop it and try the next child in the containing
3346       // scope.
3347       MatchScopes.pop_back();
3348     }
3349   }
3350 }
3351
3352
3353
3354 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
3355   std::string msg;
3356   raw_string_ostream Msg(msg);
3357   Msg << "Cannot select: ";
3358
3359   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
3360       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
3361       N->getOpcode() != ISD::INTRINSIC_VOID) {
3362     N->printrFull(Msg, CurDAG);
3363     Msg << "\nIn function: " << MF->getName();
3364   } else {
3365     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
3366     unsigned iid =
3367       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
3368     if (iid < Intrinsic::num_intrinsics)
3369       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
3370     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
3371       Msg << "target intrinsic %" << TII->getName(iid);
3372     else
3373       Msg << "unknown intrinsic #" << iid;
3374   }
3375   report_fatal_error(Msg.str());
3376 }
3377
3378 char SelectionDAGISel::ID = 0;