lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "isel"
  15 #include "ScheduleDAGSDNodes.h"
  16 #include "SelectionDAGBuilder.h"
  17 #include "llvm/Constants.h"
  18 #include "llvm/DebugInfo.h"
  19 #include "llvm/Function.h"
  20 #include "llvm/InlineAsm.h"
  21 #include "llvm/Instructions.h"
  22 #include "llvm/Intrinsics.h"
  23 #include "llvm/IntrinsicInst.h"
  24 #include "llvm/LLVMContext.h"
  25 #include "llvm/Module.h"
  26 #include "llvm/Analysis/AliasAnalysis.h"
  27 #include "llvm/Analysis/BranchProbabilityInfo.h"
  28 #include "llvm/CodeGen/FastISel.h"
  29 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  30 #include "llvm/CodeGen/GCStrategy.h"
  31 #include "llvm/CodeGen/GCMetadata.h"
  32 #include "llvm/CodeGen/MachineFrameInfo.h"
  33 #include "llvm/CodeGen/MachineFunction.h"
  34 #include "llvm/CodeGen/MachineInstrBuilder.h"
  35 #include "llvm/CodeGen/MachineModuleInfo.h"
  36 #include "llvm/CodeGen/MachineRegisterInfo.h"
  37 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
  38 #include "llvm/CodeGen/SchedulerRegistry.h"
  39 #include "llvm/CodeGen/SelectionDAG.h"
  40 #include "llvm/CodeGen/SelectionDAGISel.h"
  41 #include "llvm/Target/TargetRegisterInfo.h"
  42 #include "llvm/Target/TargetIntrinsicInfo.h"
  43 #include "llvm/Target/TargetInstrInfo.h"
  44 #include "llvm/Target/TargetLibraryInfo.h"
  45 #include "llvm/Target/TargetLowering.h"
  46 #include "llvm/Target/TargetMachine.h"
  47 #include "llvm/Target/TargetOptions.h"
  48 #include "llvm/Transforms/Utils/BasicBlockUtils.h"
  49 #include "llvm/Support/Compiler.h"
  50 #include "llvm/Support/Debug.h"
  51 #include "llvm/Support/ErrorHandling.h"
  52 #include "llvm/Support/Timer.h"
  53 #include "llvm/Support/raw_ostream.h"
  54 #include "llvm/ADT/PostOrderIterator.h"
  55 #include "llvm/ADT/Statistic.h"
  56 #include <algorithm>
  57 using namespace llvm;
  58
  59 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
  60 STATISTIC(NumFastIselSuccess, "Number of instructions fast isel selected");
  61 STATISTIC(NumFastIselBlocks, "Number of blocks selected entirely by fast isel");
  62 STATISTIC(NumDAGBlocks, "Number of blocks selected using DAG");
  63 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
  64
  65 #ifndef NDEBUG
  66 static cl::opt<bool>
  67 EnableFastISelVerbose2("fast-isel-verbose2", cl::Hidden,
  68           cl::desc("Enable extra verbose messages in the \"fast\" "
  69                    "instruction selector"));
  70   // Terminators
  71 STATISTIC(NumFastIselFailRet,"Fast isel fails on Ret");
  72 STATISTIC(NumFastIselFailBr,"Fast isel fails on Br");
  73 STATISTIC(NumFastIselFailSwitch,"Fast isel fails on Switch");
  74 STATISTIC(NumFastIselFailIndirectBr,"Fast isel fails on IndirectBr");
  75 STATISTIC(NumFastIselFailInvoke,"Fast isel fails on Invoke");
  76 STATISTIC(NumFastIselFailResume,"Fast isel fails on Resume");
  77 STATISTIC(NumFastIselFailUnreachable,"Fast isel fails on Unreachable");
  78
  79   // Standard binary operators...
  80 STATISTIC(NumFastIselFailAdd,"Fast isel fails on Add");
  81 STATISTIC(NumFastIselFailFAdd,"Fast isel fails on FAdd");
  82 STATISTIC(NumFastIselFailSub,"Fast isel fails on Sub");
  83 STATISTIC(NumFastIselFailFSub,"Fast isel fails on FSub");
  84 STATISTIC(NumFastIselFailMul,"Fast isel fails on Mul");
  85 STATISTIC(NumFastIselFailFMul,"Fast isel fails on FMul");
  86 STATISTIC(NumFastIselFailUDiv,"Fast isel fails on UDiv");
  87 STATISTIC(NumFastIselFailSDiv,"Fast isel fails on SDiv");
  88 STATISTIC(NumFastIselFailFDiv,"Fast isel fails on FDiv");
  89 STATISTIC(NumFastIselFailURem,"Fast isel fails on URem");
  90 STATISTIC(NumFastIselFailSRem,"Fast isel fails on SRem");
  91 STATISTIC(NumFastIselFailFRem,"Fast isel fails on FRem");
  92
  93   // Logical operators...
  94 STATISTIC(NumFastIselFailAnd,"Fast isel fails on And");
  95 STATISTIC(NumFastIselFailOr,"Fast isel fails on Or");
  96 STATISTIC(NumFastIselFailXor,"Fast isel fails on Xor");
  97
  98   // Memory instructions...
  99 STATISTIC(NumFastIselFailAlloca,"Fast isel fails on Alloca");
 100 STATISTIC(NumFastIselFailLoad,"Fast isel fails on Load");
 101 STATISTIC(NumFastIselFailStore,"Fast isel fails on Store");
 102 STATISTIC(NumFastIselFailAtomicCmpXchg,"Fast isel fails on AtomicCmpXchg");
 103 STATISTIC(NumFastIselFailAtomicRMW,"Fast isel fails on AtomicRWM");
 104 STATISTIC(NumFastIselFailFence,"Fast isel fails on Frence");
 105 STATISTIC(NumFastIselFailGetElementPtr,"Fast isel fails on GetElementPtr");
 106
 107   // Convert instructions...
 108 STATISTIC(NumFastIselFailTrunc,"Fast isel fails on Trunc");
 109 STATISTIC(NumFastIselFailZExt,"Fast isel fails on ZExt");
 110 STATISTIC(NumFastIselFailSExt,"Fast isel fails on SExt");
 111 STATISTIC(NumFastIselFailFPTrunc,"Fast isel fails on FPTrunc");
 112 STATISTIC(NumFastIselFailFPExt,"Fast isel fails on FPExt");
 113 STATISTIC(NumFastIselFailFPToUI,"Fast isel fails on FPToUI");
 114 STATISTIC(NumFastIselFailFPToSI,"Fast isel fails on FPToSI");
 115 STATISTIC(NumFastIselFailUIToFP,"Fast isel fails on UIToFP");
 116 STATISTIC(NumFastIselFailSIToFP,"Fast isel fails on SIToFP");
 117 STATISTIC(NumFastIselFailIntToPtr,"Fast isel fails on IntToPtr");
 118 STATISTIC(NumFastIselFailPtrToInt,"Fast isel fails on PtrToInt");
 119 STATISTIC(NumFastIselFailBitCast,"Fast isel fails on BitCast");
 120
 121   // Other instructions...
 122 STATISTIC(NumFastIselFailICmp,"Fast isel fails on ICmp");
 123 STATISTIC(NumFastIselFailFCmp,"Fast isel fails on FCmp");
 124 STATISTIC(NumFastIselFailPHI,"Fast isel fails on PHI");
 125 STATISTIC(NumFastIselFailSelect,"Fast isel fails on Select");
 126 STATISTIC(NumFastIselFailCall,"Fast isel fails on Call");
 127 STATISTIC(NumFastIselFailShl,"Fast isel fails on Shl");
 128 STATISTIC(NumFastIselFailLShr,"Fast isel fails on LShr");
 129 STATISTIC(NumFastIselFailAShr,"Fast isel fails on AShr");
 130 STATISTIC(NumFastIselFailVAArg,"Fast isel fails on VAArg");
 131 STATISTIC(NumFastIselFailExtractElement,"Fast isel fails on ExtractElement");
 132 STATISTIC(NumFastIselFailInsertElement,"Fast isel fails on InsertElement");
 133 STATISTIC(NumFastIselFailShuffleVector,"Fast isel fails on ShuffleVector");
 134 STATISTIC(NumFastIselFailExtractValue,"Fast isel fails on ExtractValue");
 135 STATISTIC(NumFastIselFailInsertValue,"Fast isel fails on InsertValue");
 136 STATISTIC(NumFastIselFailLandingPad,"Fast isel fails on LandingPad");
 137 #endif
 138
 139 static cl::opt<bool>
 140 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
 141           cl::desc("Enable verbose messages in the \"fast\" "
 142                    "instruction selector"));
 143 static cl::opt<bool>
 144 EnableFastISelAbort("fast-isel-abort", cl::Hidden,
 145           cl::desc("Enable abort calls when \"fast\" instruction fails"));
 146
 147 static cl::opt<bool>
 148 UseMBPI("use-mbpi",
 149         cl::desc("use Machine Branch Probability Info"),
 150         cl::init(true), cl::Hidden);
 151
 152 #ifndef NDEBUG
 153 static cl::opt<bool>
 154 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
 155           cl::desc("Pop up a window to show dags before the first "
 156                    "dag combine pass"));
 157 static cl::opt<bool>
 158 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
 159           cl::desc("Pop up a window to show dags before legalize types"));
 160 static cl::opt<bool>
 161 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
 162           cl::desc("Pop up a window to show dags before legalize"));
 163 static cl::opt<bool>
 164 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
 165           cl::desc("Pop up a window to show dags before the second "
 166                    "dag combine pass"));
 167 static cl::opt<bool>
 168 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
 169           cl::desc("Pop up a window to show dags before the post legalize types"
 170                    " dag combine pass"));
 171 static cl::opt<bool>
 172 ViewISelDAGs("view-isel-dags", cl::Hidden,
 173           cl::desc("Pop up a window to show isel dags as they are selected"));
 174 static cl::opt<bool>
 175 ViewSchedDAGs("view-sched-dags", cl::Hidden,
 176           cl::desc("Pop up a window to show sched dags as they are processed"));
 177 static cl::opt<bool>
 178 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
 179       cl::desc("Pop up a window to show SUnit dags after they are processed"));
 180 #else
 181 static const bool ViewDAGCombine1 = false,
 182                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
 183                   ViewDAGCombine2 = false,
 184                   ViewDAGCombineLT = false,
 185                   ViewISelDAGs = false, ViewSchedDAGs = false,
 186                   ViewSUnitDAGs = false;
 187 #endif
 188
 189 //===---------------------------------------------------------------------===//
 190 ///
 191 /// RegisterScheduler class - Track the registration of instruction schedulers.
 192 ///
 193 //===---------------------------------------------------------------------===//
 194 MachinePassRegistry RegisterScheduler::Registry;
 195
 196 //===---------------------------------------------------------------------===//
 197 ///
 198 /// ISHeuristic command line option for instruction schedulers.
 199 ///
 200 //===---------------------------------------------------------------------===//
 201 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
 202                RegisterPassParser<RegisterScheduler> >
 203 ISHeuristic("pre-RA-sched",
 204             cl::init(&createDefaultScheduler),
 205             cl::desc("Instruction schedulers available (before register"
 206                      " allocation):"));
 207
 208 static RegisterScheduler
 209 defaultListDAGScheduler("default", "Best scheduler for the target",
 210                         createDefaultScheduler);
 211
 212 namespace llvm {
 213   //===--------------------------------------------------------------------===//
 214   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 215   /// for the target.
 216   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
 217                                              CodeGenOpt::Level OptLevel) {
 218     const TargetLowering &TLI = IS->getTargetLowering();
 219
 220     if (OptLevel == CodeGenOpt::None ||
 221         TLI.getSchedulingPreference() == Sched::Source)
 222       return createSourceListDAGScheduler(IS, OptLevel);
 223     if (TLI.getSchedulingPreference() == Sched::RegPressure)
 224       return createBURRListDAGScheduler(IS, OptLevel);
 225     if (TLI.getSchedulingPreference() == Sched::Hybrid)
 226       return createHybridListDAGScheduler(IS, OptLevel);
 227     if (TLI.getSchedulingPreference() == Sched::VLIW)
 228       return createVLIWDAGScheduler(IS, OptLevel);
 229     assert(TLI.getSchedulingPreference() == Sched::ILP &&
 230            "Unknown sched type!");
 231     return createILPListDAGScheduler(IS, OptLevel);
 232   }
 233 }
 234
 235 // EmitInstrWithCustomInserter - This method should be implemented by targets
 236 // that mark instructions with the 'usesCustomInserter' flag.  These
 237 // instructions are special in various ways, which require special support to
 238 // insert.  The specified MachineInstr is created but not inserted into any
 239 // basic blocks, and this method is called to expand it into a sequence of
 240 // instructions, potentially also creating new basic blocks and control flow.
 241 // When new basic blocks are inserted and the edges from MBB to its successors
 242 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
 243 // DenseMap.
 244 MachineBasicBlock *
 245 TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 246                                             MachineBasicBlock *MBB) const {
 247 #ifndef NDEBUG
 248   dbgs() << "If a target marks an instruction with "
 249           "'usesCustomInserter', it must implement "
 250           "TargetLowering::EmitInstrWithCustomInserter!";
 251 #endif
 252   llvm_unreachable(0);
 253 }
 254
 255 void TargetLowering::AdjustInstrPostInstrSelection(MachineInstr *MI,
 256                                                    SDNode *Node) const {
 257   assert(!MI->hasPostISelHook() &&
 258          "If a target marks an instruction with 'hasPostISelHook', "
 259          "it must implement TargetLowering::AdjustInstrPostInstrSelection!");
 260 }
 261
 262 //===----------------------------------------------------------------------===//
 263 // SelectionDAGISel code
 264 //===----------------------------------------------------------------------===//
 265
 266 SelectionDAGISel::SelectionDAGISel(const TargetMachine &tm,
 267                                    CodeGenOpt::Level OL) :
 268   MachineFunctionPass(ID), TM(tm), TLI(*tm.getTargetLowering()),
 269   FuncInfo(new FunctionLoweringInfo(TLI)),
 270   CurDAG(new SelectionDAG(tm, OL)),
 271   SDB(new SelectionDAGBuilder(*CurDAG, *FuncInfo, OL)),
 272   GFI(),
 273   OptLevel(OL),
 274   DAGSize(0) {
 275     initializeGCModuleInfoPass(*PassRegistry::getPassRegistry());
 276     initializeAliasAnalysisAnalysisGroup(*PassRegistry::getPassRegistry());
 277     initializeBranchProbabilityInfoPass(*PassRegistry::getPassRegistry());
 278     initializeTargetLibraryInfoPass(*PassRegistry::getPassRegistry());
 279   }
 280
 281 SelectionDAGISel::~SelectionDAGISel() {
 282   delete SDB;
 283   delete CurDAG;
 284   delete FuncInfo;
 285 }
 286
 287 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
 288   AU.addRequired<AliasAnalysis>();
 289   AU.addPreserved<AliasAnalysis>();
 290   AU.addRequired<GCModuleInfo>();
 291   AU.addPreserved<GCModuleInfo>();
 292   AU.addRequired<TargetLibraryInfo>();
 293   if (UseMBPI && OptLevel != CodeGenOpt::None)
 294     AU.addRequired<BranchProbabilityInfo>();
 295   MachineFunctionPass::getAnalysisUsage(AU);
 296 }
 297
 298 /// SplitCriticalSideEffectEdges - Look for critical edges with a PHI value that
 299 /// may trap on it.  In this case we have to split the edge so that the path
 300 /// through the predecessor block that doesn't go to the phi block doesn't
 301 /// execute the possibly trapping instruction.
 302 ///
 303 /// This is required for correctness, so it must be done at -O0.
 304 ///
 305 static void SplitCriticalSideEffectEdges(Function &Fn, Pass *SDISel) {
 306   // Loop for blocks with phi nodes.
 307   for (Function::iterator BB = Fn.begin(), E = Fn.end(); BB != E; ++BB) {
 308     PHINode *PN = dyn_cast<PHINode>(BB->begin());
 309     if (PN == 0) continue;
 310
 311   ReprocessBlock:
 312     // For each block with a PHI node, check to see if any of the input values
 313     // are potentially trapping constant expressions.  Constant expressions are
 314     // the only potentially trapping value that can occur as the argument to a
 315     // PHI.
 316     for (BasicBlock::iterator I = BB->begin(); (PN = dyn_cast<PHINode>(I)); ++I)
 317       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 318         ConstantExpr *CE = dyn_cast<ConstantExpr>(PN->getIncomingValue(i));
 319         if (CE == 0 || !CE->canTrap()) continue;
 320
 321         // The only case we have to worry about is when the edge is critical.
 322         // Since this block has a PHI Node, we assume it has multiple input
 323         // edges: check to see if the pred has multiple successors.
 324         BasicBlock *Pred = PN->getIncomingBlock(i);
 325         if (Pred->getTerminator()->getNumSuccessors() == 1)
 326           continue;
 327
 328         // Okay, we have to split this edge.
 329         SplitCriticalEdge(Pred->getTerminator(),
 330                           GetSuccessorNumber(Pred, BB), SDISel, true);
 331         goto ReprocessBlock;
 332       }
 333   }
 334 }
 335
 336 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
 337   // Do some sanity-checking on the command-line options.
 338   assert((!EnableFastISelVerbose || TM.Options.EnableFastISel) &&
 339          "-fast-isel-verbose requires -fast-isel");
 340   assert((!EnableFastISelAbort || TM.Options.EnableFastISel) &&
 341          "-fast-isel-abort requires -fast-isel");
 342
 343   const Function &Fn = *mf.getFunction();
 344   const TargetInstrInfo &TII = *TM.getInstrInfo();
 345   const TargetRegisterInfo &TRI = *TM.getRegisterInfo();
 346
 347   MF = &mf;
 348   RegInfo = &MF->getRegInfo();
 349   AA = &getAnalysis<AliasAnalysis>();
 350   LibInfo = &getAnalysis<TargetLibraryInfo>();
 351   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : 0;
 352
 353   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
 354
 355   SplitCriticalSideEffectEdges(const_cast<Function&>(Fn), this);
 356
 357   CurDAG->init(*MF);
 358   FuncInfo->set(Fn, *MF);
 359
 360   if (UseMBPI && OptLevel != CodeGenOpt::None)
 361     FuncInfo->BPI = &getAnalysis<BranchProbabilityInfo>();
 362   else
 363     FuncInfo->BPI = 0;
 364
 365   SDB->init(GFI, *AA, LibInfo);
 366
 367   SelectAllBasicBlocks(Fn);
 368
 369   // If the first basic block in the function has live ins that need to be
 370   // copied into vregs, emit the copies into the top of the block before
 371   // emitting the code for the block.
 372   MachineBasicBlock *EntryMBB = MF->begin();
 373   RegInfo->EmitLiveInCopies(EntryMBB, TRI, TII);
 374
 375   DenseMap<unsigned, unsigned> LiveInMap;
 376   if (!FuncInfo->ArgDbgValues.empty())
 377     for (MachineRegisterInfo::livein_iterator LI = RegInfo->livein_begin(),
 378            E = RegInfo->livein_end(); LI != E; ++LI)
 379       if (LI->second)
 380         LiveInMap.insert(std::make_pair(LI->first, LI->second));
 381
 382   // Insert DBG_VALUE instructions for function arguments to the entry block.
 383   for (unsigned i = 0, e = FuncInfo->ArgDbgValues.size(); i != e; ++i) {
 384     MachineInstr *MI = FuncInfo->ArgDbgValues[e-i-1];
 385     unsigned Reg = MI->getOperand(0).getReg();
 386     if (TargetRegisterInfo::isPhysicalRegister(Reg))
 387       EntryMBB->insert(EntryMBB->begin(), MI);
 388     else {
 389       MachineInstr *Def = RegInfo->getVRegDef(Reg);
 390       MachineBasicBlock::iterator InsertPos = Def;
 391       // FIXME: VR def may not be in entry block.
 392       Def->getParent()->insert(llvm::next(InsertPos), MI);
 393     }
 394
 395     // If Reg is live-in then update debug info to track its copy in a vreg.
 396     DenseMap<unsigned, unsigned>::iterator LDI = LiveInMap.find(Reg);
 397     if (LDI != LiveInMap.end()) {
 398       MachineInstr *Def = RegInfo->getVRegDef(LDI->second);
 399       MachineBasicBlock::iterator InsertPos = Def;
 400       const MDNode *Variable =
 401         MI->getOperand(MI->getNumOperands()-1).getMetadata();
 402       unsigned Offset = MI->getOperand(1).getImm();
 403       // Def is never a terminator here, so it is ok to increment InsertPos.
 404       BuildMI(*EntryMBB, ++InsertPos, MI->getDebugLoc(),
 405               TII.get(TargetOpcode::DBG_VALUE))
 406         .addReg(LDI->second, RegState::Debug)
 407         .addImm(Offset).addMetadata(Variable);
 408
 409       // If this vreg is directly copied into an exported register then
 410       // that COPY instructions also need DBG_VALUE, if it is the only
 411       // user of LDI->second.
 412       MachineInstr *CopyUseMI = NULL;
 413       for (MachineRegisterInfo::use_iterator
 414              UI = RegInfo->use_begin(LDI->second);
 415            MachineInstr *UseMI = UI.skipInstruction();) {
 416         if (UseMI->isDebugValue()) continue;
 417         if (UseMI->isCopy() && !CopyUseMI && UseMI->getParent() == EntryMBB) {
 418           CopyUseMI = UseMI; continue;
 419         }
 420         // Otherwise this is another use or second copy use.
 421         CopyUseMI = NULL; break;
 422       }
 423       if (CopyUseMI) {
 424         MachineInstr *NewMI =
 425           BuildMI(*MF, CopyUseMI->getDebugLoc(),
 426                   TII.get(TargetOpcode::DBG_VALUE))
 427           .addReg(CopyUseMI->getOperand(0).getReg(), RegState::Debug)
 428           .addImm(Offset).addMetadata(Variable);
 429         MachineBasicBlock::iterator Pos = CopyUseMI;
 430         EntryMBB->insertAfter(Pos, NewMI);
 431       }
 432     }
 433   }
 434
 435   // Determine if there are any calls in this machine function.
 436   MachineFrameInfo *MFI = MF->getFrameInfo();
 437   if (!MFI->hasCalls()) {
 438     for (MachineFunction::const_iterator
 439            I = MF->begin(), E = MF->end(); I != E; ++I) {
 440       const MachineBasicBlock *MBB = I;
 441       for (MachineBasicBlock::const_iterator
 442              II = MBB->begin(), IE = MBB->end(); II != IE; ++II) {
 443         const MCInstrDesc &MCID = TM.getInstrInfo()->get(II->getOpcode());
 444
 445         if ((MCID.isCall() && !MCID.isReturn()) ||
 446             II->isStackAligningInlineAsm()) {
 447           MFI->setHasCalls(true);
 448           goto done;
 449         }
 450       }
 451     }
 452   }
 453
 454   done:
 455   // Determine if there is a call to setjmp in the machine function.
 456   MF->setExposesReturnsTwice(Fn.callsFunctionThatReturnsTwice());
 457
 458   // Replace forward-declared registers with the registers containing
 459   // the desired value.
 460   MachineRegisterInfo &MRI = MF->getRegInfo();
 461   for (DenseMap<unsigned, unsigned>::iterator
 462        I = FuncInfo->RegFixups.begin(), E = FuncInfo->RegFixups.end();
 463        I != E; ++I) {
 464     unsigned From = I->first;
 465     unsigned To = I->second;
 466     // If To is also scheduled to be replaced, find what its ultimate
 467     // replacement is.
 468     for (;;) {
 469       DenseMap<unsigned, unsigned>::iterator J = FuncInfo->RegFixups.find(To);
 470       if (J == E) break;
 471       To = J->second;
 472     }
 473     // Replace it.
 474     MRI.replaceRegWith(From, To);
 475   }
 476
 477   // Freeze the set of reserved registers now that MachineFrameInfo has been
 478   // set up. All the information required by getReservedRegs() should be
 479   // available now.
 480   MRI.freezeReservedRegs(*MF);
 481
 482   // Release function-specific state. SDB and CurDAG are already cleared
 483   // at this point.
 484   FuncInfo->clear();
 485
 486   return true;
 487 }
 488
 489 void SelectionDAGISel::SelectBasicBlock(BasicBlock::const_iterator Begin,
 490                                         BasicBlock::const_iterator End,
 491                                         bool &HadTailCall) {
 492   // Lower all of the non-terminator instructions. If a call is emitted
 493   // as a tail call, cease emitting nodes for this block. Terminators
 494   // are handled below.
 495   for (BasicBlock::const_iterator I = Begin; I != End && !SDB->HasTailCall; ++I)
 496     SDB->visit(*I);
 497
 498   // Make sure the root of the DAG is up-to-date.
 499   CurDAG->setRoot(SDB->getControlRoot());
 500   HadTailCall = SDB->HasTailCall;
 501   SDB->clear();
 502
 503   // Final step, emit the lowered DAG as machine code.
 504   CodeGenAndEmitDAG();
 505 }
 506
 507 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
 508   SmallPtrSet<SDNode*, 128> VisitedNodes;
 509   SmallVector<SDNode*, 128> Worklist;
 510
 511   Worklist.push_back(CurDAG->getRoot().getNode());
 512
 513   APInt KnownZero;
 514   APInt KnownOne;
 515
 516   do {
 517     SDNode *N = Worklist.pop_back_val();
 518
 519     // If we've already seen this node, ignore it.
 520     if (!VisitedNodes.insert(N))
 521       continue;
 522
 523     // Otherwise, add all chain operands to the worklist.
 524     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 525       if (N->getOperand(i).getValueType() == MVT::Other)
 526         Worklist.push_back(N->getOperand(i).getNode());
 527
 528     // If this is a CopyToReg with a vreg dest, process it.
 529     if (N->getOpcode() != ISD::CopyToReg)
 530       continue;
 531
 532     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
 533     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 534       continue;
 535
 536     // Ignore non-scalar or non-integer values.
 537     SDValue Src = N->getOperand(2);
 538     EVT SrcVT = Src.getValueType();
 539     if (!SrcVT.isInteger() || SrcVT.isVector())
 540       continue;
 541
 542     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
 543     CurDAG->ComputeMaskedBits(Src, KnownZero, KnownOne);
 544     FuncInfo->AddLiveOutRegInfo(DestReg, NumSignBits, KnownZero, KnownOne);
 545   } while (!Worklist.empty());
 546 }
 547
 548 void SelectionDAGISel::CodeGenAndEmitDAG() {
 549   std::string GroupName;
 550   if (TimePassesIsEnabled)
 551     GroupName = "Instruction Selection and Scheduling";
 552   std::string BlockName;
 553   int BlockNumber = -1;
 554   (void)BlockNumber;
 555 #ifdef NDEBUG
 556   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
 557       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
 558       ViewSUnitDAGs)
 559 #endif
 560   {
 561     BlockNumber = FuncInfo->MBB->getNumber();
 562     BlockName = MF->getName().str() + ":" +
 563                 FuncInfo->MBB->getBasicBlock()->getName().str();
 564   }
 565   DEBUG(dbgs() << "Initial selection DAG: BB#" << BlockNumber
 566         << " '" << BlockName << "'\n"; CurDAG->dump());
 567
 568   if (ViewDAGCombine1) CurDAG->viewGraph("dag-combine1 input for " + BlockName);
 569
 570   // Run the DAG combiner in pre-legalize mode.
 571   {
 572     NamedRegionTimer T("DAG Combining 1", GroupName, TimePassesIsEnabled);
 573     CurDAG->Combine(BeforeLegalizeTypes, *AA, OptLevel);
 574   }
 575
 576   DEBUG(dbgs() << "Optimized lowered selection DAG: BB#" << BlockNumber
 577         << " '" << BlockName << "'\n"; CurDAG->dump());
 578
 579   // Second step, hack on the DAG until it only uses operations and types that
 580   // the target supports.
 581   if (ViewLegalizeTypesDAGs) CurDAG->viewGraph("legalize-types input for " +
 582                                                BlockName);
 583
 584   bool Changed;
 585   {
 586     NamedRegionTimer T("Type Legalization", GroupName, TimePassesIsEnabled);
 587     Changed = CurDAG->LegalizeTypes();
 588   }
 589
 590   DEBUG(dbgs() << "Type-legalized selection DAG: BB#" << BlockNumber
 591         << " '" << BlockName << "'\n"; CurDAG->dump());
 592
 593   if (Changed) {
 594     if (ViewDAGCombineLT)
 595       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
 596
 597     // Run the DAG combiner in post-type-legalize mode.
 598     {
 599       NamedRegionTimer T("DAG Combining after legalize types", GroupName,
 600                          TimePassesIsEnabled);
 601       CurDAG->Combine(AfterLegalizeTypes, *AA, OptLevel);
 602     }
 603
 604     DEBUG(dbgs() << "Optimized type-legalized selection DAG: BB#" << BlockNumber
 605           << " '" << BlockName << "'\n"; CurDAG->dump());
 606   }
 607
 608   {
 609     NamedRegionTimer T("Vector Legalization", GroupName, TimePassesIsEnabled);
 610     Changed = CurDAG->LegalizeVectors();
 611   }
 612
 613   if (Changed) {
 614     {
 615       NamedRegionTimer T("Type Legalization 2", GroupName, TimePassesIsEnabled);
 616       CurDAG->LegalizeTypes();
 617     }
 618
 619     if (ViewDAGCombineLT)
 620       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
 621
 622     // Run the DAG combiner in post-type-legalize mode.
 623     {
 624       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName,
 625                          TimePassesIsEnabled);
 626       CurDAG->Combine(AfterLegalizeVectorOps, *AA, OptLevel);
 627     }
 628
 629     DEBUG(dbgs() << "Optimized vector-legalized selection DAG: BB#"
 630           << BlockNumber << " '" << BlockName << "'\n"; CurDAG->dump());
 631   }
 632
 633   if (ViewLegalizeDAGs) CurDAG->viewGraph("legalize input for " + BlockName);
 634
 635   {
 636     NamedRegionTimer T("DAG Legalization", GroupName, TimePassesIsEnabled);
 637     CurDAG->Legalize();
 638   }
 639
 640   DEBUG(dbgs() << "Legalized selection DAG: BB#" << BlockNumber
 641         << " '" << BlockName << "'\n"; CurDAG->dump());
 642
 643   if (ViewDAGCombine2) CurDAG->viewGraph("dag-combine2 input for " + BlockName);
 644
 645   // Run the DAG combiner in post-legalize mode.
 646   {
 647     NamedRegionTimer T("DAG Combining 2", GroupName, TimePassesIsEnabled);
 648     CurDAG->Combine(AfterLegalizeDAG, *AA, OptLevel);
 649   }
 650
 651   DEBUG(dbgs() << "Optimized legalized selection DAG: BB#" << BlockNumber
 652         << " '" << BlockName << "'\n"; CurDAG->dump());
 653
 654   if (OptLevel != CodeGenOpt::None)
 655     ComputeLiveOutVRegInfo();
 656
 657   if (ViewISelDAGs) CurDAG->viewGraph("isel input for " + BlockName);
 658
 659   // Third, instruction select all of the operations to machine code, adding the
 660   // code to the MachineBasicBlock.
 661   {
 662     NamedRegionTimer T("Instruction Selection", GroupName, TimePassesIsEnabled);
 663     DoInstructionSelection();
 664   }
 665
 666   DEBUG(dbgs() << "Selected selection DAG: BB#" << BlockNumber
 667         << " '" << BlockName << "'\n"; CurDAG->dump());
 668
 669   if (ViewSchedDAGs) CurDAG->viewGraph("scheduler input for " + BlockName);
 670
 671   // Schedule machine code.
 672   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
 673   {
 674     NamedRegionTimer T("Instruction Scheduling", GroupName,
 675                        TimePassesIsEnabled);
 676     Scheduler->Run(CurDAG, FuncInfo->MBB);
 677   }
 678
 679   if (ViewSUnitDAGs) Scheduler->viewGraph();
 680
 681   // Emit machine code to BB.  This can change 'BB' to the last block being
 682   // inserted into.
 683   MachineBasicBlock *FirstMBB = FuncInfo->MBB, *LastMBB;
 684   {
 685     NamedRegionTimer T("Instruction Creation", GroupName, TimePassesIsEnabled);
 686
 687     // FuncInfo->InsertPt is passed by reference and set to the end of the
 688     // scheduled instructions.
 689     LastMBB = FuncInfo->MBB = Scheduler->EmitSchedule(FuncInfo->InsertPt);
 690   }
 691
 692   // If the block was split, make sure we update any references that are used to
 693   // update PHI nodes later on.
 694   if (FirstMBB != LastMBB)
 695     SDB->UpdateSplitBlock(FirstMBB, LastMBB);
 696
 697   // Free the scheduler state.
 698   {
 699     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName,
 700                        TimePassesIsEnabled);
 701     delete Scheduler;
 702   }
 703
 704   // Free the SelectionDAG state, now that we're finished with it.
 705   CurDAG->clear();
 706 }
 707
 708 namespace {
 709 /// ISelUpdater - helper class to handle updates of the instruction selection
 710 /// graph.
 711 class ISelUpdater : public SelectionDAG::DAGUpdateListener {
 712   SelectionDAG::allnodes_iterator &ISelPosition;
 713 public:
 714   ISelUpdater(SelectionDAG &DAG, SelectionDAG::allnodes_iterator &isp)
 715     : SelectionDAG::DAGUpdateListener(DAG), ISelPosition(isp) {}
 716
 717   /// NodeDeleted - Handle nodes deleted from the graph. If the node being
 718   /// deleted is the current ISelPosition node, update ISelPosition.
 719   ///
 720   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 721     if (ISelPosition == SelectionDAG::allnodes_iterator(N))
 722       ++ISelPosition;
 723   }
 724 };
 725 } // end anonymous namespace
 726
 727 void SelectionDAGISel::DoInstructionSelection() {
 728   DEBUG(errs() << "===== Instruction selection begins: BB#"
 729         << FuncInfo->MBB->getNumber()
 730         << " '" << FuncInfo->MBB->getName() << "'\n");
 731
 732   PreprocessISelDAG();
 733
 734   // Select target instructions for the DAG.
 735   {
 736     // Number all nodes with a topological order and set DAGSize.
 737     DAGSize = CurDAG->AssignTopologicalOrder();
 738
 739     // Create a dummy node (which is not added to allnodes), that adds
 740     // a reference to the root node, preventing it from being deleted,
 741     // and tracking any changes of the root.
 742     HandleSDNode Dummy(CurDAG->getRoot());
 743     SelectionDAG::allnodes_iterator ISelPosition (CurDAG->getRoot().getNode());
 744     ++ISelPosition;
 745
 746     // Make sure that ISelPosition gets properly updated when nodes are deleted
 747     // in calls made from this function.
 748     ISelUpdater ISU(*CurDAG, ISelPosition);
 749
 750     // The AllNodes list is now topological-sorted. Visit the
 751     // nodes by starting at the end of the list (the root of the
 752     // graph) and preceding back toward the beginning (the entry
 753     // node).
 754     while (ISelPosition != CurDAG->allnodes_begin()) {
 755       SDNode *Node = --ISelPosition;
 756       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
 757       // but there are currently some corner cases that it misses. Also, this
 758       // makes it theoretically possible to disable the DAGCombiner.
 759       if (Node->use_empty())
 760         continue;
 761
 762       SDNode *ResNode = Select(Node);
 763
 764       // FIXME: This is pretty gross.  'Select' should be changed to not return
 765       // anything at all and this code should be nuked with a tactical strike.
 766
 767       // If node should not be replaced, continue with the next one.
 768       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
 769         continue;
 770       // Replace node.
 771       if (ResNode)
 772         ReplaceUses(Node, ResNode);
 773
 774       // If after the replacement this node is not used any more,
 775       // remove this dead node.
 776       if (Node->use_empty()) // Don't delete EntryToken, etc.
 777         CurDAG->RemoveDeadNode(Node);
 778     }
 779
 780     CurDAG->setRoot(Dummy.getValue());
 781   }
 782
 783   DEBUG(errs() << "===== Instruction selection ends:\n");
 784
 785   PostprocessISelDAG();
 786 }
 787
 788 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
 789 /// do other setup for EH landing-pad blocks.
 790 void SelectionDAGISel::PrepareEHLandingPad() {
 791   MachineBasicBlock *MBB = FuncInfo->MBB;
 792
 793   // Add a label to mark the beginning of the landing pad.  Deletion of the
 794   // landing pad can thus be detected via the MachineModuleInfo.
 795   MCSymbol *Label = MF->getMMI().addLandingPad(MBB);
 796
 797   // Assign the call site to the landing pad's begin label.
 798   MF->getMMI().setCallSiteLandingPad(Label, SDB->LPadToCallSiteMap[MBB]);
 799
 800   const MCInstrDesc &II = TM.getInstrInfo()->get(TargetOpcode::EH_LABEL);
 801   BuildMI(*MBB, FuncInfo->InsertPt, SDB->getCurDebugLoc(), II)
 802     .addSym(Label);
 803
 804   // Mark exception register as live in.
 805   unsigned Reg = TLI.getExceptionPointerRegister();
 806   if (Reg) MBB->addLiveIn(Reg);
 807
 808   // Mark exception selector register as live in.
 809   Reg = TLI.getExceptionSelectorRegister();
 810   if (Reg) MBB->addLiveIn(Reg);
 811 }
 812
 813 /// TryToFoldFastISelLoad - We're checking to see if we can fold the specified
 814 /// load into the specified FoldInst.  Note that we could have a sequence where
 815 /// multiple LLVM IR instructions are folded into the same machineinstr.  For
 816 /// example we could have:
 817 ///   A: x = load i32 *P
 818 ///   B: y = icmp A, 42
 819 ///   C: br y, ...
 820 ///
 821 /// In this scenario, LI is "A", and FoldInst is "C".  We know about "B" (and
 822 /// any other folded instructions) because it is between A and C.
 823 ///
 824 /// If we succeed in folding the load into the operation, return true.
 825 ///
 826 bool SelectionDAGISel::TryToFoldFastISelLoad(const LoadInst *LI,
 827                                              const Instruction *FoldInst,
 828                                              FastISel *FastIS) {
 829   // We know that the load has a single use, but don't know what it is.  If it
 830   // isn't one of the folded instructions, then we can't succeed here.  Handle
 831   // this by scanning the single-use users of the load until we get to FoldInst.
 832   unsigned MaxUsers = 6;  // Don't scan down huge single-use chains of instrs.
 833
 834   const Instruction *TheUser = LI->use_back();
 835   while (TheUser != FoldInst &&   // Scan up until we find FoldInst.
 836          // Stay in the right block.
 837          TheUser->getParent() == FoldInst->getParent() &&
 838          --MaxUsers) {  // Don't scan too far.
 839     // If there are multiple or no uses of this instruction, then bail out.
 840     if (!TheUser->hasOneUse())
 841       return false;
 842
 843     TheUser = TheUser->use_back();
 844   }
 845
 846   // If we didn't find the fold instruction, then we failed to collapse the
 847   // sequence.
 848   if (TheUser != FoldInst)
 849     return false;
 850
 851   // Don't try to fold volatile loads.  Target has to deal with alignment
 852   // constraints.
 853   if (LI->isVolatile()) return false;
 854
 855   // Figure out which vreg this is going into.  If there is no assigned vreg yet
 856   // then there actually was no reference to it.  Perhaps the load is referenced
 857   // by a dead instruction.
 858   unsigned LoadReg = FastIS->getRegForValue(LI);
 859   if (LoadReg == 0)
 860     return false;
 861
 862   // Check to see what the uses of this vreg are.  If it has no uses, or more
 863   // than one use (at the machine instr level) then we can't fold it.
 864   MachineRegisterInfo::reg_iterator RI = RegInfo->reg_begin(LoadReg);
 865   if (RI == RegInfo->reg_end())
 866     return false;
 867
 868   // See if there is exactly one use of the vreg.  If there are multiple uses,
 869   // then the instruction got lowered to multiple machine instructions or the
 870   // use of the loaded value ended up being multiple operands of the result, in
 871   // either case, we can't fold this.
 872   MachineRegisterInfo::reg_iterator PostRI = RI; ++PostRI;
 873   if (PostRI != RegInfo->reg_end())
 874     return false;
 875
 876   assert(RI.getOperand().isUse() &&
 877          "The only use of the vreg must be a use, we haven't emitted the def!");
 878
 879   MachineInstr *User = &*RI;
 880
 881   // Set the insertion point properly.  Folding the load can cause generation of
 882   // other random instructions (like sign extends) for addressing modes, make
 883   // sure they get inserted in a logical place before the new instruction.
 884   FuncInfo->InsertPt = User;
 885   FuncInfo->MBB = User->getParent();
 886
 887   // Ask the target to try folding the load.
 888   return FastIS->TryToFoldLoad(User, RI.getOperandNo(), LI);
 889 }
 890
 891 /// isFoldedOrDeadInstruction - Return true if the specified instruction is
 892 /// side-effect free and is either dead or folded into a generated instruction.
 893 /// Return false if it needs to be emitted.
 894 static bool isFoldedOrDeadInstruction(const Instruction *I,
 895                                       FunctionLoweringInfo *FuncInfo) {
 896   return !I->mayWriteToMemory() && // Side-effecting instructions aren't folded.
 897          !isa<TerminatorInst>(I) && // Terminators aren't folded.
 898          !isa<DbgInfoIntrinsic>(I) &&  // Debug instructions aren't folded.
 899          !isa<LandingPadInst>(I) &&    // Landingpad instructions aren't folded.
 900          !FuncInfo->isExportedInst(I); // Exported instrs must be computed.
 901 }
 902
 903 #ifndef NDEBUG
 904 // Collect per Instruction statistics for fast-isel misses.  Only those
 905 // instructions that cause the bail are accounted for.  It does not account for
 906 // instructions higher in the block.  Thus, summing the per instructions stats
 907 // will not add up to what is reported by NumFastIselFailures.
 908 static void collectFailStats(const Instruction *I) {
 909   switch (I->getOpcode()) {
 910   default: assert (0 && "<Invalid operator> ");
 911
 912   // Terminators
 913   case Instruction::Ret:         NumFastIselFailRet++; return;
 914   case Instruction::Br:          NumFastIselFailBr++; return;
 915   case Instruction::Switch:      NumFastIselFailSwitch++; return;
 916   case Instruction::IndirectBr:  NumFastIselFailIndirectBr++; return;
 917   case Instruction::Invoke:      NumFastIselFailInvoke++; return;
 918   case Instruction::Resume:      NumFastIselFailResume++; return;
 919   case Instruction::Unreachable: NumFastIselFailUnreachable++; return;
 920
 921   // Standard binary operators...
 922   case Instruction::Add:  NumFastIselFailAdd++; return;
 923   case Instruction::FAdd: NumFastIselFailFAdd++; return;
 924   case Instruction::Sub:  NumFastIselFailSub++; return;
 925   case Instruction::FSub: NumFastIselFailFSub++; return;
 926   case Instruction::Mul:  NumFastIselFailMul++; return;
 927   case Instruction::FMul: NumFastIselFailFMul++; return;
 928   case Instruction::UDiv: NumFastIselFailUDiv++; return;
 929   case Instruction::SDiv: NumFastIselFailSDiv++; return;
 930   case Instruction::FDiv: NumFastIselFailFDiv++; return;
 931   case Instruction::URem: NumFastIselFailURem++; return;
 932   case Instruction::SRem: NumFastIselFailSRem++; return;
 933   case Instruction::FRem: NumFastIselFailFRem++; return;
 934
 935   // Logical operators...
 936   case Instruction::And: NumFastIselFailAnd++; return;
 937   case Instruction::Or:  NumFastIselFailOr++; return;
 938   case Instruction::Xor: NumFastIselFailXor++; return;
 939
 940   // Memory instructions...
 941   case Instruction::Alloca:        NumFastIselFailAlloca++; return;
 942   case Instruction::Load:          NumFastIselFailLoad++; return;
 943   case Instruction::Store:         NumFastIselFailStore++; return;
 944   case Instruction::AtomicCmpXchg: NumFastIselFailAtomicCmpXchg++; return;
 945   case Instruction::AtomicRMW:     NumFastIselFailAtomicRMW++; return;
 946   case Instruction::Fence:         NumFastIselFailFence++; return;
 947   case Instruction::GetElementPtr: NumFastIselFailGetElementPtr++; return;
 948
 949   // Convert instructions...
 950   case Instruction::Trunc:    NumFastIselFailTrunc++; return;
 951   case Instruction::ZExt:     NumFastIselFailZExt++; return;
 952   case Instruction::SExt:     NumFastIselFailSExt++; return;
 953   case Instruction::FPTrunc:  NumFastIselFailFPTrunc++; return;
 954   case Instruction::FPExt:    NumFastIselFailFPExt++; return;
 955   case Instruction::FPToUI:   NumFastIselFailFPToUI++; return;
 956   case Instruction::FPToSI:   NumFastIselFailFPToSI++; return;
 957   case Instruction::UIToFP:   NumFastIselFailUIToFP++; return;
 958   case Instruction::SIToFP:   NumFastIselFailSIToFP++; return;
 959   case Instruction::IntToPtr: NumFastIselFailIntToPtr++; return;
 960   case Instruction::PtrToInt: NumFastIselFailPtrToInt++; return;
 961   case Instruction::BitCast:  NumFastIselFailBitCast++; return;
 962
 963   // Other instructions...
 964   case Instruction::ICmp:           NumFastIselFailICmp++; return;
 965   case Instruction::FCmp:           NumFastIselFailFCmp++; return;
 966   case Instruction::PHI:            NumFastIselFailPHI++; return;
 967   case Instruction::Select:         NumFastIselFailSelect++; return;
 968   case Instruction::Call:           NumFastIselFailCall++; return;
 969   case Instruction::Shl:            NumFastIselFailShl++; return;
 970   case Instruction::LShr:           NumFastIselFailLShr++; return;
 971   case Instruction::AShr:           NumFastIselFailAShr++; return;
 972   case Instruction::VAArg:          NumFastIselFailVAArg++; return;
 973   case Instruction::ExtractElement: NumFastIselFailExtractElement++; return;
 974   case Instruction::InsertElement:  NumFastIselFailInsertElement++; return;
 975   case Instruction::ShuffleVector:  NumFastIselFailShuffleVector++; return;
 976   case Instruction::ExtractValue:   NumFastIselFailExtractValue++; return;
 977   case Instruction::InsertValue:    NumFastIselFailInsertValue++; return;
 978   case Instruction::LandingPad:     NumFastIselFailLandingPad++; return;
 979   }
 980 }
 981 #endif
 982
 983 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
 984   // Initialize the Fast-ISel state, if needed.
 985   FastISel *FastIS = 0;
 986   if (TM.Options.EnableFastISel)
 987     FastIS = TLI.createFastISel(*FuncInfo, LibInfo);
 988
 989   // Iterate over all basic blocks in the function.
 990   ReversePostOrderTraversal<const Function*> RPOT(&Fn);
 991   for (ReversePostOrderTraversal<const Function*>::rpo_iterator
 992        I = RPOT.begin(), E = RPOT.end(); I != E; ++I) {
 993     const BasicBlock *LLVMBB = *I;
 994
 995     if (OptLevel != CodeGenOpt::None) {
 996       bool AllPredsVisited = true;
 997       for (const_pred_iterator PI = pred_begin(LLVMBB), PE = pred_end(LLVMBB);
 998            PI != PE; ++PI) {
 999         if (!FuncInfo->VisitedBBs.count(*PI)) {
1000           AllPredsVisited = false;
1001           break;
1002         }
1003       }
1004
1005       if (AllPredsVisited) {
1006         for (BasicBlock::const_iterator I = LLVMBB->begin();
1007              isa<PHINode>(I); ++I)
1008           FuncInfo->ComputePHILiveOutRegInfo(cast<PHINode>(I));
1009       } else {
1010         for (BasicBlock::const_iterator I = LLVMBB->begin();
1011              isa<PHINode>(I); ++I)
1012           FuncInfo->InvalidatePHILiveOutRegInfo(cast<PHINode>(I));
1013       }
1014
1015       FuncInfo->VisitedBBs.insert(LLVMBB);
1016     }
1017
1018     FuncInfo->MBB = FuncInfo->MBBMap[LLVMBB];
1019     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
1020
1021     BasicBlock::const_iterator const Begin = LLVMBB->getFirstNonPHI();
1022     BasicBlock::const_iterator const End = LLVMBB->end();
1023     BasicBlock::const_iterator BI = End;
1024
1025     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
1026
1027     // Setup an EH landing-pad block.
1028     if (FuncInfo->MBB->isLandingPad())
1029       PrepareEHLandingPad();
1030
1031     // Lower any arguments needed in this block if this is the entry block.
1032     if (LLVMBB == &Fn.getEntryBlock())
1033       LowerArguments(LLVMBB);
1034
1035     // Before doing SelectionDAG ISel, see if FastISel has been requested.
1036     if (FastIS) {
1037       FastIS->startNewBlock();
1038
1039       // Emit code for any incoming arguments. This must happen before
1040       // beginning FastISel on the entry block.
1041       if (LLVMBB == &Fn.getEntryBlock()) {
1042         CurDAG->setRoot(SDB->getControlRoot());
1043         SDB->clear();
1044         CodeGenAndEmitDAG();
1045
1046         // If we inserted any instructions at the beginning, make a note of
1047         // where they are, so we can be sure to emit subsequent instructions
1048         // after them.
1049         if (FuncInfo->InsertPt != FuncInfo->MBB->begin())
1050           FastIS->setLastLocalValue(llvm::prior(FuncInfo->InsertPt));
1051         else
1052           FastIS->setLastLocalValue(0);
1053       }
1054
1055       unsigned NumFastIselRemaining = std::distance(Begin, End);
1056       // Do FastISel on as many instructions as possible.
1057       for (; BI != Begin; --BI) {
1058         const Instruction *Inst = llvm::prior(BI);
1059
1060         // If we no longer require this instruction, skip it.
1061         if (isFoldedOrDeadInstruction(Inst, FuncInfo)) {
1062           --NumFastIselRemaining;
1063           continue;
1064         }
1065
1066         // Bottom-up: reset the insert pos at the top, after any local-value
1067         // instructions.
1068         FastIS->recomputeInsertPt();
1069
1070         // Try to select the instruction with FastISel.
1071         if (FastIS->SelectInstruction(Inst)) {
1072           --NumFastIselRemaining;
1073           ++NumFastIselSuccess;
1074           // If fast isel succeeded, skip over all the folded instructions, and
1075           // then see if there is a load right before the selected instructions.
1076           // Try to fold the load if so.
1077           const Instruction *BeforeInst = Inst;
1078           while (BeforeInst != Begin) {
1079             BeforeInst = llvm::prior(BasicBlock::const_iterator(BeforeInst));
1080             if (!isFoldedOrDeadInstruction(BeforeInst, FuncInfo))
1081               break;
1082           }
1083           if (BeforeInst != Inst && isa<LoadInst>(BeforeInst) &&
1084               BeforeInst->hasOneUse() &&
1085               TryToFoldFastISelLoad(cast<LoadInst>(BeforeInst), Inst, FastIS)) {
1086             // If we succeeded, don't re-select the load.
1087             BI = llvm::next(BasicBlock::const_iterator(BeforeInst));
1088             --NumFastIselRemaining;
1089             ++NumFastIselSuccess;
1090           }
1091           continue;
1092         }
1093
1094 #ifndef NDEBUG
1095         if (EnableFastISelVerbose2)
1096           collectFailStats(Inst);
1097 #endif
1098
1099         // Then handle certain instructions as single-LLVM-Instruction blocks.
1100         if (isa<CallInst>(Inst)) {
1101
1102           if (EnableFastISelVerbose || EnableFastISelAbort) {
1103             dbgs() << "FastISel missed call: ";
1104             Inst->dump();
1105           }
1106
1107           if (!Inst->getType()->isVoidTy() && !Inst->use_empty()) {
1108             unsigned &R = FuncInfo->ValueMap[Inst];
1109             if (!R)
1110               R = FuncInfo->CreateRegs(Inst->getType());
1111           }
1112
1113           bool HadTailCall = false;
1114           SelectBasicBlock(Inst, BI, HadTailCall);
1115
1116           // Recompute NumFastIselRemaining as Selection DAG instruction
1117           // selection may have handled the call, input args, etc.
1118           unsigned RemainingNow = std::distance(Begin, BI);
1119           NumFastIselFailures += NumFastIselRemaining - RemainingNow;
1120
1121           // If the call was emitted as a tail call, we're done with the block.
1122           if (HadTailCall) {
1123             --BI;
1124             break;
1125           }
1126
1127           NumFastIselRemaining = RemainingNow;
1128           continue;
1129         }
1130
1131         if (isa<TerminatorInst>(Inst) && !isa<BranchInst>(Inst)) {
1132           // Don't abort, and use a different message for terminator misses.
1133           NumFastIselFailures += NumFastIselRemaining;
1134           if (EnableFastISelVerbose || EnableFastISelAbort) {
1135             dbgs() << "FastISel missed terminator: ";
1136             Inst->dump();
1137           }
1138         } else {
1139           NumFastIselFailures += NumFastIselRemaining;
1140           if (EnableFastISelVerbose || EnableFastISelAbort) {
1141             dbgs() << "FastISel miss: ";
1142             Inst->dump();
1143           }
1144           if (EnableFastISelAbort)
1145             // The "fast" selector couldn't handle something and bailed.
1146             // For the purpose of debugging, just abort.
1147             llvm_unreachable("FastISel didn't select the entire block");
1148         }
1149         break;
1150       }
1151
1152       FastIS->recomputeInsertPt();
1153     }
1154
1155     if (Begin != BI)
1156       ++NumDAGBlocks;
1157     else
1158       ++NumFastIselBlocks;
1159
1160     if (Begin != BI) {
1161       // Run SelectionDAG instruction selection on the remainder of the block
1162       // not handled by FastISel. If FastISel is not run, this is the entire
1163       // block.
1164       bool HadTailCall;
1165       SelectBasicBlock(Begin, BI, HadTailCall);
1166     }
1167
1168     FinishBasicBlock();
1169     FuncInfo->PHINodesToUpdate.clear();
1170   }
1171
1172   delete FastIS;
1173   SDB->clearDanglingDebugInfo();
1174 }
1175
1176 void
1177 SelectionDAGISel::FinishBasicBlock() {
1178
1179   DEBUG(dbgs() << "Total amount of phi nodes to update: "
1180                << FuncInfo->PHINodesToUpdate.size() << "\n";
1181         for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i)
1182           dbgs() << "Node " << i << " : ("
1183                  << FuncInfo->PHINodesToUpdate[i].first
1184                  << ", " << FuncInfo->PHINodesToUpdate[i].second << ")\n");
1185
1186   // Next, now that we know what the last MBB the LLVM BB expanded is, update
1187   // PHI nodes in successors.
1188   if (SDB->SwitchCases.empty() &&
1189       SDB->JTCases.empty() &&
1190       SDB->BitTestCases.empty()) {
1191     for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1192       MachineInstr *PHI = FuncInfo->PHINodesToUpdate[i].first;
1193       assert(PHI->isPHI() &&
1194              "This is not a machine PHI node that we are updating!");
1195       if (!FuncInfo->MBB->isSuccessor(PHI->getParent()))
1196         continue;
1197       PHI->addOperand(
1198         MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[i].second, false));
1199       PHI->addOperand(MachineOperand::CreateMBB(FuncInfo->MBB));
1200     }
1201     return;
1202   }
1203
1204   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
1205     // Lower header first, if it wasn't already lowered
1206     if (!SDB->BitTestCases[i].Emitted) {
1207       // Set the current basic block to the mbb we wish to insert the code into
1208       FuncInfo->MBB = SDB->BitTestCases[i].Parent;
1209       FuncInfo->InsertPt = FuncInfo->MBB->end();
1210       // Emit the code
1211       SDB->visitBitTestHeader(SDB->BitTestCases[i], FuncInfo->MBB);
1212       CurDAG->setRoot(SDB->getRoot());
1213       SDB->clear();
1214       CodeGenAndEmitDAG();
1215     }
1216
1217     uint32_t UnhandledWeight = 0;
1218     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j)
1219       UnhandledWeight += SDB->BitTestCases[i].Cases[j].ExtraWeight;
1220
1221     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
1222       UnhandledWeight -= SDB->BitTestCases[i].Cases[j].ExtraWeight;
1223       // Set the current basic block to the mbb we wish to insert the code into
1224       FuncInfo->MBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1225       FuncInfo->InsertPt = FuncInfo->MBB->end();
1226       // Emit the code
1227       if (j+1 != ej)
1228         SDB->visitBitTestCase(SDB->BitTestCases[i],
1229                               SDB->BitTestCases[i].Cases[j+1].ThisBB,
1230                               UnhandledWeight,
1231                               SDB->BitTestCases[i].Reg,
1232                               SDB->BitTestCases[i].Cases[j],
1233                               FuncInfo->MBB);
1234       else
1235         SDB->visitBitTestCase(SDB->BitTestCases[i],
1236                               SDB->BitTestCases[i].Default,
1237                               UnhandledWeight,
1238                               SDB->BitTestCases[i].Reg,
1239                               SDB->BitTestCases[i].Cases[j],
1240                               FuncInfo->MBB);
1241
1242
1243       CurDAG->setRoot(SDB->getRoot());
1244       SDB->clear();
1245       CodeGenAndEmitDAG();
1246     }
1247
1248     // Update PHI Nodes
1249     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1250          pi != pe; ++pi) {
1251       MachineInstr *PHI = FuncInfo->PHINodesToUpdate[pi].first;
1252       MachineBasicBlock *PHIBB = PHI->getParent();
1253       assert(PHI->isPHI() &&
1254              "This is not a machine PHI node that we are updating!");
1255       // This is "default" BB. We have two jumps to it. From "header" BB and
1256       // from last "case" BB.
1257       if (PHIBB == SDB->BitTestCases[i].Default) {
1258         PHI->addOperand(MachineOperand::
1259                         CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1260                                   false));
1261         PHI->addOperand(MachineOperand::CreateMBB(SDB->BitTestCases[i].Parent));
1262         PHI->addOperand(MachineOperand::
1263                         CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1264                                   false));
1265         PHI->addOperand(MachineOperand::CreateMBB(SDB->BitTestCases[i].Cases.
1266                                                   back().ThisBB));
1267       }
1268       // One of "cases" BB.
1269       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
1270            j != ej; ++j) {
1271         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1272         if (cBB->isSuccessor(PHIBB)) {
1273           PHI->addOperand(MachineOperand::
1274                           CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1275                                     false));
1276           PHI->addOperand(MachineOperand::CreateMBB(cBB));
1277         }
1278       }
1279     }
1280   }
1281   SDB->BitTestCases.clear();
1282
1283   // If the JumpTable record is filled in, then we need to emit a jump table.
1284   // Updating the PHI nodes is tricky in this case, since we need to determine
1285   // whether the PHI is a successor of the range check MBB or the jump table MBB
1286   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
1287     // Lower header first, if it wasn't already lowered
1288     if (!SDB->JTCases[i].first.Emitted) {
1289       // Set the current basic block to the mbb we wish to insert the code into
1290       FuncInfo->MBB = SDB->JTCases[i].first.HeaderBB;
1291       FuncInfo->InsertPt = FuncInfo->MBB->end();
1292       // Emit the code
1293       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first,
1294                                 FuncInfo->MBB);
1295       CurDAG->setRoot(SDB->getRoot());
1296       SDB->clear();
1297       CodeGenAndEmitDAG();
1298     }
1299
1300     // Set the current basic block to the mbb we wish to insert the code into
1301     FuncInfo->MBB = SDB->JTCases[i].second.MBB;
1302     FuncInfo->InsertPt = FuncInfo->MBB->end();
1303     // Emit the code
1304     SDB->visitJumpTable(SDB->JTCases[i].second);
1305     CurDAG->setRoot(SDB->getRoot());
1306     SDB->clear();
1307     CodeGenAndEmitDAG();
1308
1309     // Update PHI Nodes
1310     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1311          pi != pe; ++pi) {
1312       MachineInstr *PHI = FuncInfo->PHINodesToUpdate[pi].first;
1313       MachineBasicBlock *PHIBB = PHI->getParent();
1314       assert(PHI->isPHI() &&
1315              "This is not a machine PHI node that we are updating!");
1316       // "default" BB. We can go there only from header BB.
1317       if (PHIBB == SDB->JTCases[i].second.Default) {
1318         PHI->addOperand
1319           (MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1320                                      false));
1321         PHI->addOperand
1322           (MachineOperand::CreateMBB(SDB->JTCases[i].first.HeaderBB));
1323       }
1324       // JT BB. Just iterate over successors here
1325       if (FuncInfo->MBB->isSuccessor(PHIBB)) {
1326         PHI->addOperand
1327           (MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1328                                      false));
1329         PHI->addOperand(MachineOperand::CreateMBB(FuncInfo->MBB));
1330       }
1331     }
1332   }
1333   SDB->JTCases.clear();
1334
1335   // If the switch block involved a branch to one of the actual successors, we
1336   // need to update PHI nodes in that block.
1337   for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1338     MachineInstr *PHI = FuncInfo->PHINodesToUpdate[i].first;
1339     assert(PHI->isPHI() &&
1340            "This is not a machine PHI node that we are updating!");
1341     if (FuncInfo->MBB->isSuccessor(PHI->getParent())) {
1342       PHI->addOperand(
1343         MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[i].second, false));
1344       PHI->addOperand(MachineOperand::CreateMBB(FuncInfo->MBB));
1345     }
1346   }
1347
1348   // If we generated any switch lowering information, build and codegen any
1349   // additional DAGs necessary.
1350   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1351     // Set the current basic block to the mbb we wish to insert the code into
1352     FuncInfo->MBB = SDB->SwitchCases[i].ThisBB;
1353     FuncInfo->InsertPt = FuncInfo->MBB->end();
1354
1355     // Determine the unique successors.
1356     SmallVector<MachineBasicBlock *, 2> Succs;
1357     Succs.push_back(SDB->SwitchCases[i].TrueBB);
1358     if (SDB->SwitchCases[i].TrueBB != SDB->SwitchCases[i].FalseBB)
1359       Succs.push_back(SDB->SwitchCases[i].FalseBB);
1360
1361     // Emit the code. Note that this could result in FuncInfo->MBB being split.
1362     SDB->visitSwitchCase(SDB->SwitchCases[i], FuncInfo->MBB);
1363     CurDAG->setRoot(SDB->getRoot());
1364     SDB->clear();
1365     CodeGenAndEmitDAG();
1366
1367     // Remember the last block, now that any splitting is done, for use in
1368     // populating PHI nodes in successors.
1369     MachineBasicBlock *ThisBB = FuncInfo->MBB;
1370
1371     // Handle any PHI nodes in successors of this chunk, as if we were coming
1372     // from the original BB before switch expansion.  Note that PHI nodes can
1373     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1374     // handle them the right number of times.
1375     for (unsigned i = 0, e = Succs.size(); i != e; ++i) {
1376       FuncInfo->MBB = Succs[i];
1377       FuncInfo->InsertPt = FuncInfo->MBB->end();
1378       // FuncInfo->MBB may have been removed from the CFG if a branch was
1379       // constant folded.
1380       if (ThisBB->isSuccessor(FuncInfo->MBB)) {
1381         for (MachineBasicBlock::iterator Phi = FuncInfo->MBB->begin();
1382              Phi != FuncInfo->MBB->end() && Phi->isPHI();
1383              ++Phi) {
1384           // This value for this PHI node is recorded in PHINodesToUpdate.
1385           for (unsigned pn = 0; ; ++pn) {
1386             assert(pn != FuncInfo->PHINodesToUpdate.size() &&
1387                    "Didn't find PHI entry!");
1388             if (FuncInfo->PHINodesToUpdate[pn].first == Phi) {
1389               Phi->addOperand(MachineOperand::
1390                               CreateReg(FuncInfo->PHINodesToUpdate[pn].second,
1391                                         false));
1392               Phi->addOperand(MachineOperand::CreateMBB(ThisBB));
1393               break;
1394             }
1395           }
1396         }
1397       }
1398     }
1399   }
1400   SDB->SwitchCases.clear();
1401 }
1402
1403
1404 /// Create the scheduler. If a specific scheduler was specified
1405 /// via the SchedulerRegistry, use it, otherwise select the
1406 /// one preferred by the target.
1407 ///
1408 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1409   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1410
1411   if (!Ctor) {
1412     Ctor = ISHeuristic;
1413     RegisterScheduler::setDefault(Ctor);
1414   }
1415
1416   return Ctor(this, OptLevel);
1417 }
1418
1419 //===----------------------------------------------------------------------===//
1420 // Helper functions used by the generated instruction selector.
1421 //===----------------------------------------------------------------------===//
1422 // Calls to these methods are generated by tblgen.
1423
1424 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1425 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1426 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1427 /// specified in the .td file (e.g. 255).
1428 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1429                                     int64_t DesiredMaskS) const {
1430   const APInt &ActualMask = RHS->getAPIntValue();
1431   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1432
1433   // If the actual mask exactly matches, success!
1434   if (ActualMask == DesiredMask)
1435     return true;
1436
1437   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1438   if (ActualMask.intersects(~DesiredMask))
1439     return false;
1440
1441   // Otherwise, the DAG Combiner may have proven that the value coming in is
1442   // either already zero or is not demanded.  Check for known zero input bits.
1443   APInt NeededMask = DesiredMask & ~ActualMask;
1444   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1445     return true;
1446
1447   // TODO: check to see if missing bits are just not demanded.
1448
1449   // Otherwise, this pattern doesn't match.
1450   return false;
1451 }
1452
1453 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1454 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1455 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1456 /// specified in the .td file (e.g. 255).
1457 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1458                                    int64_t DesiredMaskS) const {
1459   const APInt &ActualMask = RHS->getAPIntValue();
1460   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1461
1462   // If the actual mask exactly matches, success!
1463   if (ActualMask == DesiredMask)
1464     return true;
1465
1466   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1467   if (ActualMask.intersects(~DesiredMask))
1468     return false;
1469
1470   // Otherwise, the DAG Combiner may have proven that the value coming in is
1471   // either already zero or is not demanded.  Check for known zero input bits.
1472   APInt NeededMask = DesiredMask & ~ActualMask;
1473
1474   APInt KnownZero, KnownOne;
1475   CurDAG->ComputeMaskedBits(LHS, KnownZero, KnownOne);
1476
1477   // If all the missing bits in the or are already known to be set, match!
1478   if ((NeededMask & KnownOne) == NeededMask)
1479     return true;
1480
1481   // TODO: check to see if missing bits are just not demanded.
1482
1483   // Otherwise, this pattern doesn't match.
1484   return false;
1485 }
1486
1487
1488 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1489 /// by tblgen.  Others should not call it.
1490 void SelectionDAGISel::
1491 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops) {
1492   std::vector<SDValue> InOps;
1493   std::swap(InOps, Ops);
1494
1495   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1496   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1497   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1498   Ops.push_back(InOps[InlineAsm::Op_ExtraInfo]);  // 3 (SideEffect, AlignStack)
1499
1500   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1501   if (InOps[e-1].getValueType() == MVT::Glue)
1502     --e;  // Don't process a glue operand if it is here.
1503
1504   while (i != e) {
1505     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1506     if (!InlineAsm::isMemKind(Flags)) {
1507       // Just skip over this operand, copying the operands verbatim.
1508       Ops.insert(Ops.end(), InOps.begin()+i,
1509                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1510       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1511     } else {
1512       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1513              "Memory operand with multiple values?");
1514       // Otherwise, this is a memory operand.  Ask the target to select it.
1515       std::vector<SDValue> SelOps;
1516       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps))
1517         report_fatal_error("Could not match memory address.  Inline asm"
1518                            " failure!");
1519
1520       // Add this to the output node.
1521       unsigned NewFlags =
1522         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1523       Ops.push_back(CurDAG->getTargetConstant(NewFlags, MVT::i32));
1524       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1525       i += 2;
1526     }
1527   }
1528
1529   // Add the glue input back if present.
1530   if (e != InOps.size())
1531     Ops.push_back(InOps.back());
1532 }
1533
1534 /// findGlueUse - Return use of MVT::Glue value produced by the specified
1535 /// SDNode.
1536 ///
1537 static SDNode *findGlueUse(SDNode *N) {
1538   unsigned FlagResNo = N->getNumValues()-1;
1539   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1540     SDUse &Use = I.getUse();
1541     if (Use.getResNo() == FlagResNo)
1542       return Use.getUser();
1543   }
1544   return NULL;
1545 }
1546
1547 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1548 /// This function recursively traverses up the operand chain, ignoring
1549 /// certain nodes.
1550 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1551                           SDNode *Root, SmallPtrSet<SDNode*, 16> &Visited,
1552                           bool IgnoreChains) {
1553   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1554   // greater than all of its (recursive) operands.  If we scan to a point where
1555   // 'use' is smaller than the node we're scanning for, then we know we will
1556   // never find it.
1557   //
1558   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1559   // happen because we scan down to newly selected nodes in the case of glue
1560   // uses.
1561   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1562     return false;
1563
1564   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1565   // won't fail if we scan it again.
1566   if (!Visited.insert(Use))
1567     return false;
1568
1569   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1570     // Ignore chain uses, they are validated by HandleMergeInputChains.
1571     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1572       continue;
1573
1574     SDNode *N = Use->getOperand(i).getNode();
1575     if (N == Def) {
1576       if (Use == ImmedUse || Use == Root)
1577         continue;  // We are not looking for immediate use.
1578       assert(N != Root);
1579       return true;
1580     }
1581
1582     // Traverse up the operand chain.
1583     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1584       return true;
1585   }
1586   return false;
1587 }
1588
1589 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1590 /// operand node N of U during instruction selection that starts at Root.
1591 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1592                                           SDNode *Root) const {
1593   if (OptLevel == CodeGenOpt::None) return false;
1594   return N.hasOneUse();
1595 }
1596
1597 /// IsLegalToFold - Returns true if the specific operand node N of
1598 /// U can be folded during instruction selection that starts at Root.
1599 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1600                                      CodeGenOpt::Level OptLevel,
1601                                      bool IgnoreChains) {
1602   if (OptLevel == CodeGenOpt::None) return false;
1603
1604   // If Root use can somehow reach N through a path that that doesn't contain
1605   // U then folding N would create a cycle. e.g. In the following
1606   // diagram, Root can reach N through X. If N is folded into into Root, then
1607   // X is both a predecessor and a successor of U.
1608   //
1609   //          [N*]           //
1610   //         ^   ^           //
1611   //        /     \          //
1612   //      [U*]    [X]?       //
1613   //        ^     ^          //
1614   //         \   /           //
1615   //          \ /            //
1616   //         [Root*]         //
1617   //
1618   // * indicates nodes to be folded together.
1619   //
1620   // If Root produces glue, then it gets (even more) interesting. Since it
1621   // will be "glued" together with its glue use in the scheduler, we need to
1622   // check if it might reach N.
1623   //
1624   //          [N*]           //
1625   //         ^   ^           //
1626   //        /     \          //
1627   //      [U*]    [X]?       //
1628   //        ^       ^        //
1629   //         \       \       //
1630   //          \      |       //
1631   //         [Root*] |       //
1632   //          ^      |       //
1633   //          f      |       //
1634   //          |      /       //
1635   //         [Y]    /        //
1636   //           ^   /         //
1637   //           f  /          //
1638   //           | /           //
1639   //          [GU]           //
1640   //
1641   // If GU (glue use) indirectly reaches N (the load), and Root folds N
1642   // (call it Fold), then X is a predecessor of GU and a successor of
1643   // Fold. But since Fold and GU are glued together, this will create
1644   // a cycle in the scheduling graph.
1645
1646   // If the node has glue, walk down the graph to the "lowest" node in the
1647   // glueged set.
1648   EVT VT = Root->getValueType(Root->getNumValues()-1);
1649   while (VT == MVT::Glue) {
1650     SDNode *GU = findGlueUse(Root);
1651     if (GU == NULL)
1652       break;
1653     Root = GU;
1654     VT = Root->getValueType(Root->getNumValues()-1);
1655
1656     // If our query node has a glue result with a use, we've walked up it.  If
1657     // the user (which has already been selected) has a chain or indirectly uses
1658     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1659     // this, we cannot ignore chains in this predicate.
1660     IgnoreChains = false;
1661   }
1662
1663
1664   SmallPtrSet<SDNode*, 16> Visited;
1665   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1666 }
1667
1668 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1669   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1670   SelectInlineAsmMemoryOperands(Ops);
1671
1672   std::vector<EVT> VTs;
1673   VTs.push_back(MVT::Other);
1674   VTs.push_back(MVT::Glue);
1675   SDValue New = CurDAG->getNode(ISD::INLINEASM, N->getDebugLoc(),
1676                                 VTs, &Ops[0], Ops.size());
1677   New->setNodeId(-1);
1678   return New.getNode();
1679 }
1680
1681 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1682   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1683 }
1684
1685 /// GetVBR - decode a vbr encoding whose top bit is set.
1686 LLVM_ATTRIBUTE_ALWAYS_INLINE static uint64_t
1687 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1688   assert(Val >= 128 && "Not a VBR");
1689   Val &= 127;  // Remove first vbr bit.
1690
1691   unsigned Shift = 7;
1692   uint64_t NextBits;
1693   do {
1694     NextBits = MatcherTable[Idx++];
1695     Val |= (NextBits&127) << Shift;
1696     Shift += 7;
1697   } while (NextBits & 128);
1698
1699   return Val;
1700 }
1701
1702
1703 /// UpdateChainsAndGlue - When a match is complete, this method updates uses of
1704 /// interior glue and chain results to use the new glue and chain results.
1705 void SelectionDAGISel::
1706 UpdateChainsAndGlue(SDNode *NodeToMatch, SDValue InputChain,
1707                     const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1708                     SDValue InputGlue,
1709                     const SmallVectorImpl<SDNode*> &GlueResultNodesMatched,
1710                     bool isMorphNodeTo) {
1711   SmallVector<SDNode*, 4> NowDeadNodes;
1712
1713   // Now that all the normal results are replaced, we replace the chain and
1714   // glue results if present.
1715   if (!ChainNodesMatched.empty()) {
1716     assert(InputChain.getNode() != 0 &&
1717            "Matched input chains but didn't produce a chain");
1718     // Loop over all of the nodes we matched that produced a chain result.
1719     // Replace all the chain results with the final chain we ended up with.
1720     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1721       SDNode *ChainNode = ChainNodesMatched[i];
1722
1723       // If this node was already deleted, don't look at it.
1724       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1725         continue;
1726
1727       // Don't replace the results of the root node if we're doing a
1728       // MorphNodeTo.
1729       if (ChainNode == NodeToMatch && isMorphNodeTo)
1730         continue;
1731
1732       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1733       if (ChainVal.getValueType() == MVT::Glue)
1734         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
1735       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
1736       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain);
1737
1738       // If the node became dead and we haven't already seen it, delete it.
1739       if (ChainNode->use_empty() &&
1740           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
1741         NowDeadNodes.push_back(ChainNode);
1742     }
1743   }
1744
1745   // If the result produces glue, update any glue results in the matched
1746   // pattern with the glue result.
1747   if (InputGlue.getNode() != 0) {
1748     // Handle any interior nodes explicitly marked.
1749     for (unsigned i = 0, e = GlueResultNodesMatched.size(); i != e; ++i) {
1750       SDNode *FRN = GlueResultNodesMatched[i];
1751
1752       // If this node was already deleted, don't look at it.
1753       if (FRN->getOpcode() == ISD::DELETED_NODE)
1754         continue;
1755
1756       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Glue &&
1757              "Doesn't have a glue result");
1758       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
1759                                         InputGlue);
1760
1761       // If the node became dead and we haven't already seen it, delete it.
1762       if (FRN->use_empty() &&
1763           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
1764         NowDeadNodes.push_back(FRN);
1765     }
1766   }
1767
1768   if (!NowDeadNodes.empty())
1769     CurDAG->RemoveDeadNodes(NowDeadNodes);
1770
1771   DEBUG(errs() << "ISEL: Match complete!\n");
1772 }
1773
1774 enum ChainResult {
1775   CR_Simple,
1776   CR_InducesCycle,
1777   CR_LeadsToInteriorNode
1778 };
1779
1780 /// WalkChainUsers - Walk down the users of the specified chained node that is
1781 /// part of the pattern we're matching, looking at all of the users we find.
1782 /// This determines whether something is an interior node, whether we have a
1783 /// non-pattern node in between two pattern nodes (which prevent folding because
1784 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
1785 /// between pattern nodes (in which case the TF becomes part of the pattern).
1786 ///
1787 /// The walk we do here is guaranteed to be small because we quickly get down to
1788 /// already selected nodes "below" us.
1789 static ChainResult
1790 WalkChainUsers(const SDNode *ChainedNode,
1791                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
1792                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
1793   ChainResult Result = CR_Simple;
1794
1795   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
1796          E = ChainedNode->use_end(); UI != E; ++UI) {
1797     // Make sure the use is of the chain, not some other value we produce.
1798     if (UI.getUse().getValueType() != MVT::Other) continue;
1799
1800     SDNode *User = *UI;
1801
1802     // If we see an already-selected machine node, then we've gone beyond the
1803     // pattern that we're selecting down into the already selected chunk of the
1804     // DAG.
1805     if (User->isMachineOpcode() ||
1806         User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
1807       continue;
1808
1809     unsigned UserOpcode = User->getOpcode();
1810     if (UserOpcode == ISD::CopyToReg ||
1811         UserOpcode == ISD::CopyFromReg ||
1812         UserOpcode == ISD::INLINEASM ||
1813         UserOpcode == ISD::EH_LABEL ||
1814         UserOpcode == ISD::LIFETIME_START ||
1815         UserOpcode == ISD::LIFETIME_END) {
1816       // If their node ID got reset to -1 then they've already been selected.
1817       // Treat them like a MachineOpcode.
1818       if (User->getNodeId() == -1)
1819         continue;
1820     }
1821
1822     // If we have a TokenFactor, we handle it specially.
1823     if (User->getOpcode() != ISD::TokenFactor) {
1824       // If the node isn't a token factor and isn't part of our pattern, then it
1825       // must be a random chained node in between two nodes we're selecting.
1826       // This happens when we have something like:
1827       //   x = load ptr
1828       //   call
1829       //   y = x+4
1830       //   store y -> ptr
1831       // Because we structurally match the load/store as a read/modify/write,
1832       // but the call is chained between them.  We cannot fold in this case
1833       // because it would induce a cycle in the graph.
1834       if (!std::count(ChainedNodesInPattern.begin(),
1835                       ChainedNodesInPattern.end(), User))
1836         return CR_InducesCycle;
1837
1838       // Otherwise we found a node that is part of our pattern.  For example in:
1839       //   x = load ptr
1840       //   y = x+4
1841       //   store y -> ptr
1842       // This would happen when we're scanning down from the load and see the
1843       // store as a user.  Record that there is a use of ChainedNode that is
1844       // part of the pattern and keep scanning uses.
1845       Result = CR_LeadsToInteriorNode;
1846       InteriorChainedNodes.push_back(User);
1847       continue;
1848     }
1849
1850     // If we found a TokenFactor, there are two cases to consider: first if the
1851     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
1852     // uses of the TF are in our pattern) we just want to ignore it.  Second,
1853     // the TokenFactor can be sandwiched in between two chained nodes, like so:
1854     //     [Load chain]
1855     //         ^
1856     //         |
1857     //       [Load]
1858     //       ^    ^
1859     //       |    \                    DAG's like cheese
1860     //      /       \                       do you?
1861     //     /         |
1862     // [TokenFactor] [Op]
1863     //     ^          ^
1864     //     |          |
1865     //      \        /
1866     //       \      /
1867     //       [Store]
1868     //
1869     // In this case, the TokenFactor becomes part of our match and we rewrite it
1870     // as a new TokenFactor.
1871     //
1872     // To distinguish these two cases, do a recursive walk down the uses.
1873     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
1874     case CR_Simple:
1875       // If the uses of the TokenFactor are just already-selected nodes, ignore
1876       // it, it is "below" our pattern.
1877       continue;
1878     case CR_InducesCycle:
1879       // If the uses of the TokenFactor lead to nodes that are not part of our
1880       // pattern that are not selected, folding would turn this into a cycle,
1881       // bail out now.
1882       return CR_InducesCycle;
1883     case CR_LeadsToInteriorNode:
1884       break;  // Otherwise, keep processing.
1885     }
1886
1887     // Okay, we know we're in the interesting interior case.  The TokenFactor
1888     // is now going to be considered part of the pattern so that we rewrite its
1889     // uses (it may have uses that are not part of the pattern) with the
1890     // ultimate chain result of the generated code.  We will also add its chain
1891     // inputs as inputs to the ultimate TokenFactor we create.
1892     Result = CR_LeadsToInteriorNode;
1893     ChainedNodesInPattern.push_back(User);
1894     InteriorChainedNodes.push_back(User);
1895     continue;
1896   }
1897
1898   return Result;
1899 }
1900
1901 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
1902 /// operation for when the pattern matched at least one node with a chains.  The
1903 /// input vector contains a list of all of the chained nodes that we match.  We
1904 /// must determine if this is a valid thing to cover (i.e. matching it won't
1905 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
1906 /// be used as the input node chain for the generated nodes.
1907 static SDValue
1908 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
1909                        SelectionDAG *CurDAG) {
1910   // Walk all of the chained nodes we've matched, recursively scanning down the
1911   // users of the chain result. This adds any TokenFactor nodes that are caught
1912   // in between chained nodes to the chained and interior nodes list.
1913   SmallVector<SDNode*, 3> InteriorChainedNodes;
1914   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1915     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
1916                        InteriorChainedNodes) == CR_InducesCycle)
1917       return SDValue(); // Would induce a cycle.
1918   }
1919
1920   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
1921   // that we are interested in.  Form our input TokenFactor node.
1922   SmallVector<SDValue, 3> InputChains;
1923   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1924     // Add the input chain of this node to the InputChains list (which will be
1925     // the operands of the generated TokenFactor) if it's not an interior node.
1926     SDNode *N = ChainNodesMatched[i];
1927     if (N->getOpcode() != ISD::TokenFactor) {
1928       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
1929         continue;
1930
1931       // Otherwise, add the input chain.
1932       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
1933       assert(InChain.getValueType() == MVT::Other && "Not a chain");
1934       InputChains.push_back(InChain);
1935       continue;
1936     }
1937
1938     // If we have a token factor, we want to add all inputs of the token factor
1939     // that are not part of the pattern we're matching.
1940     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
1941       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
1942                       N->getOperand(op).getNode()))
1943         InputChains.push_back(N->getOperand(op));
1944     }
1945   }
1946
1947   SDValue Res;
1948   if (InputChains.size() == 1)
1949     return InputChains[0];
1950   return CurDAG->getNode(ISD::TokenFactor, ChainNodesMatched[0]->getDebugLoc(),
1951                          MVT::Other, &InputChains[0], InputChains.size());
1952 }
1953
1954 /// MorphNode - Handle morphing a node in place for the selector.
1955 SDNode *SelectionDAGISel::
1956 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
1957           const SDValue *Ops, unsigned NumOps, unsigned EmitNodeInfo) {
1958   // It is possible we're using MorphNodeTo to replace a node with no
1959   // normal results with one that has a normal result (or we could be
1960   // adding a chain) and the input could have glue and chains as well.
1961   // In this case we need to shift the operands down.
1962   // FIXME: This is a horrible hack and broken in obscure cases, no worse
1963   // than the old isel though.
1964   int OldGlueResultNo = -1, OldChainResultNo = -1;
1965
1966   unsigned NTMNumResults = Node->getNumValues();
1967   if (Node->getValueType(NTMNumResults-1) == MVT::Glue) {
1968     OldGlueResultNo = NTMNumResults-1;
1969     if (NTMNumResults != 1 &&
1970         Node->getValueType(NTMNumResults-2) == MVT::Other)
1971       OldChainResultNo = NTMNumResults-2;
1972   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
1973     OldChainResultNo = NTMNumResults-1;
1974
1975   // Call the underlying SelectionDAG routine to do the transmogrification. Note
1976   // that this deletes operands of the old node that become dead.
1977   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops, NumOps);
1978
1979   // MorphNodeTo can operate in two ways: if an existing node with the
1980   // specified operands exists, it can just return it.  Otherwise, it
1981   // updates the node in place to have the requested operands.
1982   if (Res == Node) {
1983     // If we updated the node in place, reset the node ID.  To the isel,
1984     // this should be just like a newly allocated machine node.
1985     Res->setNodeId(-1);
1986   }
1987
1988   unsigned ResNumResults = Res->getNumValues();
1989   // Move the glue if needed.
1990   if ((EmitNodeInfo & OPFL_GlueOutput) && OldGlueResultNo != -1 &&
1991       (unsigned)OldGlueResultNo != ResNumResults-1)
1992     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldGlueResultNo),
1993                                       SDValue(Res, ResNumResults-1));
1994
1995   if ((EmitNodeInfo & OPFL_GlueOutput) != 0)
1996     --ResNumResults;
1997
1998   // Move the chain reference if needed.
1999   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
2000       (unsigned)OldChainResultNo != ResNumResults-1)
2001     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
2002                                       SDValue(Res, ResNumResults-1));
2003
2004   // Otherwise, no replacement happened because the node already exists. Replace
2005   // Uses of the old node with the new one.
2006   if (Res != Node)
2007     CurDAG->ReplaceAllUsesWith(Node, Res);
2008
2009   return Res;
2010 }
2011
2012 /// CheckSame - Implements OP_CheckSame.
2013 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2014 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2015           SDValue N,
2016           const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2017   // Accept if it is exactly the same as a previously recorded node.
2018   unsigned RecNo = MatcherTable[MatcherIndex++];
2019   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2020   return N == RecordedNodes[RecNo].first;
2021 }
2022
2023 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
2024 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2025 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2026                       const SelectionDAGISel &SDISel) {
2027   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
2028 }
2029
2030 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
2031 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2032 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2033                    const SelectionDAGISel &SDISel, SDNode *N) {
2034   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
2035 }
2036
2037 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2038 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2039             SDNode *N) {
2040   uint16_t Opc = MatcherTable[MatcherIndex++];
2041   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2042   return N->getOpcode() == Opc;
2043 }
2044
2045 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2046 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2047           SDValue N, const TargetLowering &TLI) {
2048   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2049   if (N.getValueType() == VT) return true;
2050
2051   // Handle the case when VT is iPTR.
2052   return VT == MVT::iPTR && N.getValueType() == TLI.getPointerTy();
2053 }
2054
2055 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2056 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2057                SDValue N, const TargetLowering &TLI,
2058                unsigned ChildNo) {
2059   if (ChildNo >= N.getNumOperands())
2060     return false;  // Match fails if out of range child #.
2061   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
2062 }
2063
2064
2065 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2066 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2067               SDValue N) {
2068   return cast<CondCodeSDNode>(N)->get() ==
2069       (ISD::CondCode)MatcherTable[MatcherIndex++];
2070 }
2071
2072 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2073 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2074                SDValue N, const TargetLowering &TLI) {
2075   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2076   if (cast<VTSDNode>(N)->getVT() == VT)
2077     return true;
2078
2079   // Handle the case when VT is iPTR.
2080   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI.getPointerTy();
2081 }
2082
2083 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2084 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2085              SDValue N) {
2086   int64_t Val = MatcherTable[MatcherIndex++];
2087   if (Val & 128)
2088     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2089
2090   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
2091   return C != 0 && C->getSExtValue() == Val;
2092 }
2093
2094 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2095 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2096             SDValue N, const SelectionDAGISel &SDISel) {
2097   int64_t Val = MatcherTable[MatcherIndex++];
2098   if (Val & 128)
2099     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2100
2101   if (N->getOpcode() != ISD::AND) return false;
2102
2103   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2104   return C != 0 && SDISel.CheckAndMask(N.getOperand(0), C, Val);
2105 }
2106
2107 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2108 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2109            SDValue N, const SelectionDAGISel &SDISel) {
2110   int64_t Val = MatcherTable[MatcherIndex++];
2111   if (Val & 128)
2112     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2113
2114   if (N->getOpcode() != ISD::OR) return false;
2115
2116   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2117   return C != 0 && SDISel.CheckOrMask(N.getOperand(0), C, Val);
2118 }
2119
2120 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
2121 /// scope, evaluate the current node.  If the current predicate is known to
2122 /// fail, set Result=true and return anything.  If the current predicate is
2123 /// known to pass, set Result=false and return the MatcherIndex to continue
2124 /// with.  If the current predicate is unknown, set Result=false and return the
2125 /// MatcherIndex to continue with.
2126 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
2127                                        unsigned Index, SDValue N,
2128                                        bool &Result,
2129                                        const SelectionDAGISel &SDISel,
2130                  SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2131   switch (Table[Index++]) {
2132   default:
2133     Result = false;
2134     return Index-1;  // Could not evaluate this predicate.
2135   case SelectionDAGISel::OPC_CheckSame:
2136     Result = !::CheckSame(Table, Index, N, RecordedNodes);
2137     return Index;
2138   case SelectionDAGISel::OPC_CheckPatternPredicate:
2139     Result = !::CheckPatternPredicate(Table, Index, SDISel);
2140     return Index;
2141   case SelectionDAGISel::OPC_CheckPredicate:
2142     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
2143     return Index;
2144   case SelectionDAGISel::OPC_CheckOpcode:
2145     Result = !::CheckOpcode(Table, Index, N.getNode());
2146     return Index;
2147   case SelectionDAGISel::OPC_CheckType:
2148     Result = !::CheckType(Table, Index, N, SDISel.TLI);
2149     return Index;
2150   case SelectionDAGISel::OPC_CheckChild0Type:
2151   case SelectionDAGISel::OPC_CheckChild1Type:
2152   case SelectionDAGISel::OPC_CheckChild2Type:
2153   case SelectionDAGISel::OPC_CheckChild3Type:
2154   case SelectionDAGISel::OPC_CheckChild4Type:
2155   case SelectionDAGISel::OPC_CheckChild5Type:
2156   case SelectionDAGISel::OPC_CheckChild6Type:
2157   case SelectionDAGISel::OPC_CheckChild7Type:
2158     Result = !::CheckChildType(Table, Index, N, SDISel.TLI,
2159                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Type);
2160     return Index;
2161   case SelectionDAGISel::OPC_CheckCondCode:
2162     Result = !::CheckCondCode(Table, Index, N);
2163     return Index;
2164   case SelectionDAGISel::OPC_CheckValueType:
2165     Result = !::CheckValueType(Table, Index, N, SDISel.TLI);
2166     return Index;
2167   case SelectionDAGISel::OPC_CheckInteger:
2168     Result = !::CheckInteger(Table, Index, N);
2169     return Index;
2170   case SelectionDAGISel::OPC_CheckAndImm:
2171     Result = !::CheckAndImm(Table, Index, N, SDISel);
2172     return Index;
2173   case SelectionDAGISel::OPC_CheckOrImm:
2174     Result = !::CheckOrImm(Table, Index, N, SDISel);
2175     return Index;
2176   }
2177 }
2178
2179 namespace {
2180
2181 struct MatchScope {
2182   /// FailIndex - If this match fails, this is the index to continue with.
2183   unsigned FailIndex;
2184
2185   /// NodeStack - The node stack when the scope was formed.
2186   SmallVector<SDValue, 4> NodeStack;
2187
2188   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
2189   unsigned NumRecordedNodes;
2190
2191   /// NumMatchedMemRefs - The number of matched memref entries.
2192   unsigned NumMatchedMemRefs;
2193
2194   /// InputChain/InputGlue - The current chain/glue
2195   SDValue InputChain, InputGlue;
2196
2197   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
2198   bool HasChainNodesMatched, HasGlueResultNodesMatched;
2199 };
2200
2201 }
2202
2203 SDNode *SelectionDAGISel::
2204 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
2205                  unsigned TableSize) {
2206   // FIXME: Should these even be selected?  Handle these cases in the caller?
2207   switch (NodeToMatch->getOpcode()) {
2208   default:
2209     break;
2210   case ISD::EntryToken:       // These nodes remain the same.
2211   case ISD::BasicBlock:
2212   case ISD::Register:
2213   case ISD::RegisterMask:
2214   //case ISD::VALUETYPE:
2215   //case ISD::CONDCODE:
2216   case ISD::HANDLENODE:
2217   case ISD::MDNODE_SDNODE:
2218   case ISD::TargetConstant:
2219   case ISD::TargetConstantFP:
2220   case ISD::TargetConstantPool:
2221   case ISD::TargetFrameIndex:
2222   case ISD::TargetExternalSymbol:
2223   case ISD::TargetBlockAddress:
2224   case ISD::TargetJumpTable:
2225   case ISD::TargetGlobalTLSAddress:
2226   case ISD::TargetGlobalAddress:
2227   case ISD::TokenFactor:
2228   case ISD::CopyFromReg:
2229   case ISD::CopyToReg:
2230   case ISD::EH_LABEL:
2231   case ISD::LIFETIME_START:
2232   case ISD::LIFETIME_END:
2233     NodeToMatch->setNodeId(-1); // Mark selected.
2234     return 0;
2235   case ISD::AssertSext:
2236   case ISD::AssertZext:
2237     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
2238                                       NodeToMatch->getOperand(0));
2239     return 0;
2240   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
2241   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
2242   }
2243
2244   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
2245
2246   // Set up the node stack with NodeToMatch as the only node on the stack.
2247   SmallVector<SDValue, 8> NodeStack;
2248   SDValue N = SDValue(NodeToMatch, 0);
2249   NodeStack.push_back(N);
2250
2251   // MatchScopes - Scopes used when matching, if a match failure happens, this
2252   // indicates where to continue checking.
2253   SmallVector<MatchScope, 8> MatchScopes;
2254
2255   // RecordedNodes - This is the set of nodes that have been recorded by the
2256   // state machine.  The second value is the parent of the node, or null if the
2257   // root is recorded.
2258   SmallVector<std::pair<SDValue, SDNode*>, 8> RecordedNodes;
2259
2260   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
2261   // pattern.
2262   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
2263
2264   // These are the current input chain and glue for use when generating nodes.
2265   // Various Emit operations change these.  For example, emitting a copytoreg
2266   // uses and updates these.
2267   SDValue InputChain, InputGlue;
2268
2269   // ChainNodesMatched - If a pattern matches nodes that have input/output
2270   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
2271   // which ones they are.  The result is captured into this list so that we can
2272   // update the chain results when the pattern is complete.
2273   SmallVector<SDNode*, 3> ChainNodesMatched;
2274   SmallVector<SDNode*, 3> GlueResultNodesMatched;
2275
2276   DEBUG(errs() << "ISEL: Starting pattern match on root node: ";
2277         NodeToMatch->dump(CurDAG);
2278         errs() << '\n');
2279
2280   // Determine where to start the interpreter.  Normally we start at opcode #0,
2281   // but if the state machine starts with an OPC_SwitchOpcode, then we
2282   // accelerate the first lookup (which is guaranteed to be hot) with the
2283   // OpcodeOffset table.
2284   unsigned MatcherIndex = 0;
2285
2286   if (!OpcodeOffset.empty()) {
2287     // Already computed the OpcodeOffset table, just index into it.
2288     if (N.getOpcode() < OpcodeOffset.size())
2289       MatcherIndex = OpcodeOffset[N.getOpcode()];
2290     DEBUG(errs() << "  Initial Opcode index to " << MatcherIndex << "\n");
2291
2292   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
2293     // Otherwise, the table isn't computed, but the state machine does start
2294     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
2295     // is the first time we're selecting an instruction.
2296     unsigned Idx = 1;
2297     while (1) {
2298       // Get the size of this case.
2299       unsigned CaseSize = MatcherTable[Idx++];
2300       if (CaseSize & 128)
2301         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2302       if (CaseSize == 0) break;
2303
2304       // Get the opcode, add the index to the table.
2305       uint16_t Opc = MatcherTable[Idx++];
2306       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2307       if (Opc >= OpcodeOffset.size())
2308         OpcodeOffset.resize((Opc+1)*2);
2309       OpcodeOffset[Opc] = Idx;
2310       Idx += CaseSize;
2311     }
2312
2313     // Okay, do the lookup for the first opcode.
2314     if (N.getOpcode() < OpcodeOffset.size())
2315       MatcherIndex = OpcodeOffset[N.getOpcode()];
2316   }
2317
2318   while (1) {
2319     assert(MatcherIndex < TableSize && "Invalid index");
2320 #ifndef NDEBUG
2321     unsigned CurrentOpcodeIndex = MatcherIndex;
2322 #endif
2323     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2324     switch (Opcode) {
2325     case OPC_Scope: {
2326       // Okay, the semantics of this operation are that we should push a scope
2327       // then evaluate the first child.  However, pushing a scope only to have
2328       // the first check fail (which then pops it) is inefficient.  If we can
2329       // determine immediately that the first check (or first several) will
2330       // immediately fail, don't even bother pushing a scope for them.
2331       unsigned FailIndex;
2332
2333       while (1) {
2334         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2335         if (NumToSkip & 128)
2336           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2337         // Found the end of the scope with no match.
2338         if (NumToSkip == 0) {
2339           FailIndex = 0;
2340           break;
2341         }
2342
2343         FailIndex = MatcherIndex+NumToSkip;
2344
2345         unsigned MatcherIndexOfPredicate = MatcherIndex;
2346         (void)MatcherIndexOfPredicate; // silence warning.
2347
2348         // If we can't evaluate this predicate without pushing a scope (e.g. if
2349         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2350         // push the scope and evaluate the full predicate chain.
2351         bool Result;
2352         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2353                                               Result, *this, RecordedNodes);
2354         if (!Result)
2355           break;
2356
2357         DEBUG(errs() << "  Skipped scope entry (due to false predicate) at "
2358                      << "index " << MatcherIndexOfPredicate
2359                      << ", continuing at " << FailIndex << "\n");
2360         ++NumDAGIselRetries;
2361
2362         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2363         // move to the next case.
2364         MatcherIndex = FailIndex;
2365       }
2366
2367       // If the whole scope failed to match, bail.
2368       if (FailIndex == 0) break;
2369
2370       // Push a MatchScope which indicates where to go if the first child fails
2371       // to match.
2372       MatchScope NewEntry;
2373       NewEntry.FailIndex = FailIndex;
2374       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2375       NewEntry.NumRecordedNodes = RecordedNodes.size();
2376       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2377       NewEntry.InputChain = InputChain;
2378       NewEntry.InputGlue = InputGlue;
2379       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2380       NewEntry.HasGlueResultNodesMatched = !GlueResultNodesMatched.empty();
2381       MatchScopes.push_back(NewEntry);
2382       continue;
2383     }
2384     case OPC_RecordNode: {
2385       // Remember this node, it may end up being an operand in the pattern.
2386       SDNode *Parent = 0;
2387       if (NodeStack.size() > 1)
2388         Parent = NodeStack[NodeStack.size()-2].getNode();
2389       RecordedNodes.push_back(std::make_pair(N, Parent));
2390       continue;
2391     }
2392
2393     case OPC_RecordChild0: case OPC_RecordChild1:
2394     case OPC_RecordChild2: case OPC_RecordChild3:
2395     case OPC_RecordChild4: case OPC_RecordChild5:
2396     case OPC_RecordChild6: case OPC_RecordChild7: {
2397       unsigned ChildNo = Opcode-OPC_RecordChild0;
2398       if (ChildNo >= N.getNumOperands())
2399         break;  // Match fails if out of range child #.
2400
2401       RecordedNodes.push_back(std::make_pair(N->getOperand(ChildNo),
2402                                              N.getNode()));
2403       continue;
2404     }
2405     case OPC_RecordMemRef:
2406       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2407       continue;
2408
2409     case OPC_CaptureGlueInput:
2410       // If the current node has an input glue, capture it in InputGlue.
2411       if (N->getNumOperands() != 0 &&
2412           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Glue)
2413         InputGlue = N->getOperand(N->getNumOperands()-1);
2414       continue;
2415
2416     case OPC_MoveChild: {
2417       unsigned ChildNo = MatcherTable[MatcherIndex++];
2418       if (ChildNo >= N.getNumOperands())
2419         break;  // Match fails if out of range child #.
2420       N = N.getOperand(ChildNo);
2421       NodeStack.push_back(N);
2422       continue;
2423     }
2424
2425     case OPC_MoveParent:
2426       // Pop the current node off the NodeStack.
2427       NodeStack.pop_back();
2428       assert(!NodeStack.empty() && "Node stack imbalance!");
2429       N = NodeStack.back();
2430       continue;
2431
2432     case OPC_CheckSame:
2433       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2434       continue;
2435     case OPC_CheckPatternPredicate:
2436       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2437       continue;
2438     case OPC_CheckPredicate:
2439       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2440                                 N.getNode()))
2441         break;
2442       continue;
2443     case OPC_CheckComplexPat: {
2444       unsigned CPNum = MatcherTable[MatcherIndex++];
2445       unsigned RecNo = MatcherTable[MatcherIndex++];
2446       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2447       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo].second,
2448                                RecordedNodes[RecNo].first, CPNum,
2449                                RecordedNodes))
2450         break;
2451       continue;
2452     }
2453     case OPC_CheckOpcode:
2454       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2455       continue;
2456
2457     case OPC_CheckType:
2458       if (!::CheckType(MatcherTable, MatcherIndex, N, TLI)) break;
2459       continue;
2460
2461     case OPC_SwitchOpcode: {
2462       unsigned CurNodeOpcode = N.getOpcode();
2463       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2464       unsigned CaseSize;
2465       while (1) {
2466         // Get the size of this case.
2467         CaseSize = MatcherTable[MatcherIndex++];
2468         if (CaseSize & 128)
2469           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2470         if (CaseSize == 0) break;
2471
2472         uint16_t Opc = MatcherTable[MatcherIndex++];
2473         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2474
2475         // If the opcode matches, then we will execute this case.
2476         if (CurNodeOpcode == Opc)
2477           break;
2478
2479         // Otherwise, skip over this case.
2480         MatcherIndex += CaseSize;
2481       }
2482
2483       // If no cases matched, bail out.
2484       if (CaseSize == 0) break;
2485
2486       // Otherwise, execute the case we found.
2487       DEBUG(errs() << "  OpcodeSwitch from " << SwitchStart
2488                    << " to " << MatcherIndex << "\n");
2489       continue;
2490     }
2491
2492     case OPC_SwitchType: {
2493       MVT CurNodeVT = N.getValueType().getSimpleVT();
2494       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2495       unsigned CaseSize;
2496       while (1) {
2497         // Get the size of this case.
2498         CaseSize = MatcherTable[MatcherIndex++];
2499         if (CaseSize & 128)
2500           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2501         if (CaseSize == 0) break;
2502
2503         MVT CaseVT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2504         if (CaseVT == MVT::iPTR)
2505           CaseVT = TLI.getPointerTy();
2506
2507         // If the VT matches, then we will execute this case.
2508         if (CurNodeVT == CaseVT)
2509           break;
2510
2511         // Otherwise, skip over this case.
2512         MatcherIndex += CaseSize;
2513       }
2514
2515       // If no cases matched, bail out.
2516       if (CaseSize == 0) break;
2517
2518       // Otherwise, execute the case we found.
2519       DEBUG(errs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2520                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2521       continue;
2522     }
2523     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2524     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2525     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2526     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2527       if (!::CheckChildType(MatcherTable, MatcherIndex, N, TLI,
2528                             Opcode-OPC_CheckChild0Type))
2529         break;
2530       continue;
2531     case OPC_CheckCondCode:
2532       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2533       continue;
2534     case OPC_CheckValueType:
2535       if (!::CheckValueType(MatcherTable, MatcherIndex, N, TLI)) break;
2536       continue;
2537     case OPC_CheckInteger:
2538       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2539       continue;
2540     case OPC_CheckAndImm:
2541       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2542       continue;
2543     case OPC_CheckOrImm:
2544       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2545       continue;
2546
2547     case OPC_CheckFoldableChainNode: {
2548       assert(NodeStack.size() != 1 && "No parent node");
2549       // Verify that all intermediate nodes between the root and this one have
2550       // a single use.
2551       bool HasMultipleUses = false;
2552       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2553         if (!NodeStack[i].hasOneUse()) {
2554           HasMultipleUses = true;
2555           break;
2556         }
2557       if (HasMultipleUses) break;
2558
2559       // Check to see that the target thinks this is profitable to fold and that
2560       // we can fold it without inducing cycles in the graph.
2561       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2562                               NodeToMatch) ||
2563           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2564                          NodeToMatch, OptLevel,
2565                          true/*We validate our own chains*/))
2566         break;
2567
2568       continue;
2569     }
2570     case OPC_EmitInteger: {
2571       MVT::SimpleValueType VT =
2572         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2573       int64_t Val = MatcherTable[MatcherIndex++];
2574       if (Val & 128)
2575         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2576       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2577                               CurDAG->getTargetConstant(Val, VT), (SDNode*)0));
2578       continue;
2579     }
2580     case OPC_EmitRegister: {
2581       MVT::SimpleValueType VT =
2582         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2583       unsigned RegNo = MatcherTable[MatcherIndex++];
2584       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2585                               CurDAG->getRegister(RegNo, VT), (SDNode*)0));
2586       continue;
2587     }
2588     case OPC_EmitRegister2: {
2589       // For targets w/ more than 256 register names, the register enum
2590       // values are stored in two bytes in the matcher table (just like
2591       // opcodes).
2592       MVT::SimpleValueType VT =
2593         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2594       unsigned RegNo = MatcherTable[MatcherIndex++];
2595       RegNo |= MatcherTable[MatcherIndex++] << 8;
2596       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2597                               CurDAG->getRegister(RegNo, VT), (SDNode*)0));
2598       continue;
2599     }
2600
2601     case OPC_EmitConvertToTarget:  {
2602       // Convert from IMM/FPIMM to target version.
2603       unsigned RecNo = MatcherTable[MatcherIndex++];
2604       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2605       SDValue Imm = RecordedNodes[RecNo].first;
2606
2607       if (Imm->getOpcode() == ISD::Constant) {
2608         int64_t Val = cast<ConstantSDNode>(Imm)->getZExtValue();
2609         Imm = CurDAG->getTargetConstant(Val, Imm.getValueType());
2610       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2611         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2612         Imm = CurDAG->getTargetConstantFP(*Val, Imm.getValueType());
2613       }
2614
2615       RecordedNodes.push_back(std::make_pair(Imm, RecordedNodes[RecNo].second));
2616       continue;
2617     }
2618
2619     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
2620     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
2621       // These are space-optimized forms of OPC_EmitMergeInputChains.
2622       assert(InputChain.getNode() == 0 &&
2623              "EmitMergeInputChains should be the first chain producing node");
2624       assert(ChainNodesMatched.empty() &&
2625              "Should only have one EmitMergeInputChains per match");
2626
2627       // Read all of the chained nodes.
2628       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
2629       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2630       ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2631
2632       // FIXME: What if other value results of the node have uses not matched
2633       // by this pattern?
2634       if (ChainNodesMatched.back() != NodeToMatch &&
2635           !RecordedNodes[RecNo].first.hasOneUse()) {
2636         ChainNodesMatched.clear();
2637         break;
2638       }
2639
2640       // Merge the input chains if they are not intra-pattern references.
2641       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2642
2643       if (InputChain.getNode() == 0)
2644         break;  // Failed to merge.
2645       continue;
2646     }
2647
2648     case OPC_EmitMergeInputChains: {
2649       assert(InputChain.getNode() == 0 &&
2650              "EmitMergeInputChains should be the first chain producing node");
2651       // This node gets a list of nodes we matched in the input that have
2652       // chains.  We want to token factor all of the input chains to these nodes
2653       // together.  However, if any of the input chains is actually one of the
2654       // nodes matched in this pattern, then we have an intra-match reference.
2655       // Ignore these because the newly token factored chain should not refer to
2656       // the old nodes.
2657       unsigned NumChains = MatcherTable[MatcherIndex++];
2658       assert(NumChains != 0 && "Can't TF zero chains");
2659
2660       assert(ChainNodesMatched.empty() &&
2661              "Should only have one EmitMergeInputChains per match");
2662
2663       // Read all of the chained nodes.
2664       for (unsigned i = 0; i != NumChains; ++i) {
2665         unsigned RecNo = MatcherTable[MatcherIndex++];
2666         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2667         ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2668
2669         // FIXME: What if other value results of the node have uses not matched
2670         // by this pattern?
2671         if (ChainNodesMatched.back() != NodeToMatch &&
2672             !RecordedNodes[RecNo].first.hasOneUse()) {
2673           ChainNodesMatched.clear();
2674           break;
2675         }
2676       }
2677
2678       // If the inner loop broke out, the match fails.
2679       if (ChainNodesMatched.empty())
2680         break;
2681
2682       // Merge the input chains if they are not intra-pattern references.
2683       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2684
2685       if (InputChain.getNode() == 0)
2686         break;  // Failed to merge.
2687
2688       continue;
2689     }
2690
2691     case OPC_EmitCopyToReg: {
2692       unsigned RecNo = MatcherTable[MatcherIndex++];
2693       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2694       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
2695
2696       if (InputChain.getNode() == 0)
2697         InputChain = CurDAG->getEntryNode();
2698
2699       InputChain = CurDAG->getCopyToReg(InputChain, NodeToMatch->getDebugLoc(),
2700                                         DestPhysReg, RecordedNodes[RecNo].first,
2701                                         InputGlue);
2702
2703       InputGlue = InputChain.getValue(1);
2704       continue;
2705     }
2706
2707     case OPC_EmitNodeXForm: {
2708       unsigned XFormNo = MatcherTable[MatcherIndex++];
2709       unsigned RecNo = MatcherTable[MatcherIndex++];
2710       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2711       SDValue Res = RunSDNodeXForm(RecordedNodes[RecNo].first, XFormNo);
2712       RecordedNodes.push_back(std::pair<SDValue,SDNode*>(Res, (SDNode*) 0));
2713       continue;
2714     }
2715
2716     case OPC_EmitNode:
2717     case OPC_MorphNodeTo: {
2718       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
2719       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2720       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
2721       // Get the result VT list.
2722       unsigned NumVTs = MatcherTable[MatcherIndex++];
2723       SmallVector<EVT, 4> VTs;
2724       for (unsigned i = 0; i != NumVTs; ++i) {
2725         MVT::SimpleValueType VT =
2726           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2727         if (VT == MVT::iPTR) VT = TLI.getPointerTy().SimpleTy;
2728         VTs.push_back(VT);
2729       }
2730
2731       if (EmitNodeInfo & OPFL_Chain)
2732         VTs.push_back(MVT::Other);
2733       if (EmitNodeInfo & OPFL_GlueOutput)
2734         VTs.push_back(MVT::Glue);
2735
2736       // This is hot code, so optimize the two most common cases of 1 and 2
2737       // results.
2738       SDVTList VTList;
2739       if (VTs.size() == 1)
2740         VTList = CurDAG->getVTList(VTs[0]);
2741       else if (VTs.size() == 2)
2742         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
2743       else
2744         VTList = CurDAG->getVTList(VTs.data(), VTs.size());
2745
2746       // Get the operand list.
2747       unsigned NumOps = MatcherTable[MatcherIndex++];
2748       SmallVector<SDValue, 8> Ops;
2749       for (unsigned i = 0; i != NumOps; ++i) {
2750         unsigned RecNo = MatcherTable[MatcherIndex++];
2751         if (RecNo & 128)
2752           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2753
2754         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
2755         Ops.push_back(RecordedNodes[RecNo].first);
2756       }
2757
2758       // If there are variadic operands to add, handle them now.
2759       if (EmitNodeInfo & OPFL_VariadicInfo) {
2760         // Determine the start index to copy from.
2761         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
2762         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
2763         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
2764                "Invalid variadic node");
2765         // Copy all of the variadic operands, not including a potential glue
2766         // input.
2767         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
2768              i != e; ++i) {
2769           SDValue V = NodeToMatch->getOperand(i);
2770           if (V.getValueType() == MVT::Glue) break;
2771           Ops.push_back(V);
2772         }
2773       }
2774
2775       // If this has chain/glue inputs, add them.
2776       if (EmitNodeInfo & OPFL_Chain)
2777         Ops.push_back(InputChain);
2778       if ((EmitNodeInfo & OPFL_GlueInput) && InputGlue.getNode() != 0)
2779         Ops.push_back(InputGlue);
2780
2781       // Create the node.
2782       SDNode *Res = 0;
2783       if (Opcode != OPC_MorphNodeTo) {
2784         // If this is a normal EmitNode command, just create the new node and
2785         // add the results to the RecordedNodes list.
2786         Res = CurDAG->getMachineNode(TargetOpc, NodeToMatch->getDebugLoc(),
2787                                      VTList, Ops.data(), Ops.size());
2788
2789         // Add all the non-glue/non-chain results to the RecordedNodes list.
2790         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
2791           if (VTs[i] == MVT::Other || VTs[i] == MVT::Glue) break;
2792           RecordedNodes.push_back(std::pair<SDValue,SDNode*>(SDValue(Res, i),
2793                                                              (SDNode*) 0));
2794         }
2795
2796       } else if (NodeToMatch->getOpcode() != ISD::DELETED_NODE) {
2797         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops.data(), Ops.size(),
2798                         EmitNodeInfo);
2799       } else {
2800         // NodeToMatch was eliminated by CSE when the target changed the DAG.
2801         // We will visit the equivalent node later.
2802         DEBUG(dbgs() << "Node was eliminated by CSE\n");
2803         return 0;
2804       }
2805
2806       // If the node had chain/glue results, update our notion of the current
2807       // chain and glue.
2808       if (EmitNodeInfo & OPFL_GlueOutput) {
2809         InputGlue = SDValue(Res, VTs.size()-1);
2810         if (EmitNodeInfo & OPFL_Chain)
2811           InputChain = SDValue(Res, VTs.size()-2);
2812       } else if (EmitNodeInfo & OPFL_Chain)
2813         InputChain = SDValue(Res, VTs.size()-1);
2814
2815       // If the OPFL_MemRefs glue is set on this node, slap all of the
2816       // accumulated memrefs onto it.
2817       //
2818       // FIXME: This is vastly incorrect for patterns with multiple outputs
2819       // instructions that access memory and for ComplexPatterns that match
2820       // loads.
2821       if (EmitNodeInfo & OPFL_MemRefs) {
2822         // Only attach load or store memory operands if the generated
2823         // instruction may load or store.
2824         const MCInstrDesc &MCID = TM.getInstrInfo()->get(TargetOpc);
2825         bool mayLoad = MCID.mayLoad();
2826         bool mayStore = MCID.mayStore();
2827
2828         unsigned NumMemRefs = 0;
2829         for (SmallVector<MachineMemOperand*, 2>::const_iterator I =
2830              MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
2831           if ((*I)->isLoad()) {
2832             if (mayLoad)
2833               ++NumMemRefs;
2834           } else if ((*I)->isStore()) {
2835             if (mayStore)
2836               ++NumMemRefs;
2837           } else {
2838             ++NumMemRefs;
2839           }
2840         }
2841
2842         MachineSDNode::mmo_iterator MemRefs =
2843           MF->allocateMemRefsArray(NumMemRefs);
2844
2845         MachineSDNode::mmo_iterator MemRefsPos = MemRefs;
2846         for (SmallVector<MachineMemOperand*, 2>::const_iterator I =
2847              MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
2848           if ((*I)->isLoad()) {
2849             if (mayLoad)
2850               *MemRefsPos++ = *I;
2851           } else if ((*I)->isStore()) {
2852             if (mayStore)
2853               *MemRefsPos++ = *I;
2854           } else {
2855             *MemRefsPos++ = *I;
2856           }
2857         }
2858
2859         cast<MachineSDNode>(Res)
2860           ->setMemRefs(MemRefs, MemRefs + NumMemRefs);
2861       }
2862
2863       DEBUG(errs() << "  "
2864                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
2865                    << " node: "; Res->dump(CurDAG); errs() << "\n");
2866
2867       // If this was a MorphNodeTo then we're completely done!
2868       if (Opcode == OPC_MorphNodeTo) {
2869         // Update chain and glue uses.
2870         UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
2871                             InputGlue, GlueResultNodesMatched, true);
2872         return Res;
2873       }
2874
2875       continue;
2876     }
2877
2878     case OPC_MarkGlueResults: {
2879       unsigned NumNodes = MatcherTable[MatcherIndex++];
2880
2881       // Read and remember all the glue-result nodes.
2882       for (unsigned i = 0; i != NumNodes; ++i) {
2883         unsigned RecNo = MatcherTable[MatcherIndex++];
2884         if (RecNo & 128)
2885           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2886
2887         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2888         GlueResultNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2889       }
2890       continue;
2891     }
2892
2893     case OPC_CompleteMatch: {
2894       // The match has been completed, and any new nodes (if any) have been
2895       // created.  Patch up references to the matched dag to use the newly
2896       // created nodes.
2897       unsigned NumResults = MatcherTable[MatcherIndex++];
2898
2899       for (unsigned i = 0; i != NumResults; ++i) {
2900         unsigned ResSlot = MatcherTable[MatcherIndex++];
2901         if (ResSlot & 128)
2902           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
2903
2904         assert(ResSlot < RecordedNodes.size() && "Invalid CheckSame");
2905         SDValue Res = RecordedNodes[ResSlot].first;
2906
2907         assert(i < NodeToMatch->getNumValues() &&
2908                NodeToMatch->getValueType(i) != MVT::Other &&
2909                NodeToMatch->getValueType(i) != MVT::Glue &&
2910                "Invalid number of results to complete!");
2911         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
2912                 NodeToMatch->getValueType(i) == MVT::iPTR ||
2913                 Res.getValueType() == MVT::iPTR ||
2914                 NodeToMatch->getValueType(i).getSizeInBits() ==
2915                     Res.getValueType().getSizeInBits()) &&
2916                "invalid replacement");
2917         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
2918       }
2919
2920       // If the root node defines glue, add it to the glue nodes to update list.
2921       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Glue)
2922         GlueResultNodesMatched.push_back(NodeToMatch);
2923
2924       // Update chain and glue uses.
2925       UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
2926                           InputGlue, GlueResultNodesMatched, false);
2927
2928       assert(NodeToMatch->use_empty() &&
2929              "Didn't replace all uses of the node?");
2930
2931       // FIXME: We just return here, which interacts correctly with SelectRoot
2932       // above.  We should fix this to not return an SDNode* anymore.
2933       return 0;
2934     }
2935     }
2936
2937     // If the code reached this point, then the match failed.  See if there is
2938     // another child to try in the current 'Scope', otherwise pop it until we
2939     // find a case to check.
2940     DEBUG(errs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
2941     ++NumDAGIselRetries;
2942     while (1) {
2943       if (MatchScopes.empty()) {
2944         CannotYetSelect(NodeToMatch);
2945         return 0;
2946       }
2947
2948       // Restore the interpreter state back to the point where the scope was
2949       // formed.
2950       MatchScope &LastScope = MatchScopes.back();
2951       RecordedNodes.resize(LastScope.NumRecordedNodes);
2952       NodeStack.clear();
2953       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
2954       N = NodeStack.back();
2955
2956       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
2957         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
2958       MatcherIndex = LastScope.FailIndex;
2959
2960       DEBUG(errs() << "  Continuing at " << MatcherIndex << "\n");
2961
2962       InputChain = LastScope.InputChain;
2963       InputGlue = LastScope.InputGlue;
2964       if (!LastScope.HasChainNodesMatched)
2965         ChainNodesMatched.clear();
2966       if (!LastScope.HasGlueResultNodesMatched)
2967         GlueResultNodesMatched.clear();
2968
2969       // Check to see what the offset is at the new MatcherIndex.  If it is zero
2970       // we have reached the end of this scope, otherwise we have another child
2971       // in the current scope to try.
2972       unsigned NumToSkip = MatcherTable[MatcherIndex++];
2973       if (NumToSkip & 128)
2974         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2975
2976       // If we have another child in this scope to match, update FailIndex and
2977       // try it.
2978       if (NumToSkip != 0) {
2979         LastScope.FailIndex = MatcherIndex+NumToSkip;
2980         break;
2981       }
2982
2983       // End of this scope, pop it and try the next child in the containing
2984       // scope.
2985       MatchScopes.pop_back();
2986     }
2987   }
2988 }
2989
2990
2991
2992 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
2993   std::string msg;
2994   raw_string_ostream Msg(msg);
2995   Msg << "Cannot select: ";
2996
2997   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
2998       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
2999       N->getOpcode() != ISD::INTRINSIC_VOID) {
3000     N->printrFull(Msg, CurDAG);
3001     Msg << "\nIn function: " << MF->getName();
3002   } else {
3003     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
3004     unsigned iid =
3005       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
3006     if (iid < Intrinsic::num_intrinsics)
3007       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
3008     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
3009       Msg << "target intrinsic %" << TII->getName(iid);
3010     else
3011       Msg << "unknown intrinsic #" << iid;
3012   }
3013   report_fatal_error(Msg.str());
3014 }
3015
3016 char SelectionDAGISel::ID = 0;