lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "isel"
  15 #include "ScheduleDAGSDNodes.h"
  16 #include "SelectionDAGBuilder.h"
  17 #include "FunctionLoweringInfo.h"
  18 #include "llvm/CodeGen/SelectionDAGISel.h"
  19 #include "llvm/Analysis/AliasAnalysis.h"
  20 #include "llvm/Analysis/DebugInfo.h"
  21 #include "llvm/Constants.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/InlineAsm.h"
  24 #include "llvm/Instructions.h"
  25 #include "llvm/Intrinsics.h"
  26 #include "llvm/IntrinsicInst.h"
  27 #include "llvm/LLVMContext.h"
  28 #include "llvm/CodeGen/FastISel.h"
  29 #include "llvm/CodeGen/GCStrategy.h"
  30 #include "llvm/CodeGen/GCMetadata.h"
  31 #include "llvm/CodeGen/MachineFunction.h"
  32 #include "llvm/CodeGen/MachineInstrBuilder.h"
  33 #include "llvm/CodeGen/MachineModuleInfo.h"
  34 #include "llvm/CodeGen/MachineRegisterInfo.h"
  35 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
  36 #include "llvm/CodeGen/SchedulerRegistry.h"
  37 #include "llvm/CodeGen/SelectionDAG.h"
  38 #include "llvm/Target/TargetRegisterInfo.h"
  39 #include "llvm/Target/TargetIntrinsicInfo.h"
  40 #include "llvm/Target/TargetInstrInfo.h"
  41 #include "llvm/Target/TargetLowering.h"
  42 #include "llvm/Target/TargetMachine.h"
  43 #include "llvm/Target/TargetOptions.h"
  44 #include "llvm/Support/Compiler.h"
  45 #include "llvm/Support/Debug.h"
  46 #include "llvm/Support/ErrorHandling.h"
  47 #include "llvm/Support/Timer.h"
  48 #include "llvm/Support/raw_ostream.h"
  49 #include "llvm/ADT/Statistic.h"
  50 #include <algorithm>
  51 using namespace llvm;
  52
  53 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
  54 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
  55
  56 static cl::opt<bool>
  57 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
  58           cl::desc("Enable verbose messages in the \"fast\" "
  59                    "instruction selector"));
  60 static cl::opt<bool>
  61 EnableFastISelAbort("fast-isel-abort", cl::Hidden,
  62           cl::desc("Enable abort calls when \"fast\" instruction fails"));
  63
  64 #ifndef NDEBUG
  65 static cl::opt<bool>
  66 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
  67           cl::desc("Pop up a window to show dags before the first "
  68                    "dag combine pass"));
  69 static cl::opt<bool>
  70 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
  71           cl::desc("Pop up a window to show dags before legalize types"));
  72 static cl::opt<bool>
  73 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
  74           cl::desc("Pop up a window to show dags before legalize"));
  75 static cl::opt<bool>
  76 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
  77           cl::desc("Pop up a window to show dags before the second "
  78                    "dag combine pass"));
  79 static cl::opt<bool>
  80 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
  81           cl::desc("Pop up a window to show dags before the post legalize types"
  82                    " dag combine pass"));
  83 static cl::opt<bool>
  84 ViewISelDAGs("view-isel-dags", cl::Hidden,
  85           cl::desc("Pop up a window to show isel dags as they are selected"));
  86 static cl::opt<bool>
  87 ViewSchedDAGs("view-sched-dags", cl::Hidden,
  88           cl::desc("Pop up a window to show sched dags as they are processed"));
  89 static cl::opt<bool>
  90 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
  91       cl::desc("Pop up a window to show SUnit dags after they are processed"));
  92 #else
  93 static const bool ViewDAGCombine1 = false,
  94                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
  95                   ViewDAGCombine2 = false,
  96                   ViewDAGCombineLT = false,
  97                   ViewISelDAGs = false, ViewSchedDAGs = false,
  98                   ViewSUnitDAGs = false;
  99 #endif
 100
 101 //===---------------------------------------------------------------------===//
 102 ///
 103 /// RegisterScheduler class - Track the registration of instruction schedulers.
 104 ///
 105 //===---------------------------------------------------------------------===//
 106 MachinePassRegistry RegisterScheduler::Registry;
 107
 108 //===---------------------------------------------------------------------===//
 109 ///
 110 /// ISHeuristic command line option for instruction schedulers.
 111 ///
 112 //===---------------------------------------------------------------------===//
 113 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
 114                RegisterPassParser<RegisterScheduler> >
 115 ISHeuristic("pre-RA-sched",
 116             cl::init(&createDefaultScheduler),
 117             cl::desc("Instruction schedulers available (before register"
 118                      " allocation):"));
 119
 120 static RegisterScheduler
 121 defaultListDAGScheduler("default", "Best scheduler for the target",
 122                         createDefaultScheduler);
 123
 124 namespace llvm {
 125   //===--------------------------------------------------------------------===//
 126   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 127   /// for the target.
 128   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
 129                                              CodeGenOpt::Level OptLevel) {
 130     const TargetLowering &TLI = IS->getTargetLowering();
 131
 132     if (OptLevel == CodeGenOpt::None)
 133       return createFastDAGScheduler(IS, OptLevel);
 134     if (TLI.getSchedulingPreference() == TargetLowering::SchedulingForLatency)
 135       return createTDListDAGScheduler(IS, OptLevel);
 136     assert(TLI.getSchedulingPreference() ==
 137            TargetLowering::SchedulingForRegPressure && "Unknown sched type!");
 138     return createBURRListDAGScheduler(IS, OptLevel);
 139   }
 140 }
 141
 142 // EmitInstrWithCustomInserter - This method should be implemented by targets
 143 // that mark instructions with the 'usesCustomInserter' flag.  These
 144 // instructions are special in various ways, which require special support to
 145 // insert.  The specified MachineInstr is created but not inserted into any
 146 // basic blocks, and this method is called to expand it into a sequence of
 147 // instructions, potentially also creating new basic blocks and control flow.
 148 // When new basic blocks are inserted and the edges from MBB to its successors
 149 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
 150 // DenseMap.
 151 MachineBasicBlock *TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 152                                                          MachineBasicBlock *MBB,
 153                    DenseMap<MachineBasicBlock*, MachineBasicBlock*> *EM) const {
 154 #ifndef NDEBUG
 155   dbgs() << "If a target marks an instruction with "
 156           "'usesCustomInserter', it must implement "
 157           "TargetLowering::EmitInstrWithCustomInserter!";
 158 #endif
 159   llvm_unreachable(0);
 160   return 0;
 161 }
 162
 163 //===----------------------------------------------------------------------===//
 164 // SelectionDAGISel code
 165 //===----------------------------------------------------------------------===//
 166
 167 SelectionDAGISel::SelectionDAGISel(TargetMachine &tm, CodeGenOpt::Level OL) :
 168   MachineFunctionPass(&ID), TM(tm), TLI(*tm.getTargetLowering()),
 169   FuncInfo(new FunctionLoweringInfo(TLI)),
 170   CurDAG(new SelectionDAG(TLI, *FuncInfo)),
 171   SDB(new SelectionDAGBuilder(*CurDAG, TLI, *FuncInfo, OL)),
 172   GFI(),
 173   OptLevel(OL),
 174   DAGSize(0)
 175 {}
 176
 177 SelectionDAGISel::~SelectionDAGISel() {
 178   delete SDB;
 179   delete CurDAG;
 180   delete FuncInfo;
 181 }
 182
 183 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
 184   AU.addRequired<AliasAnalysis>();
 185   AU.addPreserved<AliasAnalysis>();
 186   AU.addRequired<GCModuleInfo>();
 187   AU.addPreserved<GCModuleInfo>();
 188   MachineFunctionPass::getAnalysisUsage(AU);
 189 }
 190
 191 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
 192   // Do some sanity-checking on the command-line options.
 193   assert((!EnableFastISelVerbose || EnableFastISel) &&
 194          "-fast-isel-verbose requires -fast-isel");
 195   assert((!EnableFastISelAbort || EnableFastISel) &&
 196          "-fast-isel-abort requires -fast-isel");
 197
 198   const Function &Fn = *mf.getFunction();
 199   const TargetInstrInfo &TII = *TM.getInstrInfo();
 200   const TargetRegisterInfo &TRI = *TM.getRegisterInfo();
 201
 202   MF = &mf;
 203   RegInfo = &MF->getRegInfo();
 204   AA = &getAnalysis<AliasAnalysis>();
 205   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : 0;
 206
 207   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
 208
 209   CurDAG->init(*MF);
 210   FuncInfo->set(Fn, *MF, EnableFastISel);
 211   SDB->init(GFI, *AA);
 212
 213   SelectAllBasicBlocks(Fn);
 214
 215   // Release function-specific state. SDB and CurDAG are already cleared
 216   // at this point.
 217   FuncInfo->clear();
 218
 219   // If the first basic block in the function has live ins that need to be
 220   // copied into vregs, emit the copies into the top of the block before
 221   // emitting the code for the block.
 222   RegInfo->EmitLiveInCopies(MF->begin(), TRI, TII);
 223
 224   return true;
 225 }
 226
 227 /// SetDebugLoc - Update MF's and SDB's DebugLocs if debug information is
 228 /// attached with this instruction.
 229 static void SetDebugLoc(const Instruction *I, SelectionDAGBuilder *SDB,
 230                         FastISel *FastIS, MachineFunction *MF) {
 231   DebugLoc DL = I->getDebugLoc();
 232   if (DL.isUnknown()) return;
 233
 234   SDB->setCurDebugLoc(DL);
 235
 236   if (FastIS)
 237     FastIS->setCurDebugLoc(DL);
 238
 239   // If the function doesn't have a default debug location yet, set
 240   // it. This is kind of a hack.
 241   if (MF->getDefaultDebugLoc().isUnknown())
 242     MF->setDefaultDebugLoc(DL);
 243 }
 244
 245 /// ResetDebugLoc - Set MF's and SDB's DebugLocs to Unknown.
 246 static void ResetDebugLoc(SelectionDAGBuilder *SDB, FastISel *FastIS) {
 247   SDB->setCurDebugLoc(DebugLoc());
 248   if (FastIS)
 249     FastIS->setCurDebugLoc(DebugLoc());
 250 }
 251
 252 void SelectionDAGISel::SelectBasicBlock(const BasicBlock *LLVMBB,
 253                                         BasicBlock::const_iterator Begin,
 254                                         BasicBlock::const_iterator End,
 255                                         bool &HadTailCall) {
 256   SDB->setCurrentBasicBlock(BB);
 257
 258   // Lower all of the non-terminator instructions. If a call is emitted
 259   // as a tail call, cease emitting nodes for this block.
 260   for (BasicBlock::const_iterator I = Begin;
 261        I != End && !SDB->HasTailCall; ++I) {
 262     SetDebugLoc(I, SDB, 0, MF);
 263
 264     // Visit the instruction. Terminators are handled below.
 265     if (!isa<TerminatorInst>(I))
 266       SDB->visit(*I);
 267
 268     ResetDebugLoc(SDB, 0);
 269   }
 270
 271   if (!SDB->HasTailCall) {
 272     // Ensure that all instructions which are used outside of their defining
 273     // blocks are available as virtual registers.  Invoke is handled elsewhere.
 274     for (BasicBlock::const_iterator I = Begin; I != End; ++I)
 275       if (!isa<PHINode>(I) && !isa<InvokeInst>(I))
 276         SDB->CopyToExportRegsIfNeeded(I);
 277
 278     // Handle PHI nodes in successor blocks.
 279     if (End == LLVMBB->end()) {
 280       HandlePHINodesInSuccessorBlocks(LLVMBB);
 281
 282       // Lower the terminator after the copies are emitted.
 283       SetDebugLoc(LLVMBB->getTerminator(), SDB, 0, MF);
 284       SDB->visit(*LLVMBB->getTerminator());
 285       ResetDebugLoc(SDB, 0);
 286     }
 287   }
 288
 289   // Make sure the root of the DAG is up-to-date.
 290   CurDAG->setRoot(SDB->getControlRoot());
 291
 292   // Final step, emit the lowered DAG as machine code.
 293   CodeGenAndEmitDAG();
 294   HadTailCall = SDB->HasTailCall;
 295   SDB->clear();
 296 }
 297
 298 namespace {
 299 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 300 /// nodes from the worklist.
 301 class SDOPsWorkListRemover : public SelectionDAG::DAGUpdateListener {
 302   SmallVector<SDNode*, 128> &Worklist;
 303   SmallPtrSet<SDNode*, 128> &InWorklist;
 304 public:
 305   SDOPsWorkListRemover(SmallVector<SDNode*, 128> &wl,
 306                        SmallPtrSet<SDNode*, 128> &inwl)
 307     : Worklist(wl), InWorklist(inwl) {}
 308
 309   void RemoveFromWorklist(SDNode *N) {
 310     if (!InWorklist.erase(N)) return;
 311
 312     SmallVector<SDNode*, 128>::iterator I =
 313     std::find(Worklist.begin(), Worklist.end(), N);
 314     assert(I != Worklist.end() && "Not in worklist");
 315
 316     *I = Worklist.back();
 317     Worklist.pop_back();
 318   }
 319
 320   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 321     RemoveFromWorklist(N);
 322   }
 323
 324   virtual void NodeUpdated(SDNode *N) {
 325     // Ignore updates.
 326   }
 327 };
 328 }
 329
 330 /// TrivialTruncElim - Eliminate some trivial nops that can result from
 331 /// ShrinkDemandedOps: (trunc (ext n)) -> n.
 332 static bool TrivialTruncElim(SDValue Op,
 333                              TargetLowering::TargetLoweringOpt &TLO) {
 334   SDValue N0 = Op.getOperand(0);
 335   EVT VT = Op.getValueType();
 336   if ((N0.getOpcode() == ISD::ZERO_EXTEND ||
 337        N0.getOpcode() == ISD::SIGN_EXTEND ||
 338        N0.getOpcode() == ISD::ANY_EXTEND) &&
 339       N0.getOperand(0).getValueType() == VT) {
 340     return TLO.CombineTo(Op, N0.getOperand(0));
 341   }
 342   return false;
 343 }
 344
 345 /// ShrinkDemandedOps - A late transformation pass that shrink expressions
 346 /// using TargetLowering::TargetLoweringOpt::ShrinkDemandedOp. It converts
 347 /// x+y to (VT)((SmallVT)x+(SmallVT)y) if the casts are free.
 348 void SelectionDAGISel::ShrinkDemandedOps() {
 349   SmallVector<SDNode*, 128> Worklist;
 350   SmallPtrSet<SDNode*, 128> InWorklist;
 351
 352   // Add all the dag nodes to the worklist.
 353   Worklist.reserve(CurDAG->allnodes_size());
 354   for (SelectionDAG::allnodes_iterator I = CurDAG->allnodes_begin(),
 355        E = CurDAG->allnodes_end(); I != E; ++I) {
 356     Worklist.push_back(I);
 357     InWorklist.insert(I);
 358   }
 359
 360   TargetLowering::TargetLoweringOpt TLO(*CurDAG, true);
 361   while (!Worklist.empty()) {
 362     SDNode *N = Worklist.pop_back_val();
 363     InWorklist.erase(N);
 364
 365     if (N->use_empty() && N != CurDAG->getRoot().getNode()) {
 366       // Deleting this node may make its operands dead, add them to the worklist
 367       // if they aren't already there.
 368       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 369         if (InWorklist.insert(N->getOperand(i).getNode()))
 370           Worklist.push_back(N->getOperand(i).getNode());
 371
 372       CurDAG->DeleteNode(N);
 373       continue;
 374     }
 375
 376     // Run ShrinkDemandedOp on scalar binary operations.
 377     if (N->getNumValues() != 1 ||
 378         !N->getValueType(0).isSimple() || !N->getValueType(0).isInteger())
 379       continue;
 380
 381     unsigned BitWidth = N->getValueType(0).getScalarType().getSizeInBits();
 382     APInt Demanded = APInt::getAllOnesValue(BitWidth);
 383     APInt KnownZero, KnownOne;
 384     if (!TLI.SimplifyDemandedBits(SDValue(N, 0), Demanded,
 385                                   KnownZero, KnownOne, TLO) &&
 386         (N->getOpcode() != ISD::TRUNCATE ||
 387          !TrivialTruncElim(SDValue(N, 0), TLO)))
 388       continue;
 389
 390     // Revisit the node.
 391     assert(!InWorklist.count(N) && "Already in worklist");
 392     Worklist.push_back(N);
 393     InWorklist.insert(N);
 394
 395     // Replace the old value with the new one.
 396     DEBUG(errs() << "\nShrinkDemandedOps replacing ";
 397           TLO.Old.getNode()->dump(CurDAG);
 398           errs() << "\nWith: ";
 399           TLO.New.getNode()->dump(CurDAG);
 400           errs() << '\n');
 401
 402     if (InWorklist.insert(TLO.New.getNode()))
 403       Worklist.push_back(TLO.New.getNode());
 404
 405     SDOPsWorkListRemover DeadNodes(Worklist, InWorklist);
 406     CurDAG->ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &DeadNodes);
 407
 408     if (!TLO.Old.getNode()->use_empty()) continue;
 409
 410     for (unsigned i = 0, e = TLO.Old.getNode()->getNumOperands();
 411          i != e; ++i) {
 412       SDNode *OpNode = TLO.Old.getNode()->getOperand(i).getNode();
 413       if (OpNode->hasOneUse()) {
 414         // Add OpNode to the end of the list to revisit.
 415         DeadNodes.RemoveFromWorklist(OpNode);
 416         Worklist.push_back(OpNode);
 417         InWorklist.insert(OpNode);
 418       }
 419     }
 420
 421     DeadNodes.RemoveFromWorklist(TLO.Old.getNode());
 422     CurDAG->DeleteNode(TLO.Old.getNode());
 423   }
 424 }
 425
 426 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
 427   SmallPtrSet<SDNode*, 128> VisitedNodes;
 428   SmallVector<SDNode*, 128> Worklist;
 429
 430   Worklist.push_back(CurDAG->getRoot().getNode());
 431
 432   APInt Mask;
 433   APInt KnownZero;
 434   APInt KnownOne;
 435
 436   do {
 437     SDNode *N = Worklist.pop_back_val();
 438
 439     // If we've already seen this node, ignore it.
 440     if (!VisitedNodes.insert(N))
 441       continue;
 442
 443     // Otherwise, add all chain operands to the worklist.
 444     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 445       if (N->getOperand(i).getValueType() == MVT::Other)
 446         Worklist.push_back(N->getOperand(i).getNode());
 447
 448     // If this is a CopyToReg with a vreg dest, process it.
 449     if (N->getOpcode() != ISD::CopyToReg)
 450       continue;
 451
 452     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
 453     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 454       continue;
 455
 456     // Ignore non-scalar or non-integer values.
 457     SDValue Src = N->getOperand(2);
 458     EVT SrcVT = Src.getValueType();
 459     if (!SrcVT.isInteger() || SrcVT.isVector())
 460       continue;
 461
 462     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
 463     Mask = APInt::getAllOnesValue(SrcVT.getSizeInBits());
 464     CurDAG->ComputeMaskedBits(Src, Mask, KnownZero, KnownOne);
 465
 466     // Only install this information if it tells us something.
 467     if (NumSignBits != 1 || KnownZero != 0 || KnownOne != 0) {
 468       DestReg -= TargetRegisterInfo::FirstVirtualRegister;
 469       if (DestReg >= FuncInfo->LiveOutRegInfo.size())
 470         FuncInfo->LiveOutRegInfo.resize(DestReg+1);
 471       FunctionLoweringInfo::LiveOutInfo &LOI =
 472         FuncInfo->LiveOutRegInfo[DestReg];
 473       LOI.NumSignBits = NumSignBits;
 474       LOI.KnownOne = KnownOne;
 475       LOI.KnownZero = KnownZero;
 476     }
 477   } while (!Worklist.empty());
 478 }
 479
 480 void SelectionDAGISel::CodeGenAndEmitDAG() {
 481   std::string GroupName;
 482   if (TimePassesIsEnabled)
 483     GroupName = "Instruction Selection and Scheduling";
 484   std::string BlockName;
 485   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
 486       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
 487       ViewSUnitDAGs)
 488     BlockName = MF->getFunction()->getNameStr() + ":" +
 489                 BB->getBasicBlock()->getNameStr();
 490
 491   DEBUG(dbgs() << "Initial selection DAG:\n");
 492   DEBUG(CurDAG->dump());
 493
 494   if (ViewDAGCombine1) CurDAG->viewGraph("dag-combine1 input for " + BlockName);
 495
 496   // Run the DAG combiner in pre-legalize mode.
 497   if (TimePassesIsEnabled) {
 498     NamedRegionTimer T("DAG Combining 1", GroupName);
 499     CurDAG->Combine(Unrestricted, *AA, OptLevel);
 500   } else {
 501     CurDAG->Combine(Unrestricted, *AA, OptLevel);
 502   }
 503
 504   DEBUG(dbgs() << "Optimized lowered selection DAG:\n");
 505   DEBUG(CurDAG->dump());
 506
 507   // Second step, hack on the DAG until it only uses operations and types that
 508   // the target supports.
 509   if (ViewLegalizeTypesDAGs) CurDAG->viewGraph("legalize-types input for " +
 510                                                BlockName);
 511
 512   bool Changed;
 513   if (TimePassesIsEnabled) {
 514     NamedRegionTimer T("Type Legalization", GroupName);
 515     Changed = CurDAG->LegalizeTypes();
 516   } else {
 517     Changed = CurDAG->LegalizeTypes();
 518   }
 519
 520   DEBUG(dbgs() << "Type-legalized selection DAG:\n");
 521   DEBUG(CurDAG->dump());
 522
 523   if (Changed) {
 524     if (ViewDAGCombineLT)
 525       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
 526
 527     // Run the DAG combiner in post-type-legalize mode.
 528     if (TimePassesIsEnabled) {
 529       NamedRegionTimer T("DAG Combining after legalize types", GroupName);
 530       CurDAG->Combine(NoIllegalTypes, *AA, OptLevel);
 531     } else {
 532       CurDAG->Combine(NoIllegalTypes, *AA, OptLevel);
 533     }
 534
 535     DEBUG(dbgs() << "Optimized type-legalized selection DAG:\n");
 536     DEBUG(CurDAG->dump());
 537   }
 538
 539   if (TimePassesIsEnabled) {
 540     NamedRegionTimer T("Vector Legalization", GroupName);
 541     Changed = CurDAG->LegalizeVectors();
 542   } else {
 543     Changed = CurDAG->LegalizeVectors();
 544   }
 545
 546   if (Changed) {
 547     if (TimePassesIsEnabled) {
 548       NamedRegionTimer T("Type Legalization 2", GroupName);
 549       CurDAG->LegalizeTypes();
 550     } else {
 551       CurDAG->LegalizeTypes();
 552     }
 553
 554     if (ViewDAGCombineLT)
 555       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
 556
 557     // Run the DAG combiner in post-type-legalize mode.
 558     if (TimePassesIsEnabled) {
 559       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName);
 560       CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 561     } else {
 562       CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 563     }
 564
 565     DEBUG(dbgs() << "Optimized vector-legalized selection DAG:\n");
 566     DEBUG(CurDAG->dump());
 567   }
 568
 569   if (ViewLegalizeDAGs) CurDAG->viewGraph("legalize input for " + BlockName);
 570
 571   if (TimePassesIsEnabled) {
 572     NamedRegionTimer T("DAG Legalization", GroupName);
 573     CurDAG->Legalize(OptLevel);
 574   } else {
 575     CurDAG->Legalize(OptLevel);
 576   }
 577
 578   DEBUG(dbgs() << "Legalized selection DAG:\n");
 579   DEBUG(CurDAG->dump());
 580
 581   if (ViewDAGCombine2) CurDAG->viewGraph("dag-combine2 input for " + BlockName);
 582
 583   // Run the DAG combiner in post-legalize mode.
 584   if (TimePassesIsEnabled) {
 585     NamedRegionTimer T("DAG Combining 2", GroupName);
 586     CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 587   } else {
 588     CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 589   }
 590
 591   DEBUG(dbgs() << "Optimized legalized selection DAG:\n");
 592   DEBUG(CurDAG->dump());
 593
 594   if (OptLevel != CodeGenOpt::None) {
 595     ShrinkDemandedOps();
 596     ComputeLiveOutVRegInfo();
 597   }
 598
 599   if (ViewISelDAGs) CurDAG->viewGraph("isel input for " + BlockName);
 600
 601   // Third, instruction select all of the operations to machine code, adding the
 602   // code to the MachineBasicBlock.
 603   if (TimePassesIsEnabled) {
 604     NamedRegionTimer T("Instruction Selection", GroupName);
 605     DoInstructionSelection();
 606   } else {
 607     DoInstructionSelection();
 608   }
 609
 610   DEBUG(dbgs() << "Selected selection DAG:\n");
 611   DEBUG(CurDAG->dump());
 612
 613   if (ViewSchedDAGs) CurDAG->viewGraph("scheduler input for " + BlockName);
 614
 615   // Schedule machine code.
 616   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
 617   if (TimePassesIsEnabled) {
 618     NamedRegionTimer T("Instruction Scheduling", GroupName);
 619     Scheduler->Run(CurDAG, BB, BB->end());
 620   } else {
 621     Scheduler->Run(CurDAG, BB, BB->end());
 622   }
 623
 624   if (ViewSUnitDAGs) Scheduler->viewGraph();
 625
 626   // Emit machine code to BB.  This can change 'BB' to the last block being
 627   // inserted into.
 628   if (TimePassesIsEnabled) {
 629     NamedRegionTimer T("Instruction Creation", GroupName);
 630     BB = Scheduler->EmitSchedule(&SDB->EdgeMapping);
 631   } else {
 632     BB = Scheduler->EmitSchedule(&SDB->EdgeMapping);
 633   }
 634
 635   // Free the scheduler state.
 636   if (TimePassesIsEnabled) {
 637     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName);
 638     delete Scheduler;
 639   } else {
 640     delete Scheduler;
 641   }
 642
 643   DEBUG(dbgs() << "Selected machine code:\n");
 644   DEBUG(BB->dump());
 645 }
 646
 647 void SelectionDAGISel::DoInstructionSelection() {
 648   DEBUG(errs() << "===== Instruction selection begins:\n");
 649
 650   PreprocessISelDAG();
 651
 652   // Select target instructions for the DAG.
 653   {
 654     // Number all nodes with a topological order and set DAGSize.
 655     DAGSize = CurDAG->AssignTopologicalOrder();
 656
 657     // Create a dummy node (which is not added to allnodes), that adds
 658     // a reference to the root node, preventing it from being deleted,
 659     // and tracking any changes of the root.
 660     HandleSDNode Dummy(CurDAG->getRoot());
 661     ISelPosition = SelectionDAG::allnodes_iterator(CurDAG->getRoot().getNode());
 662     ++ISelPosition;
 663
 664     // The AllNodes list is now topological-sorted. Visit the
 665     // nodes by starting at the end of the list (the root of the
 666     // graph) and preceding back toward the beginning (the entry
 667     // node).
 668     while (ISelPosition != CurDAG->allnodes_begin()) {
 669       SDNode *Node = --ISelPosition;
 670       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
 671       // but there are currently some corner cases that it misses. Also, this
 672       // makes it theoretically possible to disable the DAGCombiner.
 673       if (Node->use_empty())
 674         continue;
 675
 676       SDNode *ResNode = Select(Node);
 677
 678       // FIXME: This is pretty gross.  'Select' should be changed to not return
 679       // anything at all and this code should be nuked with a tactical strike.
 680
 681       // If node should not be replaced, continue with the next one.
 682       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
 683         continue;
 684       // Replace node.
 685       if (ResNode)
 686         ReplaceUses(Node, ResNode);
 687
 688       // If after the replacement this node is not used any more,
 689       // remove this dead node.
 690       if (Node->use_empty()) { // Don't delete EntryToken, etc.
 691         ISelUpdater ISU(ISelPosition);
 692         CurDAG->RemoveDeadNode(Node, &ISU);
 693       }
 694     }
 695
 696     CurDAG->setRoot(Dummy.getValue());
 697   }
 698   DEBUG(errs() << "===== Instruction selection ends:\n");
 699
 700   PostprocessISelDAG();
 701 }
 702
 703 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
 704 /// do other setup for EH landing-pad blocks.
 705 void SelectionDAGISel::PrepareEHLandingPad(MachineBasicBlock *BB) {
 706   // Add a label to mark the beginning of the landing pad.  Deletion of the
 707   // landing pad can thus be detected via the MachineModuleInfo.
 708   MCSymbol *Label = MF->getMMI().addLandingPad(BB);
 709
 710   const TargetInstrDesc &II =
 711     TLI.getTargetMachine().getInstrInfo()->get(TargetOpcode::EH_LABEL);
 712   BuildMI(BB, SDB->getCurDebugLoc(), II).addSym(Label);
 713
 714   // Mark exception register as live in.
 715   unsigned Reg = TLI.getExceptionAddressRegister();
 716   if (Reg) BB->addLiveIn(Reg);
 717
 718   // Mark exception selector register as live in.
 719   Reg = TLI.getExceptionSelectorRegister();
 720   if (Reg) BB->addLiveIn(Reg);
 721
 722   // FIXME: Hack around an exception handling flaw (PR1508): the personality
 723   // function and list of typeids logically belong to the invoke (or, if you
 724   // like, the basic block containing the invoke), and need to be associated
 725   // with it in the dwarf exception handling tables.  Currently however the
 726   // information is provided by an intrinsic (eh.selector) that can be moved
 727   // to unexpected places by the optimizers: if the unwind edge is critical,
 728   // then breaking it can result in the intrinsics being in the successor of
 729   // the landing pad, not the landing pad itself.  This results
 730   // in exceptions not being caught because no typeids are associated with
 731   // the invoke.  This may not be the only way things can go wrong, but it
 732   // is the only way we try to work around for the moment.
 733   const BasicBlock *LLVMBB = BB->getBasicBlock();
 734   const BranchInst *Br = dyn_cast<BranchInst>(LLVMBB->getTerminator());
 735
 736   if (Br && Br->isUnconditional()) { // Critical edge?
 737     BasicBlock::const_iterator I, E;
 738     for (I = LLVMBB->begin(), E = --LLVMBB->end(); I != E; ++I)
 739       if (isa<EHSelectorInst>(I))
 740         break;
 741
 742     if (I == E)
 743       // No catch info found - try to extract some from the successor.
 744       CopyCatchInfo(Br->getSuccessor(0), LLVMBB, &MF->getMMI(), *FuncInfo);
 745   }
 746 }
 747
 748 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
 749   // Initialize the Fast-ISel state, if needed.
 750   FastISel *FastIS = 0;
 751   if (EnableFastISel)
 752     FastIS = TLI.createFastISel(*MF, FuncInfo->ValueMap, FuncInfo->MBBMap,
 753                                 FuncInfo->StaticAllocaMap
 754 #ifndef NDEBUG
 755                                 , FuncInfo->CatchInfoLost
 756 #endif
 757                                 );
 758
 759   // Iterate over all basic blocks in the function.
 760   for (Function::const_iterator I = Fn.begin(), E = Fn.end(); I != E; ++I) {
 761     const BasicBlock *LLVMBB = &*I;
 762     BB = FuncInfo->MBBMap[LLVMBB];
 763
 764     BasicBlock::const_iterator const Begin = LLVMBB->begin();
 765     BasicBlock::const_iterator const End = LLVMBB->end();
 766     BasicBlock::const_iterator BI = Begin;
 767
 768     // Lower any arguments needed in this block if this is the entry block.
 769     bool SuppressFastISel = false;
 770     if (LLVMBB == &Fn.getEntryBlock()) {
 771       LowerArguments(LLVMBB);
 772
 773       // If any of the arguments has the byval attribute, forgo
 774       // fast-isel in the entry block.
 775       if (FastIS) {
 776         unsigned j = 1;
 777         for (Function::const_arg_iterator I = Fn.arg_begin(), E = Fn.arg_end();
 778              I != E; ++I, ++j)
 779           if (Fn.paramHasAttr(j, Attribute::ByVal)) {
 780             if (EnableFastISelVerbose || EnableFastISelAbort)
 781               dbgs() << "FastISel skips entry block due to byval argument\n";
 782             SuppressFastISel = true;
 783             break;
 784           }
 785       }
 786     }
 787
 788     // Setup an EH landing-pad block.
 789     if (BB->isLandingPad())
 790       PrepareEHLandingPad(BB);
 791
 792     // Before doing SelectionDAG ISel, see if FastISel has been requested.
 793     if (FastIS && !SuppressFastISel) {
 794       // Emit code for any incoming arguments. This must happen before
 795       // beginning FastISel on the entry block.
 796       if (LLVMBB == &Fn.getEntryBlock()) {
 797         CurDAG->setRoot(SDB->getControlRoot());
 798         CodeGenAndEmitDAG();
 799         SDB->clear();
 800       }
 801       FastIS->startNewBlock(BB);
 802       // Do FastISel on as many instructions as possible.
 803       for (; BI != End; ++BI) {
 804         // Just before the terminator instruction, insert instructions to
 805         // feed PHI nodes in successor blocks.
 806         if (isa<TerminatorInst>(BI))
 807           if (!HandlePHINodesInSuccessorBlocksFast(LLVMBB, FastIS)) {
 808             ++NumFastIselFailures;
 809             ResetDebugLoc(SDB, FastIS);
 810             if (EnableFastISelVerbose || EnableFastISelAbort) {
 811               dbgs() << "FastISel miss: ";
 812               BI->dump();
 813             }
 814             assert(!EnableFastISelAbort &&
 815                    "FastISel didn't handle a PHI in a successor");
 816             break;
 817           }
 818
 819         SetDebugLoc(BI, SDB, FastIS, MF);
 820
 821         // Try to select the instruction with FastISel.
 822         if (FastIS->SelectInstruction(BI)) {
 823           ResetDebugLoc(SDB, FastIS);
 824           continue;
 825         }
 826
 827         // Clear out the debug location so that it doesn't carry over to
 828         // unrelated instructions.
 829         ResetDebugLoc(SDB, FastIS);
 830
 831         // Then handle certain instructions as single-LLVM-Instruction blocks.
 832         if (isa<CallInst>(BI)) {
 833           ++NumFastIselFailures;
 834           if (EnableFastISelVerbose || EnableFastISelAbort) {
 835             dbgs() << "FastISel missed call: ";
 836             BI->dump();
 837           }
 838
 839           if (!BI->getType()->isVoidTy()) {
 840             unsigned &R = FuncInfo->ValueMap[BI];
 841             if (!R)
 842               R = FuncInfo->CreateRegForValue(BI);
 843           }
 844
 845           bool HadTailCall = false;
 846           SelectBasicBlock(LLVMBB, BI, llvm::next(BI), HadTailCall);
 847
 848           // If the call was emitted as a tail call, we're done with the block.
 849           if (HadTailCall) {
 850             BI = End;
 851             break;
 852           }
 853
 854           // If the instruction was codegen'd with multiple blocks,
 855           // inform the FastISel object where to resume inserting.
 856           FastIS->setCurrentBlock(BB);
 857           continue;
 858         }
 859
 860         // Otherwise, give up on FastISel for the rest of the block.
 861         // For now, be a little lenient about non-branch terminators.
 862         if (!isa<TerminatorInst>(BI) || isa<BranchInst>(BI)) {
 863           ++NumFastIselFailures;
 864           if (EnableFastISelVerbose || EnableFastISelAbort) {
 865             dbgs() << "FastISel miss: ";
 866             BI->dump();
 867           }
 868           if (EnableFastISelAbort)
 869             // The "fast" selector couldn't handle something and bailed.
 870             // For the purpose of debugging, just abort.
 871             llvm_unreachable("FastISel didn't select the entire block");
 872         }
 873         break;
 874       }
 875     }
 876
 877     // Run SelectionDAG instruction selection on the remainder of the block
 878     // not handled by FastISel. If FastISel is not run, this is the entire
 879     // block.
 880     if (BI != End) {
 881       bool HadTailCall;
 882       SelectBasicBlock(LLVMBB, BI, End, HadTailCall);
 883     }
 884
 885     FinishBasicBlock();
 886   }
 887
 888   delete FastIS;
 889 }
 890
 891 void
 892 SelectionDAGISel::FinishBasicBlock() {
 893
 894   DEBUG(dbgs() << "Target-post-processed machine code:\n");
 895   DEBUG(BB->dump());
 896
 897   DEBUG(dbgs() << "Total amount of phi nodes to update: "
 898                << SDB->PHINodesToUpdate.size() << "\n");
 899   DEBUG(for (unsigned i = 0, e = SDB->PHINodesToUpdate.size(); i != e; ++i)
 900           dbgs() << "Node " << i << " : ("
 901                  << SDB->PHINodesToUpdate[i].first
 902                  << ", " << SDB->PHINodesToUpdate[i].second << ")\n");
 903
 904   // Next, now that we know what the last MBB the LLVM BB expanded is, update
 905   // PHI nodes in successors.
 906   if (SDB->SwitchCases.empty() &&
 907       SDB->JTCases.empty() &&
 908       SDB->BitTestCases.empty()) {
 909     for (unsigned i = 0, e = SDB->PHINodesToUpdate.size(); i != e; ++i) {
 910       MachineInstr *PHI = SDB->PHINodesToUpdate[i].first;
 911       assert(PHI->isPHI() &&
 912              "This is not a machine PHI node that we are updating!");
 913       if (!BB->isSuccessor(PHI->getParent()))
 914         continue;
 915       PHI->addOperand(MachineOperand::CreateReg(SDB->PHINodesToUpdate[i].second,
 916                                                 false));
 917       PHI->addOperand(MachineOperand::CreateMBB(BB));
 918     }
 919     SDB->PHINodesToUpdate.clear();
 920     return;
 921   }
 922
 923   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
 924     // Lower header first, if it wasn't already lowered
 925     if (!SDB->BitTestCases[i].Emitted) {
 926       // Set the current basic block to the mbb we wish to insert the code into
 927       BB = SDB->BitTestCases[i].Parent;
 928       SDB->setCurrentBasicBlock(BB);
 929       // Emit the code
 930       SDB->visitBitTestHeader(SDB->BitTestCases[i]);
 931       CurDAG->setRoot(SDB->getRoot());
 932       CodeGenAndEmitDAG();
 933       SDB->clear();
 934     }
 935
 936     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
 937       // Set the current basic block to the mbb we wish to insert the code into
 938       BB = SDB->BitTestCases[i].Cases[j].ThisBB;
 939       SDB->setCurrentBasicBlock(BB);
 940       // Emit the code
 941       if (j+1 != ej)
 942         SDB->visitBitTestCase(SDB->BitTestCases[i].Cases[j+1].ThisBB,
 943                               SDB->BitTestCases[i].Reg,
 944                               SDB->BitTestCases[i].Cases[j]);
 945       else
 946         SDB->visitBitTestCase(SDB->BitTestCases[i].Default,
 947                               SDB->BitTestCases[i].Reg,
 948                               SDB->BitTestCases[i].Cases[j]);
 949
 950
 951       CurDAG->setRoot(SDB->getRoot());
 952       CodeGenAndEmitDAG();
 953       SDB->clear();
 954     }
 955
 956     // Update PHI Nodes
 957     for (unsigned pi = 0, pe = SDB->PHINodesToUpdate.size(); pi != pe; ++pi) {
 958       MachineInstr *PHI = SDB->PHINodesToUpdate[pi].first;
 959       MachineBasicBlock *PHIBB = PHI->getParent();
 960       assert(PHI->isPHI() &&
 961              "This is not a machine PHI node that we are updating!");
 962       // This is "default" BB. We have two jumps to it. From "header" BB and
 963       // from last "case" BB.
 964       if (PHIBB == SDB->BitTestCases[i].Default) {
 965         PHI->addOperand(MachineOperand::
 966                         CreateReg(SDB->PHINodesToUpdate[pi].second, false));
 967         PHI->addOperand(MachineOperand::CreateMBB(SDB->BitTestCases[i].Parent));
 968         PHI->addOperand(MachineOperand::
 969                         CreateReg(SDB->PHINodesToUpdate[pi].second, false));
 970         PHI->addOperand(MachineOperand::CreateMBB(SDB->BitTestCases[i].Cases.
 971                                                   back().ThisBB));
 972       }
 973       // One of "cases" BB.
 974       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
 975            j != ej; ++j) {
 976         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
 977         if (cBB->isSuccessor(PHIBB)) {
 978           PHI->addOperand(MachineOperand::
 979                           CreateReg(SDB->PHINodesToUpdate[pi].second, false));
 980           PHI->addOperand(MachineOperand::CreateMBB(cBB));
 981         }
 982       }
 983     }
 984   }
 985   SDB->BitTestCases.clear();
 986
 987   // If the JumpTable record is filled in, then we need to emit a jump table.
 988   // Updating the PHI nodes is tricky in this case, since we need to determine
 989   // whether the PHI is a successor of the range check MBB or the jump table MBB
 990   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
 991     // Lower header first, if it wasn't already lowered
 992     if (!SDB->JTCases[i].first.Emitted) {
 993       // Set the current basic block to the mbb we wish to insert the code into
 994       BB = SDB->JTCases[i].first.HeaderBB;
 995       SDB->setCurrentBasicBlock(BB);
 996       // Emit the code
 997       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first);
 998       CurDAG->setRoot(SDB->getRoot());
 999       CodeGenAndEmitDAG();
1000       SDB->clear();
1001     }
1002
1003     // Set the current basic block to the mbb we wish to insert the code into
1004     BB = SDB->JTCases[i].second.MBB;
1005     SDB->setCurrentBasicBlock(BB);
1006     // Emit the code
1007     SDB->visitJumpTable(SDB->JTCases[i].second);
1008     CurDAG->setRoot(SDB->getRoot());
1009     CodeGenAndEmitDAG();
1010     SDB->clear();
1011
1012     // Update PHI Nodes
1013     for (unsigned pi = 0, pe = SDB->PHINodesToUpdate.size(); pi != pe; ++pi) {
1014       MachineInstr *PHI = SDB->PHINodesToUpdate[pi].first;
1015       MachineBasicBlock *PHIBB = PHI->getParent();
1016       assert(PHI->isPHI() &&
1017              "This is not a machine PHI node that we are updating!");
1018       // "default" BB. We can go there only from header BB.
1019       if (PHIBB == SDB->JTCases[i].second.Default) {
1020         PHI->addOperand
1021           (MachineOperand::CreateReg(SDB->PHINodesToUpdate[pi].second, false));
1022         PHI->addOperand
1023           (MachineOperand::CreateMBB(SDB->JTCases[i].first.HeaderBB));
1024       }
1025       // JT BB. Just iterate over successors here
1026       if (BB->isSuccessor(PHIBB)) {
1027         PHI->addOperand
1028           (MachineOperand::CreateReg(SDB->PHINodesToUpdate[pi].second, false));
1029         PHI->addOperand(MachineOperand::CreateMBB(BB));
1030       }
1031     }
1032   }
1033   SDB->JTCases.clear();
1034
1035   // If the switch block involved a branch to one of the actual successors, we
1036   // need to update PHI nodes in that block.
1037   for (unsigned i = 0, e = SDB->PHINodesToUpdate.size(); i != e; ++i) {
1038     MachineInstr *PHI = SDB->PHINodesToUpdate[i].first;
1039     assert(PHI->isPHI() &&
1040            "This is not a machine PHI node that we are updating!");
1041     if (BB->isSuccessor(PHI->getParent())) {
1042       PHI->addOperand(MachineOperand::CreateReg(SDB->PHINodesToUpdate[i].second,
1043                                                 false));
1044       PHI->addOperand(MachineOperand::CreateMBB(BB));
1045     }
1046   }
1047
1048   // If we generated any switch lowering information, build and codegen any
1049   // additional DAGs necessary.
1050   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1051     // Set the current basic block to the mbb we wish to insert the code into
1052     MachineBasicBlock *ThisBB = BB = SDB->SwitchCases[i].ThisBB;
1053     SDB->setCurrentBasicBlock(BB);
1054
1055     // Emit the code
1056     SDB->visitSwitchCase(SDB->SwitchCases[i]);
1057     CurDAG->setRoot(SDB->getRoot());
1058     CodeGenAndEmitDAG();
1059
1060     // Handle any PHI nodes in successors of this chunk, as if we were coming
1061     // from the original BB before switch expansion.  Note that PHI nodes can
1062     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1063     // handle them the right number of times.
1064     while ((BB = SDB->SwitchCases[i].TrueBB)) {  // Handle LHS and RHS.
1065       // If new BB's are created during scheduling, the edges may have been
1066       // updated. That is, the edge from ThisBB to BB may have been split and
1067       // BB's predecessor is now another block.
1068       DenseMap<MachineBasicBlock*, MachineBasicBlock*>::iterator EI =
1069         SDB->EdgeMapping.find(BB);
1070       if (EI != SDB->EdgeMapping.end())
1071         ThisBB = EI->second;
1072
1073       // BB may have been removed from the CFG if a branch was constant folded.
1074       if (ThisBB->isSuccessor(BB)) {
1075         for (MachineBasicBlock::iterator Phi = BB->begin();
1076              Phi != BB->end() && Phi->isPHI();
1077              ++Phi) {
1078           // This value for this PHI node is recorded in PHINodesToUpdate.
1079           for (unsigned pn = 0; ; ++pn) {
1080             assert(pn != SDB->PHINodesToUpdate.size() &&
1081                    "Didn't find PHI entry!");
1082             if (SDB->PHINodesToUpdate[pn].first == Phi) {
1083               Phi->addOperand(MachineOperand::
1084                               CreateReg(SDB->PHINodesToUpdate[pn].second,
1085                                         false));
1086               Phi->addOperand(MachineOperand::CreateMBB(ThisBB));
1087               break;
1088             }
1089           }
1090         }
1091       }
1092
1093       // Don't process RHS if same block as LHS.
1094       if (BB == SDB->SwitchCases[i].FalseBB)
1095         SDB->SwitchCases[i].FalseBB = 0;
1096
1097       // If we haven't handled the RHS, do so now.  Otherwise, we're done.
1098       SDB->SwitchCases[i].TrueBB = SDB->SwitchCases[i].FalseBB;
1099       SDB->SwitchCases[i].FalseBB = 0;
1100     }
1101     assert(SDB->SwitchCases[i].TrueBB == 0 && SDB->SwitchCases[i].FalseBB == 0);
1102     SDB->clear();
1103   }
1104   SDB->SwitchCases.clear();
1105
1106   SDB->PHINodesToUpdate.clear();
1107 }
1108
1109
1110 /// Create the scheduler. If a specific scheduler was specified
1111 /// via the SchedulerRegistry, use it, otherwise select the
1112 /// one preferred by the target.
1113 ///
1114 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1115   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1116
1117   if (!Ctor) {
1118     Ctor = ISHeuristic;
1119     RegisterScheduler::setDefault(Ctor);
1120   }
1121
1122   return Ctor(this, OptLevel);
1123 }
1124
1125 ScheduleHazardRecognizer *SelectionDAGISel::CreateTargetHazardRecognizer() {
1126   return new ScheduleHazardRecognizer();
1127 }
1128
1129 //===----------------------------------------------------------------------===//
1130 // Helper functions used by the generated instruction selector.
1131 //===----------------------------------------------------------------------===//
1132 // Calls to these methods are generated by tblgen.
1133
1134 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1135 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1136 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1137 /// specified in the .td file (e.g. 255).
1138 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1139                                     int64_t DesiredMaskS) const {
1140   const APInt &ActualMask = RHS->getAPIntValue();
1141   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1142
1143   // If the actual mask exactly matches, success!
1144   if (ActualMask == DesiredMask)
1145     return true;
1146
1147   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1148   if (ActualMask.intersects(~DesiredMask))
1149     return false;
1150
1151   // Otherwise, the DAG Combiner may have proven that the value coming in is
1152   // either already zero or is not demanded.  Check for known zero input bits.
1153   APInt NeededMask = DesiredMask & ~ActualMask;
1154   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1155     return true;
1156
1157   // TODO: check to see if missing bits are just not demanded.
1158
1159   // Otherwise, this pattern doesn't match.
1160   return false;
1161 }
1162
1163 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1164 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1165 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1166 /// specified in the .td file (e.g. 255).
1167 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1168                                    int64_t DesiredMaskS) const {
1169   const APInt &ActualMask = RHS->getAPIntValue();
1170   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1171
1172   // If the actual mask exactly matches, success!
1173   if (ActualMask == DesiredMask)
1174     return true;
1175
1176   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1177   if (ActualMask.intersects(~DesiredMask))
1178     return false;
1179
1180   // Otherwise, the DAG Combiner may have proven that the value coming in is
1181   // either already zero or is not demanded.  Check for known zero input bits.
1182   APInt NeededMask = DesiredMask & ~ActualMask;
1183
1184   APInt KnownZero, KnownOne;
1185   CurDAG->ComputeMaskedBits(LHS, NeededMask, KnownZero, KnownOne);
1186
1187   // If all the missing bits in the or are already known to be set, match!
1188   if ((NeededMask & KnownOne) == NeededMask)
1189     return true;
1190
1191   // TODO: check to see if missing bits are just not demanded.
1192
1193   // Otherwise, this pattern doesn't match.
1194   return false;
1195 }
1196
1197
1198 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1199 /// by tblgen.  Others should not call it.
1200 void SelectionDAGISel::
1201 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops) {
1202   std::vector<SDValue> InOps;
1203   std::swap(InOps, Ops);
1204
1205   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1206   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1207   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1208
1209   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1210   if (InOps[e-1].getValueType() == MVT::Flag)
1211     --e;  // Don't process a flag operand if it is here.
1212
1213   while (i != e) {
1214     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1215     if (!InlineAsm::isMemKind(Flags)) {
1216       // Just skip over this operand, copying the operands verbatim.
1217       Ops.insert(Ops.end(), InOps.begin()+i,
1218                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1219       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1220     } else {
1221       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1222              "Memory operand with multiple values?");
1223       // Otherwise, this is a memory operand.  Ask the target to select it.
1224       std::vector<SDValue> SelOps;
1225       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps))
1226         report_fatal_error("Could not match memory address.  Inline asm"
1227                            " failure!");
1228
1229       // Add this to the output node.
1230       unsigned NewFlags =
1231         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1232       Ops.push_back(CurDAG->getTargetConstant(NewFlags, MVT::i32));
1233       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1234       i += 2;
1235     }
1236   }
1237
1238   // Add the flag input back if present.
1239   if (e != InOps.size())
1240     Ops.push_back(InOps.back());
1241 }
1242
1243 /// findFlagUse - Return use of EVT::Flag value produced by the specified
1244 /// SDNode.
1245 ///
1246 static SDNode *findFlagUse(SDNode *N) {
1247   unsigned FlagResNo = N->getNumValues()-1;
1248   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1249     SDUse &Use = I.getUse();
1250     if (Use.getResNo() == FlagResNo)
1251       return Use.getUser();
1252   }
1253   return NULL;
1254 }
1255
1256 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1257 /// This function recursively traverses up the operand chain, ignoring
1258 /// certain nodes.
1259 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1260                           SDNode *Root, SmallPtrSet<SDNode*, 16> &Visited,
1261                           bool IgnoreChains) {
1262   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1263   // greater than all of its (recursive) operands.  If we scan to a point where
1264   // 'use' is smaller than the node we're scanning for, then we know we will
1265   // never find it.
1266   //
1267   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1268   // happen because we scan down to newly selected nodes in the case of flag
1269   // uses.
1270   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1271     return false;
1272
1273   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1274   // won't fail if we scan it again.
1275   if (!Visited.insert(Use))
1276     return false;
1277
1278   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1279     // Ignore chain uses, they are validated by HandleMergeInputChains.
1280     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1281       continue;
1282
1283     SDNode *N = Use->getOperand(i).getNode();
1284     if (N == Def) {
1285       if (Use == ImmedUse || Use == Root)
1286         continue;  // We are not looking for immediate use.
1287       assert(N != Root);
1288       return true;
1289     }
1290
1291     // Traverse up the operand chain.
1292     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1293       return true;
1294   }
1295   return false;
1296 }
1297
1298 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1299 /// operand node N of U during instruction selection that starts at Root.
1300 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1301                                           SDNode *Root) const {
1302   if (OptLevel == CodeGenOpt::None) return false;
1303   return N.hasOneUse();
1304 }
1305
1306 /// IsLegalToFold - Returns true if the specific operand node N of
1307 /// U can be folded during instruction selection that starts at Root.
1308 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1309                                      bool IgnoreChains) const {
1310   if (OptLevel == CodeGenOpt::None) return false;
1311
1312   // If Root use can somehow reach N through a path that that doesn't contain
1313   // U then folding N would create a cycle. e.g. In the following
1314   // diagram, Root can reach N through X. If N is folded into into Root, then
1315   // X is both a predecessor and a successor of U.
1316   //
1317   //          [N*]           //
1318   //         ^   ^           //
1319   //        /     \          //
1320   //      [U*]    [X]?       //
1321   //        ^     ^          //
1322   //         \   /           //
1323   //          \ /            //
1324   //         [Root*]         //
1325   //
1326   // * indicates nodes to be folded together.
1327   //
1328   // If Root produces a flag, then it gets (even more) interesting. Since it
1329   // will be "glued" together with its flag use in the scheduler, we need to
1330   // check if it might reach N.
1331   //
1332   //          [N*]           //
1333   //         ^   ^           //
1334   //        /     \          //
1335   //      [U*]    [X]?       //
1336   //        ^       ^        //
1337   //         \       \       //
1338   //          \      |       //
1339   //         [Root*] |       //
1340   //          ^      |       //
1341   //          f      |       //
1342   //          |      /       //
1343   //         [Y]    /        //
1344   //           ^   /         //
1345   //           f  /          //
1346   //           | /           //
1347   //          [FU]           //
1348   //
1349   // If FU (flag use) indirectly reaches N (the load), and Root folds N
1350   // (call it Fold), then X is a predecessor of FU and a successor of
1351   // Fold. But since Fold and FU are flagged together, this will create
1352   // a cycle in the scheduling graph.
1353
1354   // If the node has flags, walk down the graph to the "lowest" node in the
1355   // flagged set.
1356   EVT VT = Root->getValueType(Root->getNumValues()-1);
1357   while (VT == MVT::Flag) {
1358     SDNode *FU = findFlagUse(Root);
1359     if (FU == NULL)
1360       break;
1361     Root = FU;
1362     VT = Root->getValueType(Root->getNumValues()-1);
1363
1364     // If our query node has a flag result with a use, we've walked up it.  If
1365     // the user (which has already been selected) has a chain or indirectly uses
1366     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1367     // this, we cannot ignore chains in this predicate.
1368     IgnoreChains = false;
1369   }
1370
1371
1372   SmallPtrSet<SDNode*, 16> Visited;
1373   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1374 }
1375
1376 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1377   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1378   SelectInlineAsmMemoryOperands(Ops);
1379
1380   std::vector<EVT> VTs;
1381   VTs.push_back(MVT::Other);
1382   VTs.push_back(MVT::Flag);
1383   SDValue New = CurDAG->getNode(ISD::INLINEASM, N->getDebugLoc(),
1384                                 VTs, &Ops[0], Ops.size());
1385   New->setNodeId(-1);
1386   return New.getNode();
1387 }
1388
1389 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1390   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1391 }
1392
1393 /// GetVBR - decode a vbr encoding whose top bit is set.
1394 ALWAYS_INLINE static uint64_t
1395 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1396   assert(Val >= 128 && "Not a VBR");
1397   Val &= 127;  // Remove first vbr bit.
1398
1399   unsigned Shift = 7;
1400   uint64_t NextBits;
1401   do {
1402     NextBits = MatcherTable[Idx++];
1403     Val |= (NextBits&127) << Shift;
1404     Shift += 7;
1405   } while (NextBits & 128);
1406
1407   return Val;
1408 }
1409
1410
1411 /// UpdateChainsAndFlags - When a match is complete, this method updates uses of
1412 /// interior flag and chain results to use the new flag and chain results.
1413 void SelectionDAGISel::
1414 UpdateChainsAndFlags(SDNode *NodeToMatch, SDValue InputChain,
1415                      const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1416                      SDValue InputFlag,
1417                      const SmallVectorImpl<SDNode*> &FlagResultNodesMatched,
1418                      bool isMorphNodeTo) {
1419   SmallVector<SDNode*, 4> NowDeadNodes;
1420
1421   ISelUpdater ISU(ISelPosition);
1422
1423   // Now that all the normal results are replaced, we replace the chain and
1424   // flag results if present.
1425   if (!ChainNodesMatched.empty()) {
1426     assert(InputChain.getNode() != 0 &&
1427            "Matched input chains but didn't produce a chain");
1428     // Loop over all of the nodes we matched that produced a chain result.
1429     // Replace all the chain results with the final chain we ended up with.
1430     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1431       SDNode *ChainNode = ChainNodesMatched[i];
1432
1433       // If this node was already deleted, don't look at it.
1434       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1435         continue;
1436
1437       // Don't replace the results of the root node if we're doing a
1438       // MorphNodeTo.
1439       if (ChainNode == NodeToMatch && isMorphNodeTo)
1440         continue;
1441
1442       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1443       if (ChainVal.getValueType() == MVT::Flag)
1444         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
1445       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
1446       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain, &ISU);
1447
1448       // If the node became dead and we haven't already seen it, delete it.
1449       if (ChainNode->use_empty() &&
1450           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
1451         NowDeadNodes.push_back(ChainNode);
1452     }
1453   }
1454
1455   // If the result produces a flag, update any flag results in the matched
1456   // pattern with the flag result.
1457   if (InputFlag.getNode() != 0) {
1458     // Handle any interior nodes explicitly marked.
1459     for (unsigned i = 0, e = FlagResultNodesMatched.size(); i != e; ++i) {
1460       SDNode *FRN = FlagResultNodesMatched[i];
1461
1462       // If this node was already deleted, don't look at it.
1463       if (FRN->getOpcode() == ISD::DELETED_NODE)
1464         continue;
1465
1466       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Flag &&
1467              "Doesn't have a flag result");
1468       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
1469                                         InputFlag, &ISU);
1470
1471       // If the node became dead and we haven't already seen it, delete it.
1472       if (FRN->use_empty() &&
1473           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
1474         NowDeadNodes.push_back(FRN);
1475     }
1476   }
1477
1478   if (!NowDeadNodes.empty())
1479     CurDAG->RemoveDeadNodes(NowDeadNodes, &ISU);
1480
1481   DEBUG(errs() << "ISEL: Match complete!\n");
1482 }
1483
1484 enum ChainResult {
1485   CR_Simple,
1486   CR_InducesCycle,
1487   CR_LeadsToInteriorNode
1488 };
1489
1490 /// WalkChainUsers - Walk down the users of the specified chained node that is
1491 /// part of the pattern we're matching, looking at all of the users we find.
1492 /// This determines whether something is an interior node, whether we have a
1493 /// non-pattern node in between two pattern nodes (which prevent folding because
1494 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
1495 /// between pattern nodes (in which case the TF becomes part of the pattern).
1496 ///
1497 /// The walk we do here is guaranteed to be small because we quickly get down to
1498 /// already selected nodes "below" us.
1499 static ChainResult
1500 WalkChainUsers(SDNode *ChainedNode,
1501                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
1502                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
1503   ChainResult Result = CR_Simple;
1504
1505   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
1506          E = ChainedNode->use_end(); UI != E; ++UI) {
1507     // Make sure the use is of the chain, not some other value we produce.
1508     if (UI.getUse().getValueType() != MVT::Other) continue;
1509
1510     SDNode *User = *UI;
1511
1512     // If we see an already-selected machine node, then we've gone beyond the
1513     // pattern that we're selecting down into the already selected chunk of the
1514     // DAG.
1515     if (User->isMachineOpcode() ||
1516         User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
1517       continue;
1518
1519     if (User->getOpcode() == ISD::CopyToReg ||
1520         User->getOpcode() == ISD::CopyFromReg ||
1521         User->getOpcode() == ISD::INLINEASM ||
1522         User->getOpcode() == ISD::EH_LABEL) {
1523       // If their node ID got reset to -1 then they've already been selected.
1524       // Treat them like a MachineOpcode.
1525       if (User->getNodeId() == -1)
1526         continue;
1527     }
1528
1529     // If we have a TokenFactor, we handle it specially.
1530     if (User->getOpcode() != ISD::TokenFactor) {
1531       // If the node isn't a token factor and isn't part of our pattern, then it
1532       // must be a random chained node in between two nodes we're selecting.
1533       // This happens when we have something like:
1534       //   x = load ptr
1535       //   call
1536       //   y = x+4
1537       //   store y -> ptr
1538       // Because we structurally match the load/store as a read/modify/write,
1539       // but the call is chained between them.  We cannot fold in this case
1540       // because it would induce a cycle in the graph.
1541       if (!std::count(ChainedNodesInPattern.begin(),
1542                       ChainedNodesInPattern.end(), User))
1543         return CR_InducesCycle;
1544
1545       // Otherwise we found a node that is part of our pattern.  For example in:
1546       //   x = load ptr
1547       //   y = x+4
1548       //   store y -> ptr
1549       // This would happen when we're scanning down from the load and see the
1550       // store as a user.  Record that there is a use of ChainedNode that is
1551       // part of the pattern and keep scanning uses.
1552       Result = CR_LeadsToInteriorNode;
1553       InteriorChainedNodes.push_back(User);
1554       continue;
1555     }
1556
1557     // If we found a TokenFactor, there are two cases to consider: first if the
1558     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
1559     // uses of the TF are in our pattern) we just want to ignore it.  Second,
1560     // the TokenFactor can be sandwiched in between two chained nodes, like so:
1561     //     [Load chain]
1562     //         ^
1563     //         |
1564     //       [Load]
1565     //       ^    ^
1566     //       |    \                    DAG's like cheese
1567     //      /       \                       do you?
1568     //     /         |
1569     // [TokenFactor] [Op]
1570     //     ^          ^
1571     //     |          |
1572     //      \        /
1573     //       \      /
1574     //       [Store]
1575     //
1576     // In this case, the TokenFactor becomes part of our match and we rewrite it
1577     // as a new TokenFactor.
1578     //
1579     // To distinguish these two cases, do a recursive walk down the uses.
1580     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
1581     case CR_Simple:
1582       // If the uses of the TokenFactor are just already-selected nodes, ignore
1583       // it, it is "below" our pattern.
1584       continue;
1585     case CR_InducesCycle:
1586       // If the uses of the TokenFactor lead to nodes that are not part of our
1587       // pattern that are not selected, folding would turn this into a cycle,
1588       // bail out now.
1589       return CR_InducesCycle;
1590     case CR_LeadsToInteriorNode:
1591       break;  // Otherwise, keep processing.
1592     }
1593
1594     // Okay, we know we're in the interesting interior case.  The TokenFactor
1595     // is now going to be considered part of the pattern so that we rewrite its
1596     // uses (it may have uses that are not part of the pattern) with the
1597     // ultimate chain result of the generated code.  We will also add its chain
1598     // inputs as inputs to the ultimate TokenFactor we create.
1599     Result = CR_LeadsToInteriorNode;
1600     ChainedNodesInPattern.push_back(User);
1601     InteriorChainedNodes.push_back(User);
1602     continue;
1603   }
1604
1605   return Result;
1606 }
1607
1608 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
1609 /// operation for when the pattern matched at least one node with a chains.  The
1610 /// input vector contains a list of all of the chained nodes that we match.  We
1611 /// must determine if this is a valid thing to cover (i.e. matching it won't
1612 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
1613 /// be used as the input node chain for the generated nodes.
1614 static SDValue
1615 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
1616                        SelectionDAG *CurDAG) {
1617   // Walk all of the chained nodes we've matched, recursively scanning down the
1618   // users of the chain result. This adds any TokenFactor nodes that are caught
1619   // in between chained nodes to the chained and interior nodes list.
1620   SmallVector<SDNode*, 3> InteriorChainedNodes;
1621   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1622     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
1623                        InteriorChainedNodes) == CR_InducesCycle)
1624       return SDValue(); // Would induce a cycle.
1625   }
1626
1627   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
1628   // that we are interested in.  Form our input TokenFactor node.
1629   SmallVector<SDValue, 3> InputChains;
1630   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1631     // Add the input chain of this node to the InputChains list (which will be
1632     // the operands of the generated TokenFactor) if it's not an interior node.
1633     SDNode *N = ChainNodesMatched[i];
1634     if (N->getOpcode() != ISD::TokenFactor) {
1635       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
1636         continue;
1637
1638       // Otherwise, add the input chain.
1639       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
1640       assert(InChain.getValueType() == MVT::Other && "Not a chain");
1641       InputChains.push_back(InChain);
1642       continue;
1643     }
1644
1645     // If we have a token factor, we want to add all inputs of the token factor
1646     // that are not part of the pattern we're matching.
1647     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
1648       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
1649                       N->getOperand(op).getNode()))
1650         InputChains.push_back(N->getOperand(op));
1651     }
1652   }
1653
1654   SDValue Res;
1655   if (InputChains.size() == 1)
1656     return InputChains[0];
1657   return CurDAG->getNode(ISD::TokenFactor, ChainNodesMatched[0]->getDebugLoc(),
1658                          MVT::Other, &InputChains[0], InputChains.size());
1659 }
1660
1661 /// MorphNode - Handle morphing a node in place for the selector.
1662 SDNode *SelectionDAGISel::
1663 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
1664           const SDValue *Ops, unsigned NumOps, unsigned EmitNodeInfo) {
1665   // It is possible we're using MorphNodeTo to replace a node with no
1666   // normal results with one that has a normal result (or we could be
1667   // adding a chain) and the input could have flags and chains as well.
1668   // In this case we need to shift the operands down.
1669   // FIXME: This is a horrible hack and broken in obscure cases, no worse
1670   // than the old isel though.
1671   int OldFlagResultNo = -1, OldChainResultNo = -1;
1672
1673   unsigned NTMNumResults = Node->getNumValues();
1674   if (Node->getValueType(NTMNumResults-1) == MVT::Flag) {
1675     OldFlagResultNo = NTMNumResults-1;
1676     if (NTMNumResults != 1 &&
1677         Node->getValueType(NTMNumResults-2) == MVT::Other)
1678       OldChainResultNo = NTMNumResults-2;
1679   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
1680     OldChainResultNo = NTMNumResults-1;
1681
1682   // Call the underlying SelectionDAG routine to do the transmogrification. Note
1683   // that this deletes operands of the old node that become dead.
1684   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops, NumOps);
1685
1686   // MorphNodeTo can operate in two ways: if an existing node with the
1687   // specified operands exists, it can just return it.  Otherwise, it
1688   // updates the node in place to have the requested operands.
1689   if (Res == Node) {
1690     // If we updated the node in place, reset the node ID.  To the isel,
1691     // this should be just like a newly allocated machine node.
1692     Res->setNodeId(-1);
1693   }
1694
1695   unsigned ResNumResults = Res->getNumValues();
1696   // Move the flag if needed.
1697   if ((EmitNodeInfo & OPFL_FlagOutput) && OldFlagResultNo != -1 &&
1698       (unsigned)OldFlagResultNo != ResNumResults-1)
1699     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldFlagResultNo),
1700                                       SDValue(Res, ResNumResults-1));
1701
1702   if ((EmitNodeInfo & OPFL_FlagOutput) != 0)
1703   --ResNumResults;
1704
1705   // Move the chain reference if needed.
1706   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
1707       (unsigned)OldChainResultNo != ResNumResults-1)
1708     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
1709                                       SDValue(Res, ResNumResults-1));
1710
1711   // Otherwise, no replacement happened because the node already exists. Replace
1712   // Uses of the old node with the new one.
1713   if (Res != Node)
1714     CurDAG->ReplaceAllUsesWith(Node, Res);
1715
1716   return Res;
1717 }
1718
1719 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
1720 ALWAYS_INLINE static bool
1721 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1722           SDValue N, const SmallVectorImpl<SDValue> &RecordedNodes) {
1723   // Accept if it is exactly the same as a previously recorded node.
1724   unsigned RecNo = MatcherTable[MatcherIndex++];
1725   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
1726   return N == RecordedNodes[RecNo];
1727 }
1728
1729 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
1730 ALWAYS_INLINE static bool
1731 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1732                       SelectionDAGISel &SDISel) {
1733   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
1734 }
1735
1736 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
1737 ALWAYS_INLINE static bool
1738 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1739                    SelectionDAGISel &SDISel, SDNode *N) {
1740   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
1741 }
1742
1743 ALWAYS_INLINE static bool
1744 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1745             SDNode *N) {
1746   uint16_t Opc = MatcherTable[MatcherIndex++];
1747   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
1748   return N->getOpcode() == Opc;
1749 }
1750
1751 ALWAYS_INLINE static bool
1752 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1753           SDValue N, const TargetLowering &TLI) {
1754   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
1755   if (N.getValueType() == VT) return true;
1756
1757   // Handle the case when VT is iPTR.
1758   return VT == MVT::iPTR && N.getValueType() == TLI.getPointerTy();
1759 }
1760
1761 ALWAYS_INLINE static bool
1762 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1763                SDValue N, const TargetLowering &TLI,
1764                unsigned ChildNo) {
1765   if (ChildNo >= N.getNumOperands())
1766     return false;  // Match fails if out of range child #.
1767   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
1768 }
1769
1770
1771 ALWAYS_INLINE static bool
1772 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1773               SDValue N) {
1774   return cast<CondCodeSDNode>(N)->get() ==
1775       (ISD::CondCode)MatcherTable[MatcherIndex++];
1776 }
1777
1778 ALWAYS_INLINE static bool
1779 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1780                SDValue N, const TargetLowering &TLI) {
1781   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
1782   if (cast<VTSDNode>(N)->getVT() == VT)
1783     return true;
1784
1785   // Handle the case when VT is iPTR.
1786   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI.getPointerTy();
1787 }
1788
1789 ALWAYS_INLINE static bool
1790 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1791              SDValue N) {
1792   int64_t Val = MatcherTable[MatcherIndex++];
1793   if (Val & 128)
1794     Val = GetVBR(Val, MatcherTable, MatcherIndex);
1795
1796   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
1797   return C != 0 && C->getSExtValue() == Val;
1798 }
1799
1800 ALWAYS_INLINE static bool
1801 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1802             SDValue N, SelectionDAGISel &SDISel) {
1803   int64_t Val = MatcherTable[MatcherIndex++];
1804   if (Val & 128)
1805     Val = GetVBR(Val, MatcherTable, MatcherIndex);
1806
1807   if (N->getOpcode() != ISD::AND) return false;
1808
1809   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
1810   return C != 0 && SDISel.CheckAndMask(N.getOperand(0), C, Val);
1811 }
1812
1813 ALWAYS_INLINE static bool
1814 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1815            SDValue N, SelectionDAGISel &SDISel) {
1816   int64_t Val = MatcherTable[MatcherIndex++];
1817   if (Val & 128)
1818     Val = GetVBR(Val, MatcherTable, MatcherIndex);
1819
1820   if (N->getOpcode() != ISD::OR) return false;
1821
1822   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
1823   return C != 0 && SDISel.CheckOrMask(N.getOperand(0), C, Val);
1824 }
1825
1826 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
1827 /// scope, evaluate the current node.  If the current predicate is known to
1828 /// fail, set Result=true and return anything.  If the current predicate is
1829 /// known to pass, set Result=false and return the MatcherIndex to continue
1830 /// with.  If the current predicate is unknown, set Result=false and return the
1831 /// MatcherIndex to continue with.
1832 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
1833                                        unsigned Index, SDValue N,
1834                                        bool &Result, SelectionDAGISel &SDISel,
1835                                        SmallVectorImpl<SDValue> &RecordedNodes){
1836   switch (Table[Index++]) {
1837   default:
1838     Result = false;
1839     return Index-1;  // Could not evaluate this predicate.
1840   case SelectionDAGISel::OPC_CheckSame:
1841     Result = !::CheckSame(Table, Index, N, RecordedNodes);
1842     return Index;
1843   case SelectionDAGISel::OPC_CheckPatternPredicate:
1844     Result = !::CheckPatternPredicate(Table, Index, SDISel);
1845     return Index;
1846   case SelectionDAGISel::OPC_CheckPredicate:
1847     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
1848     return Index;
1849   case SelectionDAGISel::OPC_CheckOpcode:
1850     Result = !::CheckOpcode(Table, Index, N.getNode());
1851     return Index;
1852   case SelectionDAGISel::OPC_CheckType:
1853     Result = !::CheckType(Table, Index, N, SDISel.TLI);
1854     return Index;
1855   case SelectionDAGISel::OPC_CheckChild0Type:
1856   case SelectionDAGISel::OPC_CheckChild1Type:
1857   case SelectionDAGISel::OPC_CheckChild2Type:
1858   case SelectionDAGISel::OPC_CheckChild3Type:
1859   case SelectionDAGISel::OPC_CheckChild4Type:
1860   case SelectionDAGISel::OPC_CheckChild5Type:
1861   case SelectionDAGISel::OPC_CheckChild6Type:
1862   case SelectionDAGISel::OPC_CheckChild7Type:
1863     Result = !::CheckChildType(Table, Index, N, SDISel.TLI,
1864                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Type);
1865     return Index;
1866   case SelectionDAGISel::OPC_CheckCondCode:
1867     Result = !::CheckCondCode(Table, Index, N);
1868     return Index;
1869   case SelectionDAGISel::OPC_CheckValueType:
1870     Result = !::CheckValueType(Table, Index, N, SDISel.TLI);
1871     return Index;
1872   case SelectionDAGISel::OPC_CheckInteger:
1873     Result = !::CheckInteger(Table, Index, N);
1874     return Index;
1875   case SelectionDAGISel::OPC_CheckAndImm:
1876     Result = !::CheckAndImm(Table, Index, N, SDISel);
1877     return Index;
1878   case SelectionDAGISel::OPC_CheckOrImm:
1879     Result = !::CheckOrImm(Table, Index, N, SDISel);
1880     return Index;
1881   }
1882 }
1883
1884 namespace {
1885
1886 struct MatchScope {
1887   /// FailIndex - If this match fails, this is the index to continue with.
1888   unsigned FailIndex;
1889
1890   /// NodeStack - The node stack when the scope was formed.
1891   SmallVector<SDValue, 4> NodeStack;
1892
1893   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
1894   unsigned NumRecordedNodes;
1895
1896   /// NumMatchedMemRefs - The number of matched memref entries.
1897   unsigned NumMatchedMemRefs;
1898
1899   /// InputChain/InputFlag - The current chain/flag
1900   SDValue InputChain, InputFlag;
1901
1902   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
1903   bool HasChainNodesMatched, HasFlagResultNodesMatched;
1904 };
1905
1906 }
1907
1908 SDNode *SelectionDAGISel::
1909 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
1910                  unsigned TableSize) {
1911   // FIXME: Should these even be selected?  Handle these cases in the caller?
1912   switch (NodeToMatch->getOpcode()) {
1913   default:
1914     break;
1915   case ISD::EntryToken:       // These nodes remain the same.
1916   case ISD::BasicBlock:
1917   case ISD::Register:
1918   //case ISD::VALUETYPE:
1919   //case ISD::CONDCODE:
1920   case ISD::HANDLENODE:
1921   case ISD::MDNODE_SDNODE:
1922   case ISD::TargetConstant:
1923   case ISD::TargetConstantFP:
1924   case ISD::TargetConstantPool:
1925   case ISD::TargetFrameIndex:
1926   case ISD::TargetExternalSymbol:
1927   case ISD::TargetBlockAddress:
1928   case ISD::TargetJumpTable:
1929   case ISD::TargetGlobalTLSAddress:
1930   case ISD::TargetGlobalAddress:
1931   case ISD::TokenFactor:
1932   case ISD::CopyFromReg:
1933   case ISD::CopyToReg:
1934   case ISD::EH_LABEL:
1935     NodeToMatch->setNodeId(-1); // Mark selected.
1936     return 0;
1937   case ISD::AssertSext:
1938   case ISD::AssertZext:
1939     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
1940                                       NodeToMatch->getOperand(0));
1941     return 0;
1942   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
1943   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
1944   }
1945
1946   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
1947
1948   // Set up the node stack with NodeToMatch as the only node on the stack.
1949   SmallVector<SDValue, 8> NodeStack;
1950   SDValue N = SDValue(NodeToMatch, 0);
1951   NodeStack.push_back(N);
1952
1953   // MatchScopes - Scopes used when matching, if a match failure happens, this
1954   // indicates where to continue checking.
1955   SmallVector<MatchScope, 8> MatchScopes;
1956
1957   // RecordedNodes - This is the set of nodes that have been recorded by the
1958   // state machine.
1959   SmallVector<SDValue, 8> RecordedNodes;
1960
1961   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
1962   // pattern.
1963   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
1964
1965   // These are the current input chain and flag for use when generating nodes.
1966   // Various Emit operations change these.  For example, emitting a copytoreg
1967   // uses and updates these.
1968   SDValue InputChain, InputFlag;
1969
1970   // ChainNodesMatched - If a pattern matches nodes that have input/output
1971   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
1972   // which ones they are.  The result is captured into this list so that we can
1973   // update the chain results when the pattern is complete.
1974   SmallVector<SDNode*, 3> ChainNodesMatched;
1975   SmallVector<SDNode*, 3> FlagResultNodesMatched;
1976
1977   DEBUG(errs() << "ISEL: Starting pattern match on root node: ";
1978         NodeToMatch->dump(CurDAG);
1979         errs() << '\n');
1980
1981   // Determine where to start the interpreter.  Normally we start at opcode #0,
1982   // but if the state machine starts with an OPC_SwitchOpcode, then we
1983   // accelerate the first lookup (which is guaranteed to be hot) with the
1984   // OpcodeOffset table.
1985   unsigned MatcherIndex = 0;
1986
1987   if (!OpcodeOffset.empty()) {
1988     // Already computed the OpcodeOffset table, just index into it.
1989     if (N.getOpcode() < OpcodeOffset.size())
1990       MatcherIndex = OpcodeOffset[N.getOpcode()];
1991     DEBUG(errs() << "  Initial Opcode index to " << MatcherIndex << "\n");
1992
1993   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
1994     // Otherwise, the table isn't computed, but the state machine does start
1995     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
1996     // is the first time we're selecting an instruction.
1997     unsigned Idx = 1;
1998     while (1) {
1999       // Get the size of this case.
2000       unsigned CaseSize = MatcherTable[Idx++];
2001       if (CaseSize & 128)
2002         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2003       if (CaseSize == 0) break;
2004
2005       // Get the opcode, add the index to the table.
2006       uint16_t Opc = MatcherTable[Idx++];
2007       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2008       if (Opc >= OpcodeOffset.size())
2009         OpcodeOffset.resize((Opc+1)*2);
2010       OpcodeOffset[Opc] = Idx;
2011       Idx += CaseSize;
2012     }
2013
2014     // Okay, do the lookup for the first opcode.
2015     if (N.getOpcode() < OpcodeOffset.size())
2016       MatcherIndex = OpcodeOffset[N.getOpcode()];
2017   }
2018
2019   while (1) {
2020     assert(MatcherIndex < TableSize && "Invalid index");
2021 #ifndef NDEBUG
2022     unsigned CurrentOpcodeIndex = MatcherIndex;
2023 #endif
2024     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2025     switch (Opcode) {
2026     case OPC_Scope: {
2027       // Okay, the semantics of this operation are that we should push a scope
2028       // then evaluate the first child.  However, pushing a scope only to have
2029       // the first check fail (which then pops it) is inefficient.  If we can
2030       // determine immediately that the first check (or first several) will
2031       // immediately fail, don't even bother pushing a scope for them.
2032       unsigned FailIndex;
2033
2034       while (1) {
2035         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2036         if (NumToSkip & 128)
2037           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2038         // Found the end of the scope with no match.
2039         if (NumToSkip == 0) {
2040           FailIndex = 0;
2041           break;
2042         }
2043
2044         FailIndex = MatcherIndex+NumToSkip;
2045
2046         unsigned MatcherIndexOfPredicate = MatcherIndex;
2047         (void)MatcherIndexOfPredicate; // silence warning.
2048
2049         // If we can't evaluate this predicate without pushing a scope (e.g. if
2050         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2051         // push the scope and evaluate the full predicate chain.
2052         bool Result;
2053         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2054                                               Result, *this, RecordedNodes);
2055         if (!Result)
2056           break;
2057
2058         DEBUG(errs() << "  Skipped scope entry (due to false predicate) at "
2059                      << "index " << MatcherIndexOfPredicate
2060                      << ", continuing at " << FailIndex << "\n");
2061         ++NumDAGIselRetries;
2062
2063         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2064         // move to the next case.
2065         MatcherIndex = FailIndex;
2066       }
2067
2068       // If the whole scope failed to match, bail.
2069       if (FailIndex == 0) break;
2070
2071       // Push a MatchScope which indicates where to go if the first child fails
2072       // to match.
2073       MatchScope NewEntry;
2074       NewEntry.FailIndex = FailIndex;
2075       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2076       NewEntry.NumRecordedNodes = RecordedNodes.size();
2077       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2078       NewEntry.InputChain = InputChain;
2079       NewEntry.InputFlag = InputFlag;
2080       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2081       NewEntry.HasFlagResultNodesMatched = !FlagResultNodesMatched.empty();
2082       MatchScopes.push_back(NewEntry);
2083       continue;
2084     }
2085     case OPC_RecordNode:
2086       // Remember this node, it may end up being an operand in the pattern.
2087       RecordedNodes.push_back(N);
2088       continue;
2089
2090     case OPC_RecordChild0: case OPC_RecordChild1:
2091     case OPC_RecordChild2: case OPC_RecordChild3:
2092     case OPC_RecordChild4: case OPC_RecordChild5:
2093     case OPC_RecordChild6: case OPC_RecordChild7: {
2094       unsigned ChildNo = Opcode-OPC_RecordChild0;
2095       if (ChildNo >= N.getNumOperands())
2096         break;  // Match fails if out of range child #.
2097
2098       RecordedNodes.push_back(N->getOperand(ChildNo));
2099       continue;
2100     }
2101     case OPC_RecordMemRef:
2102       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2103       continue;
2104
2105     case OPC_CaptureFlagInput:
2106       // If the current node has an input flag, capture it in InputFlag.
2107       if (N->getNumOperands() != 0 &&
2108           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Flag)
2109         InputFlag = N->getOperand(N->getNumOperands()-1);
2110       continue;
2111
2112     case OPC_MoveChild: {
2113       unsigned ChildNo = MatcherTable[MatcherIndex++];
2114       if (ChildNo >= N.getNumOperands())
2115         break;  // Match fails if out of range child #.
2116       N = N.getOperand(ChildNo);
2117       NodeStack.push_back(N);
2118       continue;
2119     }
2120
2121     case OPC_MoveParent:
2122       // Pop the current node off the NodeStack.
2123       NodeStack.pop_back();
2124       assert(!NodeStack.empty() && "Node stack imbalance!");
2125       N = NodeStack.back();
2126       continue;
2127
2128     case OPC_CheckSame:
2129       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2130       continue;
2131     case OPC_CheckPatternPredicate:
2132       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2133       continue;
2134     case OPC_CheckPredicate:
2135       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2136                                 N.getNode()))
2137         break;
2138       continue;
2139     case OPC_CheckComplexPat: {
2140       unsigned CPNum = MatcherTable[MatcherIndex++];
2141       unsigned RecNo = MatcherTable[MatcherIndex++];
2142       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2143       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo], CPNum,
2144                                RecordedNodes))
2145         break;
2146       continue;
2147     }
2148     case OPC_CheckOpcode:
2149       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2150       continue;
2151
2152     case OPC_CheckType:
2153       if (!::CheckType(MatcherTable, MatcherIndex, N, TLI)) break;
2154       continue;
2155
2156     case OPC_SwitchOpcode: {
2157       unsigned CurNodeOpcode = N.getOpcode();
2158       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2159       unsigned CaseSize;
2160       while (1) {
2161         // Get the size of this case.
2162         CaseSize = MatcherTable[MatcherIndex++];
2163         if (CaseSize & 128)
2164           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2165         if (CaseSize == 0) break;
2166
2167         uint16_t Opc = MatcherTable[MatcherIndex++];
2168         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2169
2170         // If the opcode matches, then we will execute this case.
2171         if (CurNodeOpcode == Opc)
2172           break;
2173
2174         // Otherwise, skip over this case.
2175         MatcherIndex += CaseSize;
2176       }
2177
2178       // If no cases matched, bail out.
2179       if (CaseSize == 0) break;
2180
2181       // Otherwise, execute the case we found.
2182       DEBUG(errs() << "  OpcodeSwitch from " << SwitchStart
2183                    << " to " << MatcherIndex << "\n");
2184       continue;
2185     }
2186
2187     case OPC_SwitchType: {
2188       MVT::SimpleValueType CurNodeVT = N.getValueType().getSimpleVT().SimpleTy;
2189       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2190       unsigned CaseSize;
2191       while (1) {
2192         // Get the size of this case.
2193         CaseSize = MatcherTable[MatcherIndex++];
2194         if (CaseSize & 128)
2195           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2196         if (CaseSize == 0) break;
2197
2198         MVT::SimpleValueType CaseVT =
2199           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2200         if (CaseVT == MVT::iPTR)
2201           CaseVT = TLI.getPointerTy().SimpleTy;
2202
2203         // If the VT matches, then we will execute this case.
2204         if (CurNodeVT == CaseVT)
2205           break;
2206
2207         // Otherwise, skip over this case.
2208         MatcherIndex += CaseSize;
2209       }
2210
2211       // If no cases matched, bail out.
2212       if (CaseSize == 0) break;
2213
2214       // Otherwise, execute the case we found.
2215       DEBUG(errs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2216                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2217       continue;
2218     }
2219     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2220     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2221     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2222     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2223       if (!::CheckChildType(MatcherTable, MatcherIndex, N, TLI,
2224                             Opcode-OPC_CheckChild0Type))
2225         break;
2226       continue;
2227     case OPC_CheckCondCode:
2228       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2229       continue;
2230     case OPC_CheckValueType:
2231       if (!::CheckValueType(MatcherTable, MatcherIndex, N, TLI)) break;
2232       continue;
2233     case OPC_CheckInteger:
2234       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2235       continue;
2236     case OPC_CheckAndImm:
2237       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2238       continue;
2239     case OPC_CheckOrImm:
2240       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2241       continue;
2242
2243     case OPC_CheckFoldableChainNode: {
2244       assert(NodeStack.size() != 1 && "No parent node");
2245       // Verify that all intermediate nodes between the root and this one have
2246       // a single use.
2247       bool HasMultipleUses = false;
2248       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2249         if (!NodeStack[i].hasOneUse()) {
2250           HasMultipleUses = true;
2251           break;
2252         }
2253       if (HasMultipleUses) break;
2254
2255       // Check to see that the target thinks this is profitable to fold and that
2256       // we can fold it without inducing cycles in the graph.
2257       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2258                               NodeToMatch) ||
2259           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2260                          NodeToMatch, true/*We validate our own chains*/))
2261         break;
2262
2263       continue;
2264     }
2265     case OPC_EmitInteger: {
2266       MVT::SimpleValueType VT =
2267         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2268       int64_t Val = MatcherTable[MatcherIndex++];
2269       if (Val & 128)
2270         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2271       RecordedNodes.push_back(CurDAG->getTargetConstant(Val, VT));
2272       continue;
2273     }
2274     case OPC_EmitRegister: {
2275       MVT::SimpleValueType VT =
2276         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2277       unsigned RegNo = MatcherTable[MatcherIndex++];
2278       RecordedNodes.push_back(CurDAG->getRegister(RegNo, VT));
2279       continue;
2280     }
2281
2282     case OPC_EmitConvertToTarget:  {
2283       // Convert from IMM/FPIMM to target version.
2284       unsigned RecNo = MatcherTable[MatcherIndex++];
2285       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2286       SDValue Imm = RecordedNodes[RecNo];
2287
2288       if (Imm->getOpcode() == ISD::Constant) {
2289         int64_t Val = cast<ConstantSDNode>(Imm)->getZExtValue();
2290         Imm = CurDAG->getTargetConstant(Val, Imm.getValueType());
2291       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2292         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2293         Imm = CurDAG->getTargetConstantFP(*Val, Imm.getValueType());
2294       }
2295
2296       RecordedNodes.push_back(Imm);
2297       continue;
2298     }
2299
2300     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
2301     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
2302       // These are space-optimized forms of OPC_EmitMergeInputChains.
2303       assert(InputChain.getNode() == 0 &&
2304              "EmitMergeInputChains should be the first chain producing node");
2305       assert(ChainNodesMatched.empty() &&
2306              "Should only have one EmitMergeInputChains per match");
2307
2308       // Read all of the chained nodes.
2309       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
2310       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2311       ChainNodesMatched.push_back(RecordedNodes[RecNo].getNode());
2312
2313       // FIXME: What if other value results of the node have uses not matched
2314       // by this pattern?
2315       if (ChainNodesMatched.back() != NodeToMatch &&
2316           !RecordedNodes[RecNo].hasOneUse()) {
2317         ChainNodesMatched.clear();
2318         break;
2319       }
2320
2321       // Merge the input chains if they are not intra-pattern references.
2322       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2323
2324       if (InputChain.getNode() == 0)
2325         break;  // Failed to merge.
2326       continue;
2327     }
2328
2329     case OPC_EmitMergeInputChains: {
2330       assert(InputChain.getNode() == 0 &&
2331              "EmitMergeInputChains should be the first chain producing node");
2332       // This node gets a list of nodes we matched in the input that have
2333       // chains.  We want to token factor all of the input chains to these nodes
2334       // together.  However, if any of the input chains is actually one of the
2335       // nodes matched in this pattern, then we have an intra-match reference.
2336       // Ignore these because the newly token factored chain should not refer to
2337       // the old nodes.
2338       unsigned NumChains = MatcherTable[MatcherIndex++];
2339       assert(NumChains != 0 && "Can't TF zero chains");
2340
2341       assert(ChainNodesMatched.empty() &&
2342              "Should only have one EmitMergeInputChains per match");
2343
2344       // Read all of the chained nodes.
2345       for (unsigned i = 0; i != NumChains; ++i) {
2346         unsigned RecNo = MatcherTable[MatcherIndex++];
2347         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2348         ChainNodesMatched.push_back(RecordedNodes[RecNo].getNode());
2349
2350         // FIXME: What if other value results of the node have uses not matched
2351         // by this pattern?
2352         if (ChainNodesMatched.back() != NodeToMatch &&
2353             !RecordedNodes[RecNo].hasOneUse()) {
2354           ChainNodesMatched.clear();
2355           break;
2356         }
2357       }
2358
2359       // If the inner loop broke out, the match fails.
2360       if (ChainNodesMatched.empty())
2361         break;
2362
2363       // Merge the input chains if they are not intra-pattern references.
2364       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2365
2366       if (InputChain.getNode() == 0)
2367         break;  // Failed to merge.
2368
2369       continue;
2370     }
2371
2372     case OPC_EmitCopyToReg: {
2373       unsigned RecNo = MatcherTable[MatcherIndex++];
2374       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2375       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
2376
2377       if (InputChain.getNode() == 0)
2378         InputChain = CurDAG->getEntryNode();
2379
2380       InputChain = CurDAG->getCopyToReg(InputChain, NodeToMatch->getDebugLoc(),
2381                                         DestPhysReg, RecordedNodes[RecNo],
2382                                         InputFlag);
2383
2384       InputFlag = InputChain.getValue(1);
2385       continue;
2386     }
2387
2388     case OPC_EmitNodeXForm: {
2389       unsigned XFormNo = MatcherTable[MatcherIndex++];
2390       unsigned RecNo = MatcherTable[MatcherIndex++];
2391       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2392       RecordedNodes.push_back(RunSDNodeXForm(RecordedNodes[RecNo], XFormNo));
2393       continue;
2394     }
2395
2396     case OPC_EmitNode:
2397     case OPC_MorphNodeTo: {
2398       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
2399       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2400       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
2401       // Get the result VT list.
2402       unsigned NumVTs = MatcherTable[MatcherIndex++];
2403       SmallVector<EVT, 4> VTs;
2404       for (unsigned i = 0; i != NumVTs; ++i) {
2405         MVT::SimpleValueType VT =
2406           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2407         if (VT == MVT::iPTR) VT = TLI.getPointerTy().SimpleTy;
2408         VTs.push_back(VT);
2409       }
2410
2411       if (EmitNodeInfo & OPFL_Chain)
2412         VTs.push_back(MVT::Other);
2413       if (EmitNodeInfo & OPFL_FlagOutput)
2414         VTs.push_back(MVT::Flag);
2415
2416       // This is hot code, so optimize the two most common cases of 1 and 2
2417       // results.
2418       SDVTList VTList;
2419       if (VTs.size() == 1)
2420         VTList = CurDAG->getVTList(VTs[0]);
2421       else if (VTs.size() == 2)
2422         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
2423       else
2424         VTList = CurDAG->getVTList(VTs.data(), VTs.size());
2425
2426       // Get the operand list.
2427       unsigned NumOps = MatcherTable[MatcherIndex++];
2428       SmallVector<SDValue, 8> Ops;
2429       for (unsigned i = 0; i != NumOps; ++i) {
2430         unsigned RecNo = MatcherTable[MatcherIndex++];
2431         if (RecNo & 128)
2432           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2433
2434         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
2435         Ops.push_back(RecordedNodes[RecNo]);
2436       }
2437
2438       // If there are variadic operands to add, handle them now.
2439       if (EmitNodeInfo & OPFL_VariadicInfo) {
2440         // Determine the start index to copy from.
2441         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
2442         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
2443         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
2444                "Invalid variadic node");
2445         // Copy all of the variadic operands, not including a potential flag
2446         // input.
2447         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
2448              i != e; ++i) {
2449           SDValue V = NodeToMatch->getOperand(i);
2450           if (V.getValueType() == MVT::Flag) break;
2451           Ops.push_back(V);
2452         }
2453       }
2454
2455       // If this has chain/flag inputs, add them.
2456       if (EmitNodeInfo & OPFL_Chain)
2457         Ops.push_back(InputChain);
2458       if ((EmitNodeInfo & OPFL_FlagInput) && InputFlag.getNode() != 0)
2459         Ops.push_back(InputFlag);
2460
2461       // Create the node.
2462       SDNode *Res = 0;
2463       if (Opcode != OPC_MorphNodeTo) {
2464         // If this is a normal EmitNode command, just create the new node and
2465         // add the results to the RecordedNodes list.
2466         Res = CurDAG->getMachineNode(TargetOpc, NodeToMatch->getDebugLoc(),
2467                                      VTList, Ops.data(), Ops.size());
2468
2469         // Add all the non-flag/non-chain results to the RecordedNodes list.
2470         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
2471           if (VTs[i] == MVT::Other || VTs[i] == MVT::Flag) break;
2472           RecordedNodes.push_back(SDValue(Res, i));
2473         }
2474
2475       } else {
2476         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops.data(), Ops.size(),
2477                         EmitNodeInfo);
2478       }
2479
2480       // If the node had chain/flag results, update our notion of the current
2481       // chain and flag.
2482       if (EmitNodeInfo & OPFL_FlagOutput) {
2483         InputFlag = SDValue(Res, VTs.size()-1);
2484         if (EmitNodeInfo & OPFL_Chain)
2485           InputChain = SDValue(Res, VTs.size()-2);
2486       } else if (EmitNodeInfo & OPFL_Chain)
2487         InputChain = SDValue(Res, VTs.size()-1);
2488
2489       // If the OPFL_MemRefs flag is set on this node, slap all of the
2490       // accumulated memrefs onto it.
2491       //
2492       // FIXME: This is vastly incorrect for patterns with multiple outputs
2493       // instructions that access memory and for ComplexPatterns that match
2494       // loads.
2495       if (EmitNodeInfo & OPFL_MemRefs) {
2496         MachineSDNode::mmo_iterator MemRefs =
2497           MF->allocateMemRefsArray(MatchedMemRefs.size());
2498         std::copy(MatchedMemRefs.begin(), MatchedMemRefs.end(), MemRefs);
2499         cast<MachineSDNode>(Res)
2500           ->setMemRefs(MemRefs, MemRefs + MatchedMemRefs.size());
2501       }
2502
2503       DEBUG(errs() << "  "
2504                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
2505                    << " node: "; Res->dump(CurDAG); errs() << "\n");
2506
2507       // If this was a MorphNodeTo then we're completely done!
2508       if (Opcode == OPC_MorphNodeTo) {
2509         // Update chain and flag uses.
2510         UpdateChainsAndFlags(NodeToMatch, InputChain, ChainNodesMatched,
2511                              InputFlag, FlagResultNodesMatched, true);
2512         return Res;
2513       }
2514
2515       continue;
2516     }
2517
2518     case OPC_MarkFlagResults: {
2519       unsigned NumNodes = MatcherTable[MatcherIndex++];
2520
2521       // Read and remember all the flag-result nodes.
2522       for (unsigned i = 0; i != NumNodes; ++i) {
2523         unsigned RecNo = MatcherTable[MatcherIndex++];
2524         if (RecNo & 128)
2525           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2526
2527         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2528         FlagResultNodesMatched.push_back(RecordedNodes[RecNo].getNode());
2529       }
2530       continue;
2531     }
2532
2533     case OPC_CompleteMatch: {
2534       // The match has been completed, and any new nodes (if any) have been
2535       // created.  Patch up references to the matched dag to use the newly
2536       // created nodes.
2537       unsigned NumResults = MatcherTable[MatcherIndex++];
2538
2539       for (unsigned i = 0; i != NumResults; ++i) {
2540         unsigned ResSlot = MatcherTable[MatcherIndex++];
2541         if (ResSlot & 128)
2542           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
2543
2544         assert(ResSlot < RecordedNodes.size() && "Invalid CheckSame");
2545         SDValue Res = RecordedNodes[ResSlot];
2546
2547         assert(i < NodeToMatch->getNumValues() &&
2548                NodeToMatch->getValueType(i) != MVT::Other &&
2549                NodeToMatch->getValueType(i) != MVT::Flag &&
2550                "Invalid number of results to complete!");
2551         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
2552                 NodeToMatch->getValueType(i) == MVT::iPTR ||
2553                 Res.getValueType() == MVT::iPTR ||
2554                 NodeToMatch->getValueType(i).getSizeInBits() ==
2555                     Res.getValueType().getSizeInBits()) &&
2556                "invalid replacement");
2557         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
2558       }
2559
2560       // If the root node defines a flag, add it to the flag nodes to update
2561       // list.
2562       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Flag)
2563         FlagResultNodesMatched.push_back(NodeToMatch);
2564
2565       // Update chain and flag uses.
2566       UpdateChainsAndFlags(NodeToMatch, InputChain, ChainNodesMatched,
2567                            InputFlag, FlagResultNodesMatched, false);
2568
2569       assert(NodeToMatch->use_empty() &&
2570              "Didn't replace all uses of the node?");
2571
2572       // FIXME: We just return here, which interacts correctly with SelectRoot
2573       // above.  We should fix this to not return an SDNode* anymore.
2574       return 0;
2575     }
2576     }
2577
2578     // If the code reached this point, then the match failed.  See if there is
2579     // another child to try in the current 'Scope', otherwise pop it until we
2580     // find a case to check.
2581     DEBUG(errs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
2582     ++NumDAGIselRetries;
2583     while (1) {
2584       if (MatchScopes.empty()) {
2585         CannotYetSelect(NodeToMatch);
2586         return 0;
2587       }
2588
2589       // Restore the interpreter state back to the point where the scope was
2590       // formed.
2591       MatchScope &LastScope = MatchScopes.back();
2592       RecordedNodes.resize(LastScope.NumRecordedNodes);
2593       NodeStack.clear();
2594       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
2595       N = NodeStack.back();
2596
2597       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
2598         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
2599       MatcherIndex = LastScope.FailIndex;
2600
2601       DEBUG(errs() << "  Continuing at " << MatcherIndex << "\n");
2602
2603       InputChain = LastScope.InputChain;
2604       InputFlag = LastScope.InputFlag;
2605       if (!LastScope.HasChainNodesMatched)
2606         ChainNodesMatched.clear();
2607       if (!LastScope.HasFlagResultNodesMatched)
2608         FlagResultNodesMatched.clear();
2609
2610       // Check to see what the offset is at the new MatcherIndex.  If it is zero
2611       // we have reached the end of this scope, otherwise we have another child
2612       // in the current scope to try.
2613       unsigned NumToSkip = MatcherTable[MatcherIndex++];
2614       if (NumToSkip & 128)
2615         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2616
2617       // If we have another child in this scope to match, update FailIndex and
2618       // try it.
2619       if (NumToSkip != 0) {
2620         LastScope.FailIndex = MatcherIndex+NumToSkip;
2621         break;
2622       }
2623
2624       // End of this scope, pop it and try the next child in the containing
2625       // scope.
2626       MatchScopes.pop_back();
2627     }
2628   }
2629 }
2630
2631
2632
2633 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
2634   std::string msg;
2635   raw_string_ostream Msg(msg);
2636   Msg << "Cannot yet select: ";
2637
2638   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
2639       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
2640       N->getOpcode() != ISD::INTRINSIC_VOID) {
2641     N->printrFull(Msg, CurDAG);
2642   } else {
2643     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
2644     unsigned iid =
2645       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
2646     if (iid < Intrinsic::num_intrinsics)
2647       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
2648     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
2649       Msg << "target intrinsic %" << TII->getName(iid);
2650     else
2651       Msg << "unknown intrinsic #" << iid;
2652   }
2653   report_fatal_error(Msg.str());
2654 }
2655
2656 char SelectionDAGISel::ID = 0;