lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "llvm/CodeGen/SelectionDAGISel.h"
  15 #include "ScheduleDAGSDNodes.h"
  16 #include "SelectionDAGBuilder.h"
  17 #include "llvm/ADT/PostOrderIterator.h"
  18 #include "llvm/ADT/Statistic.h"
  19 #include "llvm/Analysis/AliasAnalysis.h"
  20 #include "llvm/Analysis/BranchProbabilityInfo.h"
  21 #include "llvm/Analysis/CFG.h"
  22 #include "llvm/CodeGen/FastISel.h"
  23 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  24 #include "llvm/CodeGen/GCMetadata.h"
  25 #include "llvm/CodeGen/GCStrategy.h"
  26 #include "llvm/CodeGen/MachineFrameInfo.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineInstrBuilder.h"
  29 #include "llvm/CodeGen/MachineModuleInfo.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
  32 #include "llvm/CodeGen/SchedulerRegistry.h"
  33 #include "llvm/CodeGen/SelectionDAG.h"
  34 #include "llvm/IR/Constants.h"
  35 #include "llvm/IR/DebugInfo.h"
  36 #include "llvm/IR/Function.h"
  37 #include "llvm/IR/InlineAsm.h"
  38 #include "llvm/IR/Instructions.h"
  39 #include "llvm/IR/IntrinsicInst.h"
  40 #include "llvm/IR/Intrinsics.h"
  41 #include "llvm/IR/LLVMContext.h"
  42 #include "llvm/IR/Module.h"
  43 #include "llvm/Support/Compiler.h"
  44 #include "llvm/Support/Debug.h"
  45 #include "llvm/Support/ErrorHandling.h"
  46 #include "llvm/Support/Timer.h"
  47 #include "llvm/Support/raw_ostream.h"
  48 #include "llvm/Target/TargetInstrInfo.h"
  49 #include "llvm/Target/TargetIntrinsicInfo.h"
  50 #include "llvm/Target/TargetLibraryInfo.h"
  51 #include "llvm/Target/TargetLowering.h"
  52 #include "llvm/Target/TargetMachine.h"
  53 #include "llvm/Target/TargetOptions.h"
  54 #include "llvm/Target/TargetRegisterInfo.h"
  55 #include "llvm/Target/TargetSubtargetInfo.h"
  56 #include "llvm/Transforms/Utils/BasicBlockUtils.h"
  57 #include <algorithm>
  58 using namespace llvm;
  59
  60 #define DEBUG_TYPE "isel"
  61
  62 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
  63 STATISTIC(NumFastIselSuccess, "Number of instructions fast isel selected");
  64 STATISTIC(NumFastIselBlocks, "Number of blocks selected entirely by fast isel");
  65 STATISTIC(NumDAGBlocks, "Number of blocks selected using DAG");
  66 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
  67 STATISTIC(NumEntryBlocks, "Number of entry blocks encountered");
  68 STATISTIC(NumFastIselFailLowerArguments,
  69           "Number of entry blocks where fast isel failed to lower arguments");
  70
  71 #ifndef NDEBUG
  72 static cl::opt<bool>
  73 EnableFastISelVerbose2("fast-isel-verbose2", cl::Hidden,
  74           cl::desc("Enable extra verbose messages in the \"fast\" "
  75                    "instruction selector"));
  76
  77   // Terminators
  78 STATISTIC(NumFastIselFailRet,"Fast isel fails on Ret");
  79 STATISTIC(NumFastIselFailBr,"Fast isel fails on Br");
  80 STATISTIC(NumFastIselFailSwitch,"Fast isel fails on Switch");
  81 STATISTIC(NumFastIselFailIndirectBr,"Fast isel fails on IndirectBr");
  82 STATISTIC(NumFastIselFailInvoke,"Fast isel fails on Invoke");
  83 STATISTIC(NumFastIselFailResume,"Fast isel fails on Resume");
  84 STATISTIC(NumFastIselFailUnreachable,"Fast isel fails on Unreachable");
  85
  86   // Standard binary operators...
  87 STATISTIC(NumFastIselFailAdd,"Fast isel fails on Add");
  88 STATISTIC(NumFastIselFailFAdd,"Fast isel fails on FAdd");
  89 STATISTIC(NumFastIselFailSub,"Fast isel fails on Sub");
  90 STATISTIC(NumFastIselFailFSub,"Fast isel fails on FSub");
  91 STATISTIC(NumFastIselFailMul,"Fast isel fails on Mul");
  92 STATISTIC(NumFastIselFailFMul,"Fast isel fails on FMul");
  93 STATISTIC(NumFastIselFailUDiv,"Fast isel fails on UDiv");
  94 STATISTIC(NumFastIselFailSDiv,"Fast isel fails on SDiv");
  95 STATISTIC(NumFastIselFailFDiv,"Fast isel fails on FDiv");
  96 STATISTIC(NumFastIselFailURem,"Fast isel fails on URem");
  97 STATISTIC(NumFastIselFailSRem,"Fast isel fails on SRem");
  98 STATISTIC(NumFastIselFailFRem,"Fast isel fails on FRem");
  99
 100   // Logical operators...
 101 STATISTIC(NumFastIselFailAnd,"Fast isel fails on And");
 102 STATISTIC(NumFastIselFailOr,"Fast isel fails on Or");
 103 STATISTIC(NumFastIselFailXor,"Fast isel fails on Xor");
 104
 105   // Memory instructions...
 106 STATISTIC(NumFastIselFailAlloca,"Fast isel fails on Alloca");
 107 STATISTIC(NumFastIselFailLoad,"Fast isel fails on Load");
 108 STATISTIC(NumFastIselFailStore,"Fast isel fails on Store");
 109 STATISTIC(NumFastIselFailAtomicCmpXchg,"Fast isel fails on AtomicCmpXchg");
 110 STATISTIC(NumFastIselFailAtomicRMW,"Fast isel fails on AtomicRWM");
 111 STATISTIC(NumFastIselFailFence,"Fast isel fails on Frence");
 112 STATISTIC(NumFastIselFailGetElementPtr,"Fast isel fails on GetElementPtr");
 113
 114   // Convert instructions...
 115 STATISTIC(NumFastIselFailTrunc,"Fast isel fails on Trunc");
 116 STATISTIC(NumFastIselFailZExt,"Fast isel fails on ZExt");
 117 STATISTIC(NumFastIselFailSExt,"Fast isel fails on SExt");
 118 STATISTIC(NumFastIselFailFPTrunc,"Fast isel fails on FPTrunc");
 119 STATISTIC(NumFastIselFailFPExt,"Fast isel fails on FPExt");
 120 STATISTIC(NumFastIselFailFPToUI,"Fast isel fails on FPToUI");
 121 STATISTIC(NumFastIselFailFPToSI,"Fast isel fails on FPToSI");
 122 STATISTIC(NumFastIselFailUIToFP,"Fast isel fails on UIToFP");
 123 STATISTIC(NumFastIselFailSIToFP,"Fast isel fails on SIToFP");
 124 STATISTIC(NumFastIselFailIntToPtr,"Fast isel fails on IntToPtr");
 125 STATISTIC(NumFastIselFailPtrToInt,"Fast isel fails on PtrToInt");
 126 STATISTIC(NumFastIselFailBitCast,"Fast isel fails on BitCast");
 127
 128   // Other instructions...
 129 STATISTIC(NumFastIselFailICmp,"Fast isel fails on ICmp");
 130 STATISTIC(NumFastIselFailFCmp,"Fast isel fails on FCmp");
 131 STATISTIC(NumFastIselFailPHI,"Fast isel fails on PHI");
 132 STATISTIC(NumFastIselFailSelect,"Fast isel fails on Select");
 133 STATISTIC(NumFastIselFailCall,"Fast isel fails on Call");
 134 STATISTIC(NumFastIselFailShl,"Fast isel fails on Shl");
 135 STATISTIC(NumFastIselFailLShr,"Fast isel fails on LShr");
 136 STATISTIC(NumFastIselFailAShr,"Fast isel fails on AShr");
 137 STATISTIC(NumFastIselFailVAArg,"Fast isel fails on VAArg");
 138 STATISTIC(NumFastIselFailExtractElement,"Fast isel fails on ExtractElement");
 139 STATISTIC(NumFastIselFailInsertElement,"Fast isel fails on InsertElement");
 140 STATISTIC(NumFastIselFailShuffleVector,"Fast isel fails on ShuffleVector");
 141 STATISTIC(NumFastIselFailExtractValue,"Fast isel fails on ExtractValue");
 142 STATISTIC(NumFastIselFailInsertValue,"Fast isel fails on InsertValue");
 143 STATISTIC(NumFastIselFailLandingPad,"Fast isel fails on LandingPad");
 144
 145 // Intrinsic instructions...
 146 STATISTIC(NumFastIselFailIntrinsicCall, "Fast isel fails on Intrinsic call");
 147 STATISTIC(NumFastIselFailSAddWithOverflow,
 148           "Fast isel fails on sadd.with.overflow");
 149 STATISTIC(NumFastIselFailUAddWithOverflow,
 150           "Fast isel fails on uadd.with.overflow");
 151 STATISTIC(NumFastIselFailSSubWithOverflow,
 152           "Fast isel fails on ssub.with.overflow");
 153 STATISTIC(NumFastIselFailUSubWithOverflow,
 154           "Fast isel fails on usub.with.overflow");
 155 STATISTIC(NumFastIselFailSMulWithOverflow,
 156           "Fast isel fails on smul.with.overflow");
 157 STATISTIC(NumFastIselFailUMulWithOverflow,
 158           "Fast isel fails on umul.with.overflow");
 159 STATISTIC(NumFastIselFailFrameaddress, "Fast isel fails on Frameaddress");
 160 STATISTIC(NumFastIselFailSqrt, "Fast isel fails on sqrt call");
 161 STATISTIC(NumFastIselFailStackMap, "Fast isel fails on StackMap call");
 162 STATISTIC(NumFastIselFailPatchPoint, "Fast isel fails on PatchPoint call");
 163 #endif
 164
 165 static cl::opt<bool>
 166 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
 167           cl::desc("Enable verbose messages in the \"fast\" "
 168                    "instruction selector"));
 169 static cl::opt<bool>
 170 EnableFastISelAbort("fast-isel-abort", cl::Hidden,
 171           cl::desc("Enable abort calls when \"fast\" instruction selection "
 172                    "fails to lower an instruction"));
 173 static cl::opt<bool>
 174 EnableFastISelAbortArgs("fast-isel-abort-args", cl::Hidden,
 175           cl::desc("Enable abort calls when \"fast\" instruction selection "
 176                    "fails to lower a formal argument"));
 177
 178 static cl::opt<bool>
 179 UseMBPI("use-mbpi",
 180         cl::desc("use Machine Branch Probability Info"),
 181         cl::init(true), cl::Hidden);
 182
 183 #ifndef NDEBUG
 184 static cl::opt<bool>
 185 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
 186           cl::desc("Pop up a window to show dags before the first "
 187                    "dag combine pass"));
 188 static cl::opt<bool>
 189 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
 190           cl::desc("Pop up a window to show dags before legalize types"));
 191 static cl::opt<bool>
 192 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
 193           cl::desc("Pop up a window to show dags before legalize"));
 194 static cl::opt<bool>
 195 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
 196           cl::desc("Pop up a window to show dags before the second "
 197                    "dag combine pass"));
 198 static cl::opt<bool>
 199 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
 200           cl::desc("Pop up a window to show dags before the post legalize types"
 201                    " dag combine pass"));
 202 static cl::opt<bool>
 203 ViewISelDAGs("view-isel-dags", cl::Hidden,
 204           cl::desc("Pop up a window to show isel dags as they are selected"));
 205 static cl::opt<bool>
 206 ViewSchedDAGs("view-sched-dags", cl::Hidden,
 207           cl::desc("Pop up a window to show sched dags as they are processed"));
 208 static cl::opt<bool>
 209 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
 210       cl::desc("Pop up a window to show SUnit dags after they are processed"));
 211 #else
 212 static const bool ViewDAGCombine1 = false,
 213                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
 214                   ViewDAGCombine2 = false,
 215                   ViewDAGCombineLT = false,
 216                   ViewISelDAGs = false, ViewSchedDAGs = false,
 217                   ViewSUnitDAGs = false;
 218 #endif
 219
 220 //===---------------------------------------------------------------------===//
 221 ///
 222 /// RegisterScheduler class - Track the registration of instruction schedulers.
 223 ///
 224 //===---------------------------------------------------------------------===//
 225 MachinePassRegistry RegisterScheduler::Registry;
 226
 227 //===---------------------------------------------------------------------===//
 228 ///
 229 /// ISHeuristic command line option for instruction schedulers.
 230 ///
 231 //===---------------------------------------------------------------------===//
 232 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
 233                RegisterPassParser<RegisterScheduler> >
 234 ISHeuristic("pre-RA-sched",
 235             cl::init(&createDefaultScheduler), cl::Hidden,
 236             cl::desc("Instruction schedulers available (before register"
 237                      " allocation):"));
 238
 239 static RegisterScheduler
 240 defaultListDAGScheduler("default", "Best scheduler for the target",
 241                         createDefaultScheduler);
 242
 243 namespace llvm {
 244   //===--------------------------------------------------------------------===//
 245   /// \brief This class is used by SelectionDAGISel to temporarily override
 246   /// the optimization level on a per-function basis.
 247   class OptLevelChanger {
 248     SelectionDAGISel &IS;
 249     CodeGenOpt::Level SavedOptLevel;
 250     bool SavedFastISel;
 251
 252   public:
 253     OptLevelChanger(SelectionDAGISel &ISel,
 254                     CodeGenOpt::Level NewOptLevel) : IS(ISel) {
 255       SavedOptLevel = IS.OptLevel;
 256       if (NewOptLevel == SavedOptLevel)
 257         return;
 258       IS.OptLevel = NewOptLevel;
 259       IS.TM.setOptLevel(NewOptLevel);
 260       SavedFastISel = IS.TM.Options.EnableFastISel;
 261       if (NewOptLevel == CodeGenOpt::None)
 262         IS.TM.setFastISel(true);
 263       DEBUG(dbgs() << "\nChanging optimization level for Function "
 264             << IS.MF->getFunction()->getName() << "\n");
 265       DEBUG(dbgs() << "\tBefore: -O" << SavedOptLevel
 266             << " ; After: -O" << NewOptLevel << "\n");
 267     }
 268
 269     ~OptLevelChanger() {
 270       if (IS.OptLevel == SavedOptLevel)
 271         return;
 272       DEBUG(dbgs() << "\nRestoring optimization level for Function "
 273             << IS.MF->getFunction()->getName() << "\n");
 274       DEBUG(dbgs() << "\tBefore: -O" << IS.OptLevel
 275             << " ; After: -O" << SavedOptLevel << "\n");
 276       IS.OptLevel = SavedOptLevel;
 277       IS.TM.setOptLevel(SavedOptLevel);
 278       IS.TM.setFastISel(SavedFastISel);
 279     }
 280   };
 281
 282   //===--------------------------------------------------------------------===//
 283   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 284   /// for the target.
 285   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
 286                                              CodeGenOpt::Level OptLevel) {
 287     const TargetLowering *TLI = IS->getTargetLowering();
 288     const TargetSubtargetInfo &ST = IS->TM.getSubtarget<TargetSubtargetInfo>();
 289
 290     if (OptLevel == CodeGenOpt::None || ST.useMachineScheduler() ||
 291         TLI->getSchedulingPreference() == Sched::Source)
 292       return createSourceListDAGScheduler(IS, OptLevel);
 293     if (TLI->getSchedulingPreference() == Sched::RegPressure)
 294       return createBURRListDAGScheduler(IS, OptLevel);
 295     if (TLI->getSchedulingPreference() == Sched::Hybrid)
 296       return createHybridListDAGScheduler(IS, OptLevel);
 297     if (TLI->getSchedulingPreference() == Sched::VLIW)
 298       return createVLIWDAGScheduler(IS, OptLevel);
 299     assert(TLI->getSchedulingPreference() == Sched::ILP &&
 300            "Unknown sched type!");
 301     return createILPListDAGScheduler(IS, OptLevel);
 302   }
 303 }
 304
 305 // EmitInstrWithCustomInserter - This method should be implemented by targets
 306 // that mark instructions with the 'usesCustomInserter' flag.  These
 307 // instructions are special in various ways, which require special support to
 308 // insert.  The specified MachineInstr is created but not inserted into any
 309 // basic blocks, and this method is called to expand it into a sequence of
 310 // instructions, potentially also creating new basic blocks and control flow.
 311 // When new basic blocks are inserted and the edges from MBB to its successors
 312 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
 313 // DenseMap.
 314 MachineBasicBlock *
 315 TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 316                                             MachineBasicBlock *MBB) const {
 317 #ifndef NDEBUG
 318   dbgs() << "If a target marks an instruction with "
 319           "'usesCustomInserter', it must implement "
 320           "TargetLowering::EmitInstrWithCustomInserter!";
 321 #endif
 322   llvm_unreachable(nullptr);
 323 }
 324
 325 void TargetLowering::AdjustInstrPostInstrSelection(MachineInstr *MI,
 326                                                    SDNode *Node) const {
 327   assert(!MI->hasPostISelHook() &&
 328          "If a target marks an instruction with 'hasPostISelHook', "
 329          "it must implement TargetLowering::AdjustInstrPostInstrSelection!");
 330 }
 331
 332 //===----------------------------------------------------------------------===//
 333 // SelectionDAGISel code
 334 //===----------------------------------------------------------------------===//
 335
 336 SelectionDAGISel::SelectionDAGISel(TargetMachine &tm,
 337                                    CodeGenOpt::Level OL) :
 338   MachineFunctionPass(ID), TM(tm),
 339   FuncInfo(new FunctionLoweringInfo(TM)),
 340   CurDAG(new SelectionDAG(tm, OL)),
 341   SDB(new SelectionDAGBuilder(*CurDAG, *FuncInfo, OL)),
 342   GFI(),
 343   OptLevel(OL),
 344   DAGSize(0) {
 345     initializeGCModuleInfoPass(*PassRegistry::getPassRegistry());
 346     initializeAliasAnalysisAnalysisGroup(*PassRegistry::getPassRegistry());
 347     initializeBranchProbabilityInfoPass(*PassRegistry::getPassRegistry());
 348     initializeTargetLibraryInfoPass(*PassRegistry::getPassRegistry());
 349   }
 350
 351 SelectionDAGISel::~SelectionDAGISel() {
 352   delete SDB;
 353   delete CurDAG;
 354   delete FuncInfo;
 355 }
 356
 357 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
 358   AU.addRequired<AliasAnalysis>();
 359   AU.addPreserved<AliasAnalysis>();
 360   AU.addRequired<GCModuleInfo>();
 361   AU.addPreserved<GCModuleInfo>();
 362   AU.addRequired<TargetLibraryInfo>();
 363   if (UseMBPI && OptLevel != CodeGenOpt::None)
 364     AU.addRequired<BranchProbabilityInfo>();
 365   MachineFunctionPass::getAnalysisUsage(AU);
 366 }
 367
 368 /// SplitCriticalSideEffectEdges - Look for critical edges with a PHI value that
 369 /// may trap on it.  In this case we have to split the edge so that the path
 370 /// through the predecessor block that doesn't go to the phi block doesn't
 371 /// execute the possibly trapping instruction.
 372 ///
 373 /// This is required for correctness, so it must be done at -O0.
 374 ///
 375 static void SplitCriticalSideEffectEdges(Function &Fn, Pass *SDISel) {
 376   // Loop for blocks with phi nodes.
 377   for (Function::iterator BB = Fn.begin(), E = Fn.end(); BB != E; ++BB) {
 378     PHINode *PN = dyn_cast<PHINode>(BB->begin());
 379     if (!PN) continue;
 380
 381   ReprocessBlock:
 382     // For each block with a PHI node, check to see if any of the input values
 383     // are potentially trapping constant expressions.  Constant expressions are
 384     // the only potentially trapping value that can occur as the argument to a
 385     // PHI.
 386     for (BasicBlock::iterator I = BB->begin(); (PN = dyn_cast<PHINode>(I)); ++I)
 387       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 388         ConstantExpr *CE = dyn_cast<ConstantExpr>(PN->getIncomingValue(i));
 389         if (!CE || !CE->canTrap()) continue;
 390
 391         // The only case we have to worry about is when the edge is critical.
 392         // Since this block has a PHI Node, we assume it has multiple input
 393         // edges: check to see if the pred has multiple successors.
 394         BasicBlock *Pred = PN->getIncomingBlock(i);
 395         if (Pred->getTerminator()->getNumSuccessors() == 1)
 396           continue;
 397
 398         // Okay, we have to split this edge.
 399         SplitCriticalEdge(Pred->getTerminator(),
 400                           GetSuccessorNumber(Pred, BB), SDISel, true);
 401         goto ReprocessBlock;
 402       }
 403   }
 404 }
 405
 406 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
 407   // Do some sanity-checking on the command-line options.
 408   assert((!EnableFastISelVerbose || TM.Options.EnableFastISel) &&
 409          "-fast-isel-verbose requires -fast-isel");
 410   assert((!EnableFastISelAbort || TM.Options.EnableFastISel) &&
 411          "-fast-isel-abort requires -fast-isel");
 412
 413   const Function &Fn = *mf.getFunction();
 414   const TargetInstrInfo &TII = *TM.getSubtargetImpl()->getInstrInfo();
 415   const TargetRegisterInfo &TRI = *TM.getSubtargetImpl()->getRegisterInfo();
 416   const TargetLowering *TLI = TM.getSubtargetImpl()->getTargetLowering();
 417
 418   MF = &mf;
 419   RegInfo = &MF->getRegInfo();
 420   AA = &getAnalysis<AliasAnalysis>();
 421   LibInfo = &getAnalysis<TargetLibraryInfo>();
 422   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : nullptr;
 423
 424   TM.resetTargetOptions(Fn);
 425
 426   // Reset OptLevel to None for optnone functions.
 427   CodeGenOpt::Level NewOptLevel = OptLevel;
 428   if (Fn.hasFnAttribute(Attribute::OptimizeNone))
 429     NewOptLevel = CodeGenOpt::None;
 430   OptLevelChanger OLC(*this, NewOptLevel);
 431
 432   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
 433
 434   SplitCriticalSideEffectEdges(const_cast<Function&>(Fn), this);
 435
 436   CurDAG->init(*MF, TLI);
 437   FuncInfo->set(Fn, *MF, CurDAG);
 438
 439   if (UseMBPI && OptLevel != CodeGenOpt::None)
 440     FuncInfo->BPI = &getAnalysis<BranchProbabilityInfo>();
 441   else
 442     FuncInfo->BPI = nullptr;
 443
 444   SDB->init(GFI, *AA, LibInfo);
 445
 446   MF->setHasInlineAsm(false);
 447
 448   SelectAllBasicBlocks(Fn);
 449
 450   // If the first basic block in the function has live ins that need to be
 451   // copied into vregs, emit the copies into the top of the block before
 452   // emitting the code for the block.
 453   MachineBasicBlock *EntryMBB = MF->begin();
 454   RegInfo->EmitLiveInCopies(EntryMBB, TRI, TII);
 455
 456   DenseMap<unsigned, unsigned> LiveInMap;
 457   if (!FuncInfo->ArgDbgValues.empty())
 458     for (MachineRegisterInfo::livein_iterator LI = RegInfo->livein_begin(),
 459            E = RegInfo->livein_end(); LI != E; ++LI)
 460       if (LI->second)
 461         LiveInMap.insert(std::make_pair(LI->first, LI->second));
 462
 463   // Insert DBG_VALUE instructions for function arguments to the entry block.
 464   for (unsigned i = 0, e = FuncInfo->ArgDbgValues.size(); i != e; ++i) {
 465     MachineInstr *MI = FuncInfo->ArgDbgValues[e-i-1];
 466     bool hasFI = MI->getOperand(0).isFI();
 467     unsigned Reg =
 468         hasFI ? TRI.getFrameRegister(*MF) : MI->getOperand(0).getReg();
 469     if (TargetRegisterInfo::isPhysicalRegister(Reg))
 470       EntryMBB->insert(EntryMBB->begin(), MI);
 471     else {
 472       MachineInstr *Def = RegInfo->getVRegDef(Reg);
 473       if (Def) {
 474         MachineBasicBlock::iterator InsertPos = Def;
 475         // FIXME: VR def may not be in entry block.
 476         Def->getParent()->insert(std::next(InsertPos), MI);
 477       } else
 478         DEBUG(dbgs() << "Dropping debug info for dead vreg"
 479               << TargetRegisterInfo::virtReg2Index(Reg) << "\n");
 480     }
 481
 482     // If Reg is live-in then update debug info to track its copy in a vreg.
 483     DenseMap<unsigned, unsigned>::iterator LDI = LiveInMap.find(Reg);
 484     if (LDI != LiveInMap.end()) {
 485       assert(!hasFI && "There's no handling of frame pointer updating here yet "
 486                        "- add if needed");
 487       MachineInstr *Def = RegInfo->getVRegDef(LDI->second);
 488       MachineBasicBlock::iterator InsertPos = Def;
 489       const MDNode *Variable =
 490         MI->getOperand(MI->getNumOperands()-1).getMetadata();
 491       bool IsIndirect = MI->isIndirectDebugValue();
 492       unsigned Offset = IsIndirect ? MI->getOperand(1).getImm() : 0;
 493       // Def is never a terminator here, so it is ok to increment InsertPos.
 494       BuildMI(*EntryMBB, ++InsertPos, MI->getDebugLoc(),
 495               TII.get(TargetOpcode::DBG_VALUE),
 496               IsIndirect,
 497               LDI->second, Offset, Variable);
 498
 499       // If this vreg is directly copied into an exported register then
 500       // that COPY instructions also need DBG_VALUE, if it is the only
 501       // user of LDI->second.
 502       MachineInstr *CopyUseMI = nullptr;
 503       for (MachineRegisterInfo::use_instr_iterator
 504            UI = RegInfo->use_instr_begin(LDI->second),
 505            E = RegInfo->use_instr_end(); UI != E; ) {
 506         MachineInstr *UseMI = &*(UI++);
 507         if (UseMI->isDebugValue()) continue;
 508         if (UseMI->isCopy() && !CopyUseMI && UseMI->getParent() == EntryMBB) {
 509           CopyUseMI = UseMI; continue;
 510         }
 511         // Otherwise this is another use or second copy use.
 512         CopyUseMI = nullptr; break;
 513       }
 514       if (CopyUseMI) {
 515         MachineInstr *NewMI =
 516           BuildMI(*MF, CopyUseMI->getDebugLoc(),
 517                   TII.get(TargetOpcode::DBG_VALUE),
 518                   IsIndirect,
 519                   CopyUseMI->getOperand(0).getReg(),
 520                   Offset, Variable);
 521         MachineBasicBlock::iterator Pos = CopyUseMI;
 522         EntryMBB->insertAfter(Pos, NewMI);
 523       }
 524     }
 525   }
 526
 527   // Determine if there are any calls in this machine function.
 528   MachineFrameInfo *MFI = MF->getFrameInfo();
 529   for (const auto &MBB : *MF) {
 530     if (MFI->hasCalls() && MF->hasInlineAsm())
 531       break;
 532
 533     for (const auto &MI : MBB) {
 534       const MCInstrDesc &MCID =
 535           TM.getSubtargetImpl()->getInstrInfo()->get(MI.getOpcode());
 536       if ((MCID.isCall() && !MCID.isReturn()) ||
 537           MI.isStackAligningInlineAsm()) {
 538         MFI->setHasCalls(true);
 539       }
 540       if (MI.isInlineAsm()) {
 541         MF->setHasInlineAsm(true);
 542       }
 543     }
 544   }
 545
 546   // Determine if there is a call to setjmp in the machine function.
 547   MF->setExposesReturnsTwice(Fn.callsFunctionThatReturnsTwice());
 548
 549   // Replace forward-declared registers with the registers containing
 550   // the desired value.
 551   MachineRegisterInfo &MRI = MF->getRegInfo();
 552   for (DenseMap<unsigned, unsigned>::iterator
 553        I = FuncInfo->RegFixups.begin(), E = FuncInfo->RegFixups.end();
 554        I != E; ++I) {
 555     unsigned From = I->first;
 556     unsigned To = I->second;
 557     // If To is also scheduled to be replaced, find what its ultimate
 558     // replacement is.
 559     for (;;) {
 560       DenseMap<unsigned, unsigned>::iterator J = FuncInfo->RegFixups.find(To);
 561       if (J == E) break;
 562       To = J->second;
 563     }
 564     // Make sure the new register has a sufficiently constrained register class.
 565     if (TargetRegisterInfo::isVirtualRegister(From) &&
 566         TargetRegisterInfo::isVirtualRegister(To))
 567       MRI.constrainRegClass(To, MRI.getRegClass(From));
 568     // Replace it.
 569     MRI.replaceRegWith(From, To);
 570   }
 571
 572   // Freeze the set of reserved registers now that MachineFrameInfo has been
 573   // set up. All the information required by getReservedRegs() should be
 574   // available now.
 575   MRI.freezeReservedRegs(*MF);
 576
 577   // Release function-specific state. SDB and CurDAG are already cleared
 578   // at this point.
 579   FuncInfo->clear();
 580
 581   DEBUG(dbgs() << "*** MachineFunction at end of ISel ***\n");
 582   DEBUG(MF->print(dbgs()));
 583
 584   return true;
 585 }
 586
 587 void SelectionDAGISel::SelectBasicBlock(BasicBlock::const_iterator Begin,
 588                                         BasicBlock::const_iterator End,
 589                                         bool &HadTailCall) {
 590   // Lower all of the non-terminator instructions. If a call is emitted
 591   // as a tail call, cease emitting nodes for this block. Terminators
 592   // are handled below.
 593   for (BasicBlock::const_iterator I = Begin; I != End && !SDB->HasTailCall; ++I)
 594     SDB->visit(*I);
 595
 596   // Make sure the root of the DAG is up-to-date.
 597   CurDAG->setRoot(SDB->getControlRoot());
 598   HadTailCall = SDB->HasTailCall;
 599   SDB->clear();
 600
 601   // Final step, emit the lowered DAG as machine code.
 602   CodeGenAndEmitDAG();
 603 }
 604
 605 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
 606   SmallPtrSet<SDNode*, 128> VisitedNodes;
 607   SmallVector<SDNode*, 128> Worklist;
 608
 609   Worklist.push_back(CurDAG->getRoot().getNode());
 610
 611   APInt KnownZero;
 612   APInt KnownOne;
 613
 614   do {
 615     SDNode *N = Worklist.pop_back_val();
 616
 617     // If we've already seen this node, ignore it.
 618     if (!VisitedNodes.insert(N))
 619       continue;
 620
 621     // Otherwise, add all chain operands to the worklist.
 622     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 623       if (N->getOperand(i).getValueType() == MVT::Other)
 624         Worklist.push_back(N->getOperand(i).getNode());
 625
 626     // If this is a CopyToReg with a vreg dest, process it.
 627     if (N->getOpcode() != ISD::CopyToReg)
 628       continue;
 629
 630     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
 631     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 632       continue;
 633
 634     // Ignore non-scalar or non-integer values.
 635     SDValue Src = N->getOperand(2);
 636     EVT SrcVT = Src.getValueType();
 637     if (!SrcVT.isInteger() || SrcVT.isVector())
 638       continue;
 639
 640     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
 641     CurDAG->computeKnownBits(Src, KnownZero, KnownOne);
 642     FuncInfo->AddLiveOutRegInfo(DestReg, NumSignBits, KnownZero, KnownOne);
 643   } while (!Worklist.empty());
 644 }
 645
 646 void SelectionDAGISel::CodeGenAndEmitDAG() {
 647   std::string GroupName;
 648   if (TimePassesIsEnabled)
 649     GroupName = "Instruction Selection and Scheduling";
 650   std::string BlockName;
 651   int BlockNumber = -1;
 652   (void)BlockNumber;
 653 #ifdef NDEBUG
 654   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
 655       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
 656       ViewSUnitDAGs)
 657 #endif
 658   {
 659     BlockNumber = FuncInfo->MBB->getNumber();
 660     BlockName = MF->getName().str() + ":" +
 661                 FuncInfo->MBB->getBasicBlock()->getName().str();
 662   }
 663   DEBUG(dbgs() << "Initial selection DAG: BB#" << BlockNumber
 664         << " '" << BlockName << "'\n"; CurDAG->dump());
 665
 666   if (ViewDAGCombine1) CurDAG->viewGraph("dag-combine1 input for " + BlockName);
 667
 668   // Run the DAG combiner in pre-legalize mode.
 669   {
 670     NamedRegionTimer T("DAG Combining 1", GroupName, TimePassesIsEnabled);
 671     CurDAG->Combine(BeforeLegalizeTypes, *AA, OptLevel);
 672   }
 673
 674   DEBUG(dbgs() << "Optimized lowered selection DAG: BB#" << BlockNumber
 675         << " '" << BlockName << "'\n"; CurDAG->dump());
 676
 677   // Second step, hack on the DAG until it only uses operations and types that
 678   // the target supports.
 679   if (ViewLegalizeTypesDAGs) CurDAG->viewGraph("legalize-types input for " +
 680                                                BlockName);
 681
 682   bool Changed;
 683   {
 684     NamedRegionTimer T("Type Legalization", GroupName, TimePassesIsEnabled);
 685     Changed = CurDAG->LegalizeTypes();
 686   }
 687
 688   DEBUG(dbgs() << "Type-legalized selection DAG: BB#" << BlockNumber
 689         << " '" << BlockName << "'\n"; CurDAG->dump());
 690
 691   CurDAG->NewNodesMustHaveLegalTypes = true;
 692
 693   if (Changed) {
 694     if (ViewDAGCombineLT)
 695       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
 696
 697     // Run the DAG combiner in post-type-legalize mode.
 698     {
 699       NamedRegionTimer T("DAG Combining after legalize types", GroupName,
 700                          TimePassesIsEnabled);
 701       CurDAG->Combine(AfterLegalizeTypes, *AA, OptLevel);
 702     }
 703
 704     DEBUG(dbgs() << "Optimized type-legalized selection DAG: BB#" << BlockNumber
 705           << " '" << BlockName << "'\n"; CurDAG->dump());
 706
 707   }
 708
 709   {
 710     NamedRegionTimer T("Vector Legalization", GroupName, TimePassesIsEnabled);
 711     Changed = CurDAG->LegalizeVectors();
 712   }
 713
 714   if (Changed) {
 715     {
 716       NamedRegionTimer T("Type Legalization 2", GroupName, TimePassesIsEnabled);
 717       CurDAG->LegalizeTypes();
 718     }
 719
 720     if (ViewDAGCombineLT)
 721       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
 722
 723     // Run the DAG combiner in post-type-legalize mode.
 724     {
 725       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName,
 726                          TimePassesIsEnabled);
 727       CurDAG->Combine(AfterLegalizeVectorOps, *AA, OptLevel);
 728     }
 729
 730     DEBUG(dbgs() << "Optimized vector-legalized selection DAG: BB#"
 731           << BlockNumber << " '" << BlockName << "'\n"; CurDAG->dump());
 732   }
 733
 734   if (ViewLegalizeDAGs) CurDAG->viewGraph("legalize input for " + BlockName);
 735
 736   {
 737     NamedRegionTimer T("DAG Legalization", GroupName, TimePassesIsEnabled);
 738     CurDAG->Legalize();
 739   }
 740
 741   DEBUG(dbgs() << "Legalized selection DAG: BB#" << BlockNumber
 742         << " '" << BlockName << "'\n"; CurDAG->dump());
 743
 744   if (ViewDAGCombine2) CurDAG->viewGraph("dag-combine2 input for " + BlockName);
 745
 746   // Run the DAG combiner in post-legalize mode.
 747   {
 748     NamedRegionTimer T("DAG Combining 2", GroupName, TimePassesIsEnabled);
 749     CurDAG->Combine(AfterLegalizeDAG, *AA, OptLevel);
 750   }
 751
 752   DEBUG(dbgs() << "Optimized legalized selection DAG: BB#" << BlockNumber
 753         << " '" << BlockName << "'\n"; CurDAG->dump());
 754
 755   if (OptLevel != CodeGenOpt::None)
 756     ComputeLiveOutVRegInfo();
 757
 758   if (ViewISelDAGs) CurDAG->viewGraph("isel input for " + BlockName);
 759
 760   // Third, instruction select all of the operations to machine code, adding the
 761   // code to the MachineBasicBlock.
 762   {
 763     NamedRegionTimer T("Instruction Selection", GroupName, TimePassesIsEnabled);
 764     DoInstructionSelection();
 765   }
 766
 767   DEBUG(dbgs() << "Selected selection DAG: BB#" << BlockNumber
 768         << " '" << BlockName << "'\n"; CurDAG->dump());
 769
 770   if (ViewSchedDAGs) CurDAG->viewGraph("scheduler input for " + BlockName);
 771
 772   // Schedule machine code.
 773   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
 774   {
 775     NamedRegionTimer T("Instruction Scheduling", GroupName,
 776                        TimePassesIsEnabled);
 777     Scheduler->Run(CurDAG, FuncInfo->MBB);
 778   }
 779
 780   if (ViewSUnitDAGs) Scheduler->viewGraph();
 781
 782   // Emit machine code to BB.  This can change 'BB' to the last block being
 783   // inserted into.
 784   MachineBasicBlock *FirstMBB = FuncInfo->MBB, *LastMBB;
 785   {
 786     NamedRegionTimer T("Instruction Creation", GroupName, TimePassesIsEnabled);
 787
 788     // FuncInfo->InsertPt is passed by reference and set to the end of the
 789     // scheduled instructions.
 790     LastMBB = FuncInfo->MBB = Scheduler->EmitSchedule(FuncInfo->InsertPt);
 791   }
 792
 793   // If the block was split, make sure we update any references that are used to
 794   // update PHI nodes later on.
 795   if (FirstMBB != LastMBB)
 796     SDB->UpdateSplitBlock(FirstMBB, LastMBB);
 797
 798   // Free the scheduler state.
 799   {
 800     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName,
 801                        TimePassesIsEnabled);
 802     delete Scheduler;
 803   }
 804
 805   // Free the SelectionDAG state, now that we're finished with it.
 806   CurDAG->clear();
 807 }
 808
 809 namespace {
 810 /// ISelUpdater - helper class to handle updates of the instruction selection
 811 /// graph.
 812 class ISelUpdater : public SelectionDAG::DAGUpdateListener {
 813   SelectionDAG::allnodes_iterator &ISelPosition;
 814 public:
 815   ISelUpdater(SelectionDAG &DAG, SelectionDAG::allnodes_iterator &isp)
 816     : SelectionDAG::DAGUpdateListener(DAG), ISelPosition(isp) {}
 817
 818   /// NodeDeleted - Handle nodes deleted from the graph. If the node being
 819   /// deleted is the current ISelPosition node, update ISelPosition.
 820   ///
 821   void NodeDeleted(SDNode *N, SDNode *E) override {
 822     if (ISelPosition == SelectionDAG::allnodes_iterator(N))
 823       ++ISelPosition;
 824   }
 825 };
 826 } // end anonymous namespace
 827
 828 void SelectionDAGISel::DoInstructionSelection() {
 829   DEBUG(dbgs() << "===== Instruction selection begins: BB#"
 830         << FuncInfo->MBB->getNumber()
 831         << " '" << FuncInfo->MBB->getName() << "'\n");
 832
 833   PreprocessISelDAG();
 834
 835   // Select target instructions for the DAG.
 836   {
 837     // Number all nodes with a topological order and set DAGSize.
 838     DAGSize = CurDAG->AssignTopologicalOrder();
 839
 840     // Create a dummy node (which is not added to allnodes), that adds
 841     // a reference to the root node, preventing it from being deleted,
 842     // and tracking any changes of the root.
 843     HandleSDNode Dummy(CurDAG->getRoot());
 844     SelectionDAG::allnodes_iterator ISelPosition (CurDAG->getRoot().getNode());
 845     ++ISelPosition;
 846
 847     // Make sure that ISelPosition gets properly updated when nodes are deleted
 848     // in calls made from this function.
 849     ISelUpdater ISU(*CurDAG, ISelPosition);
 850
 851     // The AllNodes list is now topological-sorted. Visit the
 852     // nodes by starting at the end of the list (the root of the
 853     // graph) and preceding back toward the beginning (the entry
 854     // node).
 855     while (ISelPosition != CurDAG->allnodes_begin()) {
 856       SDNode *Node = --ISelPosition;
 857       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
 858       // but there are currently some corner cases that it misses. Also, this
 859       // makes it theoretically possible to disable the DAGCombiner.
 860       if (Node->use_empty())
 861         continue;
 862
 863       SDNode *ResNode = Select(Node);
 864
 865       // FIXME: This is pretty gross.  'Select' should be changed to not return
 866       // anything at all and this code should be nuked with a tactical strike.
 867
 868       // If node should not be replaced, continue with the next one.
 869       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
 870         continue;
 871       // Replace node.
 872       if (ResNode) {
 873         ReplaceUses(Node, ResNode);
 874       }
 875
 876       // If after the replacement this node is not used any more,
 877       // remove this dead node.
 878       if (Node->use_empty()) // Don't delete EntryToken, etc.
 879         CurDAG->RemoveDeadNode(Node);
 880     }
 881
 882     CurDAG->setRoot(Dummy.getValue());
 883   }
 884
 885   DEBUG(dbgs() << "===== Instruction selection ends:\n");
 886
 887   PostprocessISelDAG();
 888 }
 889
 890 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
 891 /// do other setup for EH landing-pad blocks.
 892 void SelectionDAGISel::PrepareEHLandingPad() {
 893   MachineBasicBlock *MBB = FuncInfo->MBB;
 894
 895   // Add a label to mark the beginning of the landing pad.  Deletion of the
 896   // landing pad can thus be detected via the MachineModuleInfo.
 897   MCSymbol *Label = MF->getMMI().addLandingPad(MBB);
 898
 899   // Assign the call site to the landing pad's begin label.
 900   MF->getMMI().setCallSiteLandingPad(Label, SDB->LPadToCallSiteMap[MBB]);
 901
 902   const MCInstrDesc &II =
 903       TM.getSubtargetImpl()->getInstrInfo()->get(TargetOpcode::EH_LABEL);
 904   BuildMI(*MBB, FuncInfo->InsertPt, SDB->getCurDebugLoc(), II)
 905     .addSym(Label);
 906
 907   // Mark exception register as live in.
 908   const TargetLowering *TLI = getTargetLowering();
 909   const TargetRegisterClass *PtrRC = TLI->getRegClassFor(TLI->getPointerTy());
 910   if (unsigned Reg = TLI->getExceptionPointerRegister())
 911     FuncInfo->ExceptionPointerVirtReg = MBB->addLiveIn(Reg, PtrRC);
 912
 913   // Mark exception selector register as live in.
 914   if (unsigned Reg = TLI->getExceptionSelectorRegister())
 915     FuncInfo->ExceptionSelectorVirtReg = MBB->addLiveIn(Reg, PtrRC);
 916 }
 917
 918 /// isFoldedOrDeadInstruction - Return true if the specified instruction is
 919 /// side-effect free and is either dead or folded into a generated instruction.
 920 /// Return false if it needs to be emitted.
 921 static bool isFoldedOrDeadInstruction(const Instruction *I,
 922                                       FunctionLoweringInfo *FuncInfo) {
 923   return !I->mayWriteToMemory() && // Side-effecting instructions aren't folded.
 924          !isa<TerminatorInst>(I) && // Terminators aren't folded.
 925          !isa<DbgInfoIntrinsic>(I) &&  // Debug instructions aren't folded.
 926          !isa<LandingPadInst>(I) &&    // Landingpad instructions aren't folded.
 927          !FuncInfo->isExportedInst(I); // Exported instrs must be computed.
 928 }
 929
 930 #ifndef NDEBUG
 931 // Collect per Instruction statistics for fast-isel misses.  Only those
 932 // instructions that cause the bail are accounted for.  It does not account for
 933 // instructions higher in the block.  Thus, summing the per instructions stats
 934 // will not add up to what is reported by NumFastIselFailures.
 935 static void collectFailStats(const Instruction *I) {
 936   switch (I->getOpcode()) {
 937   default: assert (0 && "<Invalid operator> ");
 938
 939   // Terminators
 940   case Instruction::Ret:         NumFastIselFailRet++; return;
 941   case Instruction::Br:          NumFastIselFailBr++; return;
 942   case Instruction::Switch:      NumFastIselFailSwitch++; return;
 943   case Instruction::IndirectBr:  NumFastIselFailIndirectBr++; return;
 944   case Instruction::Invoke:      NumFastIselFailInvoke++; return;
 945   case Instruction::Resume:      NumFastIselFailResume++; return;
 946   case Instruction::Unreachable: NumFastIselFailUnreachable++; return;
 947
 948   // Standard binary operators...
 949   case Instruction::Add:  NumFastIselFailAdd++; return;
 950   case Instruction::FAdd: NumFastIselFailFAdd++; return;
 951   case Instruction::Sub:  NumFastIselFailSub++; return;
 952   case Instruction::FSub: NumFastIselFailFSub++; return;
 953   case Instruction::Mul:  NumFastIselFailMul++; return;
 954   case Instruction::FMul: NumFastIselFailFMul++; return;
 955   case Instruction::UDiv: NumFastIselFailUDiv++; return;
 956   case Instruction::SDiv: NumFastIselFailSDiv++; return;
 957   case Instruction::FDiv: NumFastIselFailFDiv++; return;
 958   case Instruction::URem: NumFastIselFailURem++; return;
 959   case Instruction::SRem: NumFastIselFailSRem++; return;
 960   case Instruction::FRem: NumFastIselFailFRem++; return;
 961
 962   // Logical operators...
 963   case Instruction::And: NumFastIselFailAnd++; return;
 964   case Instruction::Or:  NumFastIselFailOr++; return;
 965   case Instruction::Xor: NumFastIselFailXor++; return;
 966
 967   // Memory instructions...
 968   case Instruction::Alloca:        NumFastIselFailAlloca++; return;
 969   case Instruction::Load:          NumFastIselFailLoad++; return;
 970   case Instruction::Store:         NumFastIselFailStore++; return;
 971   case Instruction::AtomicCmpXchg: NumFastIselFailAtomicCmpXchg++; return;
 972   case Instruction::AtomicRMW:     NumFastIselFailAtomicRMW++; return;
 973   case Instruction::Fence:         NumFastIselFailFence++; return;
 974   case Instruction::GetElementPtr: NumFastIselFailGetElementPtr++; return;
 975
 976   // Convert instructions...
 977   case Instruction::Trunc:    NumFastIselFailTrunc++; return;
 978   case Instruction::ZExt:     NumFastIselFailZExt++; return;
 979   case Instruction::SExt:     NumFastIselFailSExt++; return;
 980   case Instruction::FPTrunc:  NumFastIselFailFPTrunc++; return;
 981   case Instruction::FPExt:    NumFastIselFailFPExt++; return;
 982   case Instruction::FPToUI:   NumFastIselFailFPToUI++; return;
 983   case Instruction::FPToSI:   NumFastIselFailFPToSI++; return;
 984   case Instruction::UIToFP:   NumFastIselFailUIToFP++; return;
 985   case Instruction::SIToFP:   NumFastIselFailSIToFP++; return;
 986   case Instruction::IntToPtr: NumFastIselFailIntToPtr++; return;
 987   case Instruction::PtrToInt: NumFastIselFailPtrToInt++; return;
 988   case Instruction::BitCast:  NumFastIselFailBitCast++; return;
 989
 990   // Other instructions...
 991   case Instruction::ICmp:           NumFastIselFailICmp++; return;
 992   case Instruction::FCmp:           NumFastIselFailFCmp++; return;
 993   case Instruction::PHI:            NumFastIselFailPHI++; return;
 994   case Instruction::Select:         NumFastIselFailSelect++; return;
 995   case Instruction::Call: {
 996     if (auto const *Intrinsic = dyn_cast<IntrinsicInst>(I)) {
 997       switch (Intrinsic->getIntrinsicID()) {
 998       default:
 999         NumFastIselFailIntrinsicCall++; return;
1000       case Intrinsic::sadd_with_overflow:
1001         NumFastIselFailSAddWithOverflow++; return;
1002       case Intrinsic::uadd_with_overflow:
1003         NumFastIselFailUAddWithOverflow++; return;
1004       case Intrinsic::ssub_with_overflow:
1005         NumFastIselFailSSubWithOverflow++; return;
1006       case Intrinsic::usub_with_overflow:
1007         NumFastIselFailUSubWithOverflow++; return;
1008       case Intrinsic::smul_with_overflow:
1009         NumFastIselFailSMulWithOverflow++; return;
1010       case Intrinsic::umul_with_overflow:
1011         NumFastIselFailUMulWithOverflow++; return;
1012       case Intrinsic::frameaddress:
1013         NumFastIselFailFrameaddress++; return;
1014       case Intrinsic::sqrt:
1015           NumFastIselFailSqrt++; return;
1016       case Intrinsic::experimental_stackmap:
1017         NumFastIselFailStackMap++; return;
1018       case Intrinsic::experimental_patchpoint_void: // fall-through
1019       case Intrinsic::experimental_patchpoint_i64:
1020         NumFastIselFailPatchPoint++; return;
1021       }
1022     }
1023     NumFastIselFailCall++;
1024     return;
1025   }
1026   case Instruction::Shl:            NumFastIselFailShl++; return;
1027   case Instruction::LShr:           NumFastIselFailLShr++; return;
1028   case Instruction::AShr:           NumFastIselFailAShr++; return;
1029   case Instruction::VAArg:          NumFastIselFailVAArg++; return;
1030   case Instruction::ExtractElement: NumFastIselFailExtractElement++; return;
1031   case Instruction::InsertElement:  NumFastIselFailInsertElement++; return;
1032   case Instruction::ShuffleVector:  NumFastIselFailShuffleVector++; return;
1033   case Instruction::ExtractValue:   NumFastIselFailExtractValue++; return;
1034   case Instruction::InsertValue:    NumFastIselFailInsertValue++; return;
1035   case Instruction::LandingPad:     NumFastIselFailLandingPad++; return;
1036   }
1037 }
1038 #endif
1039
1040 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
1041   // Initialize the Fast-ISel state, if needed.
1042   FastISel *FastIS = nullptr;
1043   if (TM.Options.EnableFastISel)
1044     FastIS = getTargetLowering()->createFastISel(*FuncInfo, LibInfo);
1045
1046   // Iterate over all basic blocks in the function.
1047   ReversePostOrderTraversal<const Function*> RPOT(&Fn);
1048   for (ReversePostOrderTraversal<const Function*>::rpo_iterator
1049        I = RPOT.begin(), E = RPOT.end(); I != E; ++I) {
1050     const BasicBlock *LLVMBB = *I;
1051
1052     if (OptLevel != CodeGenOpt::None) {
1053       bool AllPredsVisited = true;
1054       for (const_pred_iterator PI = pred_begin(LLVMBB), PE = pred_end(LLVMBB);
1055            PI != PE; ++PI) {
1056         if (!FuncInfo->VisitedBBs.count(*PI)) {
1057           AllPredsVisited = false;
1058           break;
1059         }
1060       }
1061
1062       if (AllPredsVisited) {
1063         for (BasicBlock::const_iterator I = LLVMBB->begin();
1064              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
1065           FuncInfo->ComputePHILiveOutRegInfo(PN);
1066       } else {
1067         for (BasicBlock::const_iterator I = LLVMBB->begin();
1068              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
1069           FuncInfo->InvalidatePHILiveOutRegInfo(PN);
1070       }
1071
1072       FuncInfo->VisitedBBs.insert(LLVMBB);
1073     }
1074
1075     BasicBlock::const_iterator const Begin = LLVMBB->getFirstNonPHI();
1076     BasicBlock::const_iterator const End = LLVMBB->end();
1077     BasicBlock::const_iterator BI = End;
1078
1079     FuncInfo->MBB = FuncInfo->MBBMap[LLVMBB];
1080     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
1081
1082     // Setup an EH landing-pad block.
1083     FuncInfo->ExceptionPointerVirtReg = 0;
1084     FuncInfo->ExceptionSelectorVirtReg = 0;
1085     if (FuncInfo->MBB->isLandingPad())
1086       PrepareEHLandingPad();
1087
1088     // Before doing SelectionDAG ISel, see if FastISel has been requested.
1089     if (FastIS) {
1090       FastIS->startNewBlock();
1091
1092       // Emit code for any incoming arguments. This must happen before
1093       // beginning FastISel on the entry block.
1094       if (LLVMBB == &Fn.getEntryBlock()) {
1095         ++NumEntryBlocks;
1096
1097         // Lower any arguments needed in this block if this is the entry block.
1098         if (!FastIS->lowerArguments()) {
1099           // Fast isel failed to lower these arguments
1100           ++NumFastIselFailLowerArguments;
1101           if (EnableFastISelAbortArgs)
1102             llvm_unreachable("FastISel didn't lower all arguments");
1103
1104           // Use SelectionDAG argument lowering
1105           LowerArguments(Fn);
1106           CurDAG->setRoot(SDB->getControlRoot());
1107           SDB->clear();
1108           CodeGenAndEmitDAG();
1109         }
1110
1111         // If we inserted any instructions at the beginning, make a note of
1112         // where they are, so we can be sure to emit subsequent instructions
1113         // after them.
1114         if (FuncInfo->InsertPt != FuncInfo->MBB->begin())
1115           FastIS->setLastLocalValue(std::prev(FuncInfo->InsertPt));
1116         else
1117           FastIS->setLastLocalValue(nullptr);
1118       }
1119
1120       unsigned NumFastIselRemaining = std::distance(Begin, End);
1121       // Do FastISel on as many instructions as possible.
1122       for (; BI != Begin; --BI) {
1123         const Instruction *Inst = std::prev(BI);
1124
1125         // If we no longer require this instruction, skip it.
1126         if (isFoldedOrDeadInstruction(Inst, FuncInfo)) {
1127           --NumFastIselRemaining;
1128           continue;
1129         }
1130
1131         // Bottom-up: reset the insert pos at the top, after any local-value
1132         // instructions.
1133         FastIS->recomputeInsertPt();
1134
1135         // Try to select the instruction with FastISel.
1136         if (FastIS->selectInstruction(Inst)) {
1137           --NumFastIselRemaining;
1138           ++NumFastIselSuccess;
1139           // If fast isel succeeded, skip over all the folded instructions, and
1140           // then see if there is a load right before the selected instructions.
1141           // Try to fold the load if so.
1142           const Instruction *BeforeInst = Inst;
1143           while (BeforeInst != Begin) {
1144             BeforeInst = std::prev(BasicBlock::const_iterator(BeforeInst));
1145             if (!isFoldedOrDeadInstruction(BeforeInst, FuncInfo))
1146               break;
1147           }
1148           if (BeforeInst != Inst && isa<LoadInst>(BeforeInst) &&
1149               BeforeInst->hasOneUse() &&
1150               FastIS->tryToFoldLoad(cast<LoadInst>(BeforeInst), Inst)) {
1151             // If we succeeded, don't re-select the load.
1152             BI = std::next(BasicBlock::const_iterator(BeforeInst));
1153             --NumFastIselRemaining;
1154             ++NumFastIselSuccess;
1155           }
1156           continue;
1157         }
1158
1159 #ifndef NDEBUG
1160         if (EnableFastISelVerbose2)
1161           collectFailStats(Inst);
1162 #endif
1163
1164         // Then handle certain instructions as single-LLVM-Instruction blocks.
1165         if (isa<CallInst>(Inst)) {
1166
1167           if (EnableFastISelVerbose || EnableFastISelAbort) {
1168             dbgs() << "FastISel missed call: ";
1169             Inst->dump();
1170           }
1171
1172           if (!Inst->getType()->isVoidTy() && !Inst->use_empty()) {
1173             unsigned &R = FuncInfo->ValueMap[Inst];
1174             if (!R)
1175               R = FuncInfo->CreateRegs(Inst->getType());
1176           }
1177
1178           bool HadTailCall = false;
1179           MachineBasicBlock::iterator SavedInsertPt = FuncInfo->InsertPt;
1180           SelectBasicBlock(Inst, BI, HadTailCall);
1181
1182           // If the call was emitted as a tail call, we're done with the block.
1183           // We also need to delete any previously emitted instructions.
1184           if (HadTailCall) {
1185             FastIS->removeDeadCode(SavedInsertPt, FuncInfo->MBB->end());
1186             --BI;
1187             break;
1188           }
1189
1190           // Recompute NumFastIselRemaining as Selection DAG instruction
1191           // selection may have handled the call, input args, etc.
1192           unsigned RemainingNow = std::distance(Begin, BI);
1193           NumFastIselFailures += NumFastIselRemaining - RemainingNow;
1194           NumFastIselRemaining = RemainingNow;
1195           continue;
1196         }
1197
1198         if (isa<TerminatorInst>(Inst) && !isa<BranchInst>(Inst)) {
1199           // Don't abort, and use a different message for terminator misses.
1200           NumFastIselFailures += NumFastIselRemaining;
1201           if (EnableFastISelVerbose || EnableFastISelAbort) {
1202             dbgs() << "FastISel missed terminator: ";
1203             Inst->dump();
1204           }
1205         } else {
1206           NumFastIselFailures += NumFastIselRemaining;
1207           if (EnableFastISelVerbose || EnableFastISelAbort) {
1208             dbgs() << "FastISel miss: ";
1209             Inst->dump();
1210           }
1211           if (EnableFastISelAbort)
1212             // The "fast" selector couldn't handle something and bailed.
1213             // For the purpose of debugging, just abort.
1214             llvm_unreachable("FastISel didn't select the entire block");
1215         }
1216         break;
1217       }
1218
1219       FastIS->recomputeInsertPt();
1220     } else {
1221       // Lower any arguments needed in this block if this is the entry block.
1222       if (LLVMBB == &Fn.getEntryBlock()) {
1223         ++NumEntryBlocks;
1224         LowerArguments(Fn);
1225       }
1226     }
1227
1228     if (Begin != BI)
1229       ++NumDAGBlocks;
1230     else
1231       ++NumFastIselBlocks;
1232
1233     if (Begin != BI) {
1234       // Run SelectionDAG instruction selection on the remainder of the block
1235       // not handled by FastISel. If FastISel is not run, this is the entire
1236       // block.
1237       bool HadTailCall;
1238       SelectBasicBlock(Begin, BI, HadTailCall);
1239     }
1240
1241     FinishBasicBlock();
1242     FuncInfo->PHINodesToUpdate.clear();
1243   }
1244
1245   delete FastIS;
1246   SDB->clearDanglingDebugInfo();
1247   SDB->SPDescriptor.resetPerFunctionState();
1248 }
1249
1250 /// Given that the input MI is before a partial terminator sequence TSeq, return
1251 /// true if M + TSeq also a partial terminator sequence.
1252 ///
1253 /// A Terminator sequence is a sequence of MachineInstrs which at this point in
1254 /// lowering copy vregs into physical registers, which are then passed into
1255 /// terminator instructors so we can satisfy ABI constraints. A partial
1256 /// terminator sequence is an improper subset of a terminator sequence (i.e. it
1257 /// may be the whole terminator sequence).
1258 static bool MIIsInTerminatorSequence(const MachineInstr *MI) {
1259   // If we do not have a copy or an implicit def, we return true if and only if
1260   // MI is a debug value.
1261   if (!MI->isCopy() && !MI->isImplicitDef())
1262     // Sometimes DBG_VALUE MI sneak in between the copies from the vregs to the
1263     // physical registers if there is debug info associated with the terminator
1264     // of our mbb. We want to include said debug info in our terminator
1265     // sequence, so we return true in that case.
1266     return MI->isDebugValue();
1267
1268   // We have left the terminator sequence if we are not doing one of the
1269   // following:
1270   //
1271   // 1. Copying a vreg into a physical register.
1272   // 2. Copying a vreg into a vreg.
1273   // 3. Defining a register via an implicit def.
1274
1275   // OPI should always be a register definition...
1276   MachineInstr::const_mop_iterator OPI = MI->operands_begin();
1277   if (!OPI->isReg() || !OPI->isDef())
1278     return false;
1279
1280   // Defining any register via an implicit def is always ok.
1281   if (MI->isImplicitDef())
1282     return true;
1283
1284   // Grab the copy source...
1285   MachineInstr::const_mop_iterator OPI2 = OPI;
1286   ++OPI2;
1287   assert(OPI2 != MI->operands_end()
1288          && "Should have a copy implying we should have 2 arguments.");
1289
1290   // Make sure that the copy dest is not a vreg when the copy source is a
1291   // physical register.
1292   if (!OPI2->isReg() ||
1293       (!TargetRegisterInfo::isPhysicalRegister(OPI->getReg()) &&
1294        TargetRegisterInfo::isPhysicalRegister(OPI2->getReg())))
1295     return false;
1296
1297   return true;
1298 }
1299
1300 /// Find the split point at which to splice the end of BB into its success stack
1301 /// protector check machine basic block.
1302 ///
1303 /// On many platforms, due to ABI constraints, terminators, even before register
1304 /// allocation, use physical registers. This creates an issue for us since
1305 /// physical registers at this point can not travel across basic
1306 /// blocks. Luckily, selectiondag always moves physical registers into vregs
1307 /// when they enter functions and moves them through a sequence of copies back
1308 /// into the physical registers right before the terminator creating a
1309 /// ``Terminator Sequence''. This function is searching for the beginning of the
1310 /// terminator sequence so that we can ensure that we splice off not just the
1311 /// terminator, but additionally the copies that move the vregs into the
1312 /// physical registers.
1313 static MachineBasicBlock::iterator
1314 FindSplitPointForStackProtector(MachineBasicBlock *BB, DebugLoc DL) {
1315   MachineBasicBlock::iterator SplitPoint = BB->getFirstTerminator();
1316   //
1317   if (SplitPoint == BB->begin())
1318     return SplitPoint;
1319
1320   MachineBasicBlock::iterator Start = BB->begin();
1321   MachineBasicBlock::iterator Previous = SplitPoint;
1322   --Previous;
1323
1324   while (MIIsInTerminatorSequence(Previous)) {
1325     SplitPoint = Previous;
1326     if (Previous == Start)
1327       break;
1328     --Previous;
1329   }
1330
1331   return SplitPoint;
1332 }
1333
1334 void
1335 SelectionDAGISel::FinishBasicBlock() {
1336
1337   DEBUG(dbgs() << "Total amount of phi nodes to update: "
1338                << FuncInfo->PHINodesToUpdate.size() << "\n";
1339         for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i)
1340           dbgs() << "Node " << i << " : ("
1341                  << FuncInfo->PHINodesToUpdate[i].first
1342                  << ", " << FuncInfo->PHINodesToUpdate[i].second << ")\n");
1343
1344   const bool MustUpdatePHINodes = SDB->SwitchCases.empty() &&
1345                                   SDB->JTCases.empty() &&
1346                                   SDB->BitTestCases.empty();
1347
1348   // Next, now that we know what the last MBB the LLVM BB expanded is, update
1349   // PHI nodes in successors.
1350   if (MustUpdatePHINodes) {
1351     for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1352       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1353       assert(PHI->isPHI() &&
1354              "This is not a machine PHI node that we are updating!");
1355       if (!FuncInfo->MBB->isSuccessor(PHI->getParent()))
1356         continue;
1357       PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1358     }
1359   }
1360
1361   // Handle stack protector.
1362   if (SDB->SPDescriptor.shouldEmitStackProtector()) {
1363     MachineBasicBlock *ParentMBB = SDB->SPDescriptor.getParentMBB();
1364     MachineBasicBlock *SuccessMBB = SDB->SPDescriptor.getSuccessMBB();
1365
1366     // Find the split point to split the parent mbb. At the same time copy all
1367     // physical registers used in the tail of parent mbb into virtual registers
1368     // before the split point and back into physical registers after the split
1369     // point. This prevents us needing to deal with Live-ins and many other
1370     // register allocation issues caused by us splitting the parent mbb. The
1371     // register allocator will clean up said virtual copies later on.
1372     MachineBasicBlock::iterator SplitPoint =
1373       FindSplitPointForStackProtector(ParentMBB, SDB->getCurDebugLoc());
1374
1375     // Splice the terminator of ParentMBB into SuccessMBB.
1376     SuccessMBB->splice(SuccessMBB->end(), ParentMBB,
1377                        SplitPoint,
1378                        ParentMBB->end());
1379
1380     // Add compare/jump on neq/jump to the parent BB.
1381     FuncInfo->MBB = ParentMBB;
1382     FuncInfo->InsertPt = ParentMBB->end();
1383     SDB->visitSPDescriptorParent(SDB->SPDescriptor, ParentMBB);
1384     CurDAG->setRoot(SDB->getRoot());
1385     SDB->clear();
1386     CodeGenAndEmitDAG();
1387
1388     // CodeGen Failure MBB if we have not codegened it yet.
1389     MachineBasicBlock *FailureMBB = SDB->SPDescriptor.getFailureMBB();
1390     if (!FailureMBB->size()) {
1391       FuncInfo->MBB = FailureMBB;
1392       FuncInfo->InsertPt = FailureMBB->end();
1393       SDB->visitSPDescriptorFailure(SDB->SPDescriptor);
1394       CurDAG->setRoot(SDB->getRoot());
1395       SDB->clear();
1396       CodeGenAndEmitDAG();
1397     }
1398
1399     // Clear the Per-BB State.
1400     SDB->SPDescriptor.resetPerBBState();
1401   }
1402
1403   // If we updated PHI Nodes, return early.
1404   if (MustUpdatePHINodes)
1405     return;
1406
1407   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
1408     // Lower header first, if it wasn't already lowered
1409     if (!SDB->BitTestCases[i].Emitted) {
1410       // Set the current basic block to the mbb we wish to insert the code into
1411       FuncInfo->MBB = SDB->BitTestCases[i].Parent;
1412       FuncInfo->InsertPt = FuncInfo->MBB->end();
1413       // Emit the code
1414       SDB->visitBitTestHeader(SDB->BitTestCases[i], FuncInfo->MBB);
1415       CurDAG->setRoot(SDB->getRoot());
1416       SDB->clear();
1417       CodeGenAndEmitDAG();
1418     }
1419
1420     uint32_t UnhandledWeight = 0;
1421     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j)
1422       UnhandledWeight += SDB->BitTestCases[i].Cases[j].ExtraWeight;
1423
1424     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
1425       UnhandledWeight -= SDB->BitTestCases[i].Cases[j].ExtraWeight;
1426       // Set the current basic block to the mbb we wish to insert the code into
1427       FuncInfo->MBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1428       FuncInfo->InsertPt = FuncInfo->MBB->end();
1429       // Emit the code
1430       if (j+1 != ej)
1431         SDB->visitBitTestCase(SDB->BitTestCases[i],
1432                               SDB->BitTestCases[i].Cases[j+1].ThisBB,
1433                               UnhandledWeight,
1434                               SDB->BitTestCases[i].Reg,
1435                               SDB->BitTestCases[i].Cases[j],
1436                               FuncInfo->MBB);
1437       else
1438         SDB->visitBitTestCase(SDB->BitTestCases[i],
1439                               SDB->BitTestCases[i].Default,
1440                               UnhandledWeight,
1441                               SDB->BitTestCases[i].Reg,
1442                               SDB->BitTestCases[i].Cases[j],
1443                               FuncInfo->MBB);
1444
1445
1446       CurDAG->setRoot(SDB->getRoot());
1447       SDB->clear();
1448       CodeGenAndEmitDAG();
1449     }
1450
1451     // Update PHI Nodes
1452     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1453          pi != pe; ++pi) {
1454       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1455       MachineBasicBlock *PHIBB = PHI->getParent();
1456       assert(PHI->isPHI() &&
1457              "This is not a machine PHI node that we are updating!");
1458       // This is "default" BB. We have two jumps to it. From "header" BB and
1459       // from last "case" BB.
1460       if (PHIBB == SDB->BitTestCases[i].Default)
1461         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1462            .addMBB(SDB->BitTestCases[i].Parent)
1463            .addReg(FuncInfo->PHINodesToUpdate[pi].second)
1464            .addMBB(SDB->BitTestCases[i].Cases.back().ThisBB);
1465       // One of "cases" BB.
1466       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
1467            j != ej; ++j) {
1468         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1469         if (cBB->isSuccessor(PHIBB))
1470           PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(cBB);
1471       }
1472     }
1473   }
1474   SDB->BitTestCases.clear();
1475
1476   // If the JumpTable record is filled in, then we need to emit a jump table.
1477   // Updating the PHI nodes is tricky in this case, since we need to determine
1478   // whether the PHI is a successor of the range check MBB or the jump table MBB
1479   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
1480     // Lower header first, if it wasn't already lowered
1481     if (!SDB->JTCases[i].first.Emitted) {
1482       // Set the current basic block to the mbb we wish to insert the code into
1483       FuncInfo->MBB = SDB->JTCases[i].first.HeaderBB;
1484       FuncInfo->InsertPt = FuncInfo->MBB->end();
1485       // Emit the code
1486       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first,
1487                                 FuncInfo->MBB);
1488       CurDAG->setRoot(SDB->getRoot());
1489       SDB->clear();
1490       CodeGenAndEmitDAG();
1491     }
1492
1493     // Set the current basic block to the mbb we wish to insert the code into
1494     FuncInfo->MBB = SDB->JTCases[i].second.MBB;
1495     FuncInfo->InsertPt = FuncInfo->MBB->end();
1496     // Emit the code
1497     SDB->visitJumpTable(SDB->JTCases[i].second);
1498     CurDAG->setRoot(SDB->getRoot());
1499     SDB->clear();
1500     CodeGenAndEmitDAG();
1501
1502     // Update PHI Nodes
1503     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1504          pi != pe; ++pi) {
1505       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1506       MachineBasicBlock *PHIBB = PHI->getParent();
1507       assert(PHI->isPHI() &&
1508              "This is not a machine PHI node that we are updating!");
1509       // "default" BB. We can go there only from header BB.
1510       if (PHIBB == SDB->JTCases[i].second.Default)
1511         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1512            .addMBB(SDB->JTCases[i].first.HeaderBB);
1513       // JT BB. Just iterate over successors here
1514       if (FuncInfo->MBB->isSuccessor(PHIBB))
1515         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(FuncInfo->MBB);
1516     }
1517   }
1518   SDB->JTCases.clear();
1519
1520   // If the switch block involved a branch to one of the actual successors, we
1521   // need to update PHI nodes in that block.
1522   for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1523     MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1524     assert(PHI->isPHI() &&
1525            "This is not a machine PHI node that we are updating!");
1526     if (FuncInfo->MBB->isSuccessor(PHI->getParent()))
1527       PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1528   }
1529
1530   // If we generated any switch lowering information, build and codegen any
1531   // additional DAGs necessary.
1532   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1533     // Set the current basic block to the mbb we wish to insert the code into
1534     FuncInfo->MBB = SDB->SwitchCases[i].ThisBB;
1535     FuncInfo->InsertPt = FuncInfo->MBB->end();
1536
1537     // Determine the unique successors.
1538     SmallVector<MachineBasicBlock *, 2> Succs;
1539     Succs.push_back(SDB->SwitchCases[i].TrueBB);
1540     if (SDB->SwitchCases[i].TrueBB != SDB->SwitchCases[i].FalseBB)
1541       Succs.push_back(SDB->SwitchCases[i].FalseBB);
1542
1543     // Emit the code. Note that this could result in FuncInfo->MBB being split.
1544     SDB->visitSwitchCase(SDB->SwitchCases[i], FuncInfo->MBB);
1545     CurDAG->setRoot(SDB->getRoot());
1546     SDB->clear();
1547     CodeGenAndEmitDAG();
1548
1549     // Remember the last block, now that any splitting is done, for use in
1550     // populating PHI nodes in successors.
1551     MachineBasicBlock *ThisBB = FuncInfo->MBB;
1552
1553     // Handle any PHI nodes in successors of this chunk, as if we were coming
1554     // from the original BB before switch expansion.  Note that PHI nodes can
1555     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1556     // handle them the right number of times.
1557     for (unsigned i = 0, e = Succs.size(); i != e; ++i) {
1558       FuncInfo->MBB = Succs[i];
1559       FuncInfo->InsertPt = FuncInfo->MBB->end();
1560       // FuncInfo->MBB may have been removed from the CFG if a branch was
1561       // constant folded.
1562       if (ThisBB->isSuccessor(FuncInfo->MBB)) {
1563         for (MachineBasicBlock::iterator
1564              MBBI = FuncInfo->MBB->begin(), MBBE = FuncInfo->MBB->end();
1565              MBBI != MBBE && MBBI->isPHI(); ++MBBI) {
1566           MachineInstrBuilder PHI(*MF, MBBI);
1567           // This value for this PHI node is recorded in PHINodesToUpdate.
1568           for (unsigned pn = 0; ; ++pn) {
1569             assert(pn != FuncInfo->PHINodesToUpdate.size() &&
1570                    "Didn't find PHI entry!");
1571             if (FuncInfo->PHINodesToUpdate[pn].first == PHI) {
1572               PHI.addReg(FuncInfo->PHINodesToUpdate[pn].second).addMBB(ThisBB);
1573               break;
1574             }
1575           }
1576         }
1577       }
1578     }
1579   }
1580   SDB->SwitchCases.clear();
1581 }
1582
1583
1584 /// Create the scheduler. If a specific scheduler was specified
1585 /// via the SchedulerRegistry, use it, otherwise select the
1586 /// one preferred by the target.
1587 ///
1588 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1589   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1590
1591   if (!Ctor) {
1592     Ctor = ISHeuristic;
1593     RegisterScheduler::setDefault(Ctor);
1594   }
1595
1596   return Ctor(this, OptLevel);
1597 }
1598
1599 //===----------------------------------------------------------------------===//
1600 // Helper functions used by the generated instruction selector.
1601 //===----------------------------------------------------------------------===//
1602 // Calls to these methods are generated by tblgen.
1603
1604 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1605 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1606 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1607 /// specified in the .td file (e.g. 255).
1608 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1609                                     int64_t DesiredMaskS) const {
1610   const APInt &ActualMask = RHS->getAPIntValue();
1611   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1612
1613   // If the actual mask exactly matches, success!
1614   if (ActualMask == DesiredMask)
1615     return true;
1616
1617   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1618   if (ActualMask.intersects(~DesiredMask))
1619     return false;
1620
1621   // Otherwise, the DAG Combiner may have proven that the value coming in is
1622   // either already zero or is not demanded.  Check for known zero input bits.
1623   APInt NeededMask = DesiredMask & ~ActualMask;
1624   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1625     return true;
1626
1627   // TODO: check to see if missing bits are just not demanded.
1628
1629   // Otherwise, this pattern doesn't match.
1630   return false;
1631 }
1632
1633 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1634 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1635 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1636 /// specified in the .td file (e.g. 255).
1637 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1638                                    int64_t DesiredMaskS) const {
1639   const APInt &ActualMask = RHS->getAPIntValue();
1640   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1641
1642   // If the actual mask exactly matches, success!
1643   if (ActualMask == DesiredMask)
1644     return true;
1645
1646   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1647   if (ActualMask.intersects(~DesiredMask))
1648     return false;
1649
1650   // Otherwise, the DAG Combiner may have proven that the value coming in is
1651   // either already zero or is not demanded.  Check for known zero input bits.
1652   APInt NeededMask = DesiredMask & ~ActualMask;
1653
1654   APInt KnownZero, KnownOne;
1655   CurDAG->computeKnownBits(LHS, KnownZero, KnownOne);
1656
1657   // If all the missing bits in the or are already known to be set, match!
1658   if ((NeededMask & KnownOne) == NeededMask)
1659     return true;
1660
1661   // TODO: check to see if missing bits are just not demanded.
1662
1663   // Otherwise, this pattern doesn't match.
1664   return false;
1665 }
1666
1667
1668 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1669 /// by tblgen.  Others should not call it.
1670 void SelectionDAGISel::
1671 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops) {
1672   std::vector<SDValue> InOps;
1673   std::swap(InOps, Ops);
1674
1675   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1676   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1677   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1678   Ops.push_back(InOps[InlineAsm::Op_ExtraInfo]);  // 3 (SideEffect, AlignStack)
1679
1680   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1681   if (InOps[e-1].getValueType() == MVT::Glue)
1682     --e;  // Don't process a glue operand if it is here.
1683
1684   while (i != e) {
1685     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1686     if (!InlineAsm::isMemKind(Flags)) {
1687       // Just skip over this operand, copying the operands verbatim.
1688       Ops.insert(Ops.end(), InOps.begin()+i,
1689                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1690       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1691     } else {
1692       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1693              "Memory operand with multiple values?");
1694       // Otherwise, this is a memory operand.  Ask the target to select it.
1695       std::vector<SDValue> SelOps;
1696       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps))
1697         report_fatal_error("Could not match memory address.  Inline asm"
1698                            " failure!");
1699
1700       // Add this to the output node.
1701       unsigned NewFlags =
1702         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1703       Ops.push_back(CurDAG->getTargetConstant(NewFlags, MVT::i32));
1704       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1705       i += 2;
1706     }
1707   }
1708
1709   // Add the glue input back if present.
1710   if (e != InOps.size())
1711     Ops.push_back(InOps.back());
1712 }
1713
1714 /// findGlueUse - Return use of MVT::Glue value produced by the specified
1715 /// SDNode.
1716 ///
1717 static SDNode *findGlueUse(SDNode *N) {
1718   unsigned FlagResNo = N->getNumValues()-1;
1719   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1720     SDUse &Use = I.getUse();
1721     if (Use.getResNo() == FlagResNo)
1722       return Use.getUser();
1723   }
1724   return nullptr;
1725 }
1726
1727 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1728 /// This function recursively traverses up the operand chain, ignoring
1729 /// certain nodes.
1730 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1731                           SDNode *Root, SmallPtrSetImpl<SDNode*> &Visited,
1732                           bool IgnoreChains) {
1733   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1734   // greater than all of its (recursive) operands.  If we scan to a point where
1735   // 'use' is smaller than the node we're scanning for, then we know we will
1736   // never find it.
1737   //
1738   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1739   // happen because we scan down to newly selected nodes in the case of glue
1740   // uses.
1741   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1742     return false;
1743
1744   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1745   // won't fail if we scan it again.
1746   if (!Visited.insert(Use))
1747     return false;
1748
1749   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1750     // Ignore chain uses, they are validated by HandleMergeInputChains.
1751     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1752       continue;
1753
1754     SDNode *N = Use->getOperand(i).getNode();
1755     if (N == Def) {
1756       if (Use == ImmedUse || Use == Root)
1757         continue;  // We are not looking for immediate use.
1758       assert(N != Root);
1759       return true;
1760     }
1761
1762     // Traverse up the operand chain.
1763     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1764       return true;
1765   }
1766   return false;
1767 }
1768
1769 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1770 /// operand node N of U during instruction selection that starts at Root.
1771 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1772                                           SDNode *Root) const {
1773   if (OptLevel == CodeGenOpt::None) return false;
1774   return N.hasOneUse();
1775 }
1776
1777 /// IsLegalToFold - Returns true if the specific operand node N of
1778 /// U can be folded during instruction selection that starts at Root.
1779 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1780                                      CodeGenOpt::Level OptLevel,
1781                                      bool IgnoreChains) {
1782   if (OptLevel == CodeGenOpt::None) return false;
1783
1784   // If Root use can somehow reach N through a path that that doesn't contain
1785   // U then folding N would create a cycle. e.g. In the following
1786   // diagram, Root can reach N through X. If N is folded into into Root, then
1787   // X is both a predecessor and a successor of U.
1788   //
1789   //          [N*]           //
1790   //         ^   ^           //
1791   //        /     \          //
1792   //      [U*]    [X]?       //
1793   //        ^     ^          //
1794   //         \   /           //
1795   //          \ /            //
1796   //         [Root*]         //
1797   //
1798   // * indicates nodes to be folded together.
1799   //
1800   // If Root produces glue, then it gets (even more) interesting. Since it
1801   // will be "glued" together with its glue use in the scheduler, we need to
1802   // check if it might reach N.
1803   //
1804   //          [N*]           //
1805   //         ^   ^           //
1806   //        /     \          //
1807   //      [U*]    [X]?       //
1808   //        ^       ^        //
1809   //         \       \       //
1810   //          \      |       //
1811   //         [Root*] |       //
1812   //          ^      |       //
1813   //          f      |       //
1814   //          |      /       //
1815   //         [Y]    /        //
1816   //           ^   /         //
1817   //           f  /          //
1818   //           | /           //
1819   //          [GU]           //
1820   //
1821   // If GU (glue use) indirectly reaches N (the load), and Root folds N
1822   // (call it Fold), then X is a predecessor of GU and a successor of
1823   // Fold. But since Fold and GU are glued together, this will create
1824   // a cycle in the scheduling graph.
1825
1826   // If the node has glue, walk down the graph to the "lowest" node in the
1827   // glueged set.
1828   EVT VT = Root->getValueType(Root->getNumValues()-1);
1829   while (VT == MVT::Glue) {
1830     SDNode *GU = findGlueUse(Root);
1831     if (!GU)
1832       break;
1833     Root = GU;
1834     VT = Root->getValueType(Root->getNumValues()-1);
1835
1836     // If our query node has a glue result with a use, we've walked up it.  If
1837     // the user (which has already been selected) has a chain or indirectly uses
1838     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1839     // this, we cannot ignore chains in this predicate.
1840     IgnoreChains = false;
1841   }
1842
1843
1844   SmallPtrSet<SDNode*, 16> Visited;
1845   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1846 }
1847
1848 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1849   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1850   SelectInlineAsmMemoryOperands(Ops);
1851
1852   EVT VTs[] = { MVT::Other, MVT::Glue };
1853   SDValue New = CurDAG->getNode(ISD::INLINEASM, SDLoc(N), VTs, Ops);
1854   New->setNodeId(-1);
1855   return New.getNode();
1856 }
1857
1858 SDNode
1859 *SelectionDAGISel::Select_READ_REGISTER(SDNode *Op) {
1860   SDLoc dl(Op);
1861   MDNodeSDNode *MD = dyn_cast<MDNodeSDNode>(Op->getOperand(0));
1862   const MDString *RegStr = dyn_cast<MDString>(MD->getMD()->getOperand(0));
1863   unsigned Reg = getTargetLowering()->getRegisterByName(
1864                  RegStr->getString().data(), Op->getValueType(0));
1865   SDValue New = CurDAG->getCopyFromReg(
1866                         CurDAG->getEntryNode(), dl, Reg, Op->getValueType(0));
1867   New->setNodeId(-1);
1868   return New.getNode();
1869 }
1870
1871 SDNode
1872 *SelectionDAGISel::Select_WRITE_REGISTER(SDNode *Op) {
1873   SDLoc dl(Op);
1874   MDNodeSDNode *MD = dyn_cast<MDNodeSDNode>(Op->getOperand(1));
1875   const MDString *RegStr = dyn_cast<MDString>(MD->getMD()->getOperand(0));
1876   unsigned Reg = getTargetLowering()->getRegisterByName(
1877                  RegStr->getString().data(), Op->getOperand(2).getValueType());
1878   SDValue New = CurDAG->getCopyToReg(
1879                         CurDAG->getEntryNode(), dl, Reg, Op->getOperand(2));
1880   New->setNodeId(-1);
1881   return New.getNode();
1882 }
1883
1884
1885
1886 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1887   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1888 }
1889
1890 /// GetVBR - decode a vbr encoding whose top bit is set.
1891 LLVM_ATTRIBUTE_ALWAYS_INLINE static uint64_t
1892 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1893   assert(Val >= 128 && "Not a VBR");
1894   Val &= 127;  // Remove first vbr bit.
1895
1896   unsigned Shift = 7;
1897   uint64_t NextBits;
1898   do {
1899     NextBits = MatcherTable[Idx++];
1900     Val |= (NextBits&127) << Shift;
1901     Shift += 7;
1902   } while (NextBits & 128);
1903
1904   return Val;
1905 }
1906
1907
1908 /// UpdateChainsAndGlue - When a match is complete, this method updates uses of
1909 /// interior glue and chain results to use the new glue and chain results.
1910 void SelectionDAGISel::
1911 UpdateChainsAndGlue(SDNode *NodeToMatch, SDValue InputChain,
1912                     const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1913                     SDValue InputGlue,
1914                     const SmallVectorImpl<SDNode*> &GlueResultNodesMatched,
1915                     bool isMorphNodeTo) {
1916   SmallVector<SDNode*, 4> NowDeadNodes;
1917
1918   // Now that all the normal results are replaced, we replace the chain and
1919   // glue results if present.
1920   if (!ChainNodesMatched.empty()) {
1921     assert(InputChain.getNode() &&
1922            "Matched input chains but didn't produce a chain");
1923     // Loop over all of the nodes we matched that produced a chain result.
1924     // Replace all the chain results with the final chain we ended up with.
1925     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1926       SDNode *ChainNode = ChainNodesMatched[i];
1927
1928       // If this node was already deleted, don't look at it.
1929       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1930         continue;
1931
1932       // Don't replace the results of the root node if we're doing a
1933       // MorphNodeTo.
1934       if (ChainNode == NodeToMatch && isMorphNodeTo)
1935         continue;
1936
1937       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1938       if (ChainVal.getValueType() == MVT::Glue)
1939         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
1940       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
1941       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain);
1942
1943       // If the node became dead and we haven't already seen it, delete it.
1944       if (ChainNode->use_empty() &&
1945           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
1946         NowDeadNodes.push_back(ChainNode);
1947     }
1948   }
1949
1950   // If the result produces glue, update any glue results in the matched
1951   // pattern with the glue result.
1952   if (InputGlue.getNode()) {
1953     // Handle any interior nodes explicitly marked.
1954     for (unsigned i = 0, e = GlueResultNodesMatched.size(); i != e; ++i) {
1955       SDNode *FRN = GlueResultNodesMatched[i];
1956
1957       // If this node was already deleted, don't look at it.
1958       if (FRN->getOpcode() == ISD::DELETED_NODE)
1959         continue;
1960
1961       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Glue &&
1962              "Doesn't have a glue result");
1963       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
1964                                         InputGlue);
1965
1966       // If the node became dead and we haven't already seen it, delete it.
1967       if (FRN->use_empty() &&
1968           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
1969         NowDeadNodes.push_back(FRN);
1970     }
1971   }
1972
1973   if (!NowDeadNodes.empty())
1974     CurDAG->RemoveDeadNodes(NowDeadNodes);
1975
1976   DEBUG(dbgs() << "ISEL: Match complete!\n");
1977 }
1978
1979 enum ChainResult {
1980   CR_Simple,
1981   CR_InducesCycle,
1982   CR_LeadsToInteriorNode
1983 };
1984
1985 /// WalkChainUsers - Walk down the users of the specified chained node that is
1986 /// part of the pattern we're matching, looking at all of the users we find.
1987 /// This determines whether something is an interior node, whether we have a
1988 /// non-pattern node in between two pattern nodes (which prevent folding because
1989 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
1990 /// between pattern nodes (in which case the TF becomes part of the pattern).
1991 ///
1992 /// The walk we do here is guaranteed to be small because we quickly get down to
1993 /// already selected nodes "below" us.
1994 static ChainResult
1995 WalkChainUsers(const SDNode *ChainedNode,
1996                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
1997                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
1998   ChainResult Result = CR_Simple;
1999
2000   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
2001          E = ChainedNode->use_end(); UI != E; ++UI) {
2002     // Make sure the use is of the chain, not some other value we produce.
2003     if (UI.getUse().getValueType() != MVT::Other) continue;
2004
2005     SDNode *User = *UI;
2006
2007     if (User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
2008       continue;
2009
2010     // If we see an already-selected machine node, then we've gone beyond the
2011     // pattern that we're selecting down into the already selected chunk of the
2012     // DAG.
2013     unsigned UserOpcode = User->getOpcode();
2014     if (User->isMachineOpcode() ||
2015         UserOpcode == ISD::CopyToReg ||
2016         UserOpcode == ISD::CopyFromReg ||
2017         UserOpcode == ISD::INLINEASM ||
2018         UserOpcode == ISD::EH_LABEL ||
2019         UserOpcode == ISD::LIFETIME_START ||
2020         UserOpcode == ISD::LIFETIME_END) {
2021       // If their node ID got reset to -1 then they've already been selected.
2022       // Treat them like a MachineOpcode.
2023       if (User->getNodeId() == -1)
2024         continue;
2025     }
2026
2027     // If we have a TokenFactor, we handle it specially.
2028     if (User->getOpcode() != ISD::TokenFactor) {
2029       // If the node isn't a token factor and isn't part of our pattern, then it
2030       // must be a random chained node in between two nodes we're selecting.
2031       // This happens when we have something like:
2032       //   x = load ptr
2033       //   call
2034       //   y = x+4
2035       //   store y -> ptr
2036       // Because we structurally match the load/store as a read/modify/write,
2037       // but the call is chained between them.  We cannot fold in this case
2038       // because it would induce a cycle in the graph.
2039       if (!std::count(ChainedNodesInPattern.begin(),
2040                       ChainedNodesInPattern.end(), User))
2041         return CR_InducesCycle;
2042
2043       // Otherwise we found a node that is part of our pattern.  For example in:
2044       //   x = load ptr
2045       //   y = x+4
2046       //   store y -> ptr
2047       // This would happen when we're scanning down from the load and see the
2048       // store as a user.  Record that there is a use of ChainedNode that is
2049       // part of the pattern and keep scanning uses.
2050       Result = CR_LeadsToInteriorNode;
2051       InteriorChainedNodes.push_back(User);
2052       continue;
2053     }
2054
2055     // If we found a TokenFactor, there are two cases to consider: first if the
2056     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
2057     // uses of the TF are in our pattern) we just want to ignore it.  Second,
2058     // the TokenFactor can be sandwiched in between two chained nodes, like so:
2059     //     [Load chain]
2060     //         ^
2061     //         |
2062     //       [Load]
2063     //       ^    ^
2064     //       |    \                    DAG's like cheese
2065     //      /       \                       do you?
2066     //     /         |
2067     // [TokenFactor] [Op]
2068     //     ^          ^
2069     //     |          |
2070     //      \        /
2071     //       \      /
2072     //       [Store]
2073     //
2074     // In this case, the TokenFactor becomes part of our match and we rewrite it
2075     // as a new TokenFactor.
2076     //
2077     // To distinguish these two cases, do a recursive walk down the uses.
2078     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
2079     case CR_Simple:
2080       // If the uses of the TokenFactor are just already-selected nodes, ignore
2081       // it, it is "below" our pattern.
2082       continue;
2083     case CR_InducesCycle:
2084       // If the uses of the TokenFactor lead to nodes that are not part of our
2085       // pattern that are not selected, folding would turn this into a cycle,
2086       // bail out now.
2087       return CR_InducesCycle;
2088     case CR_LeadsToInteriorNode:
2089       break;  // Otherwise, keep processing.
2090     }
2091
2092     // Okay, we know we're in the interesting interior case.  The TokenFactor
2093     // is now going to be considered part of the pattern so that we rewrite its
2094     // uses (it may have uses that are not part of the pattern) with the
2095     // ultimate chain result of the generated code.  We will also add its chain
2096     // inputs as inputs to the ultimate TokenFactor we create.
2097     Result = CR_LeadsToInteriorNode;
2098     ChainedNodesInPattern.push_back(User);
2099     InteriorChainedNodes.push_back(User);
2100     continue;
2101   }
2102
2103   return Result;
2104 }
2105
2106 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
2107 /// operation for when the pattern matched at least one node with a chains.  The
2108 /// input vector contains a list of all of the chained nodes that we match.  We
2109 /// must determine if this is a valid thing to cover (i.e. matching it won't
2110 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
2111 /// be used as the input node chain for the generated nodes.
2112 static SDValue
2113 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
2114                        SelectionDAG *CurDAG) {
2115   // Walk all of the chained nodes we've matched, recursively scanning down the
2116   // users of the chain result. This adds any TokenFactor nodes that are caught
2117   // in between chained nodes to the chained and interior nodes list.
2118   SmallVector<SDNode*, 3> InteriorChainedNodes;
2119   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2120     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
2121                        InteriorChainedNodes) == CR_InducesCycle)
2122       return SDValue(); // Would induce a cycle.
2123   }
2124
2125   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
2126   // that we are interested in.  Form our input TokenFactor node.
2127   SmallVector<SDValue, 3> InputChains;
2128   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2129     // Add the input chain of this node to the InputChains list (which will be
2130     // the operands of the generated TokenFactor) if it's not an interior node.
2131     SDNode *N = ChainNodesMatched[i];
2132     if (N->getOpcode() != ISD::TokenFactor) {
2133       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
2134         continue;
2135
2136       // Otherwise, add the input chain.
2137       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
2138       assert(InChain.getValueType() == MVT::Other && "Not a chain");
2139       InputChains.push_back(InChain);
2140       continue;
2141     }
2142
2143     // If we have a token factor, we want to add all inputs of the token factor
2144     // that are not part of the pattern we're matching.
2145     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
2146       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
2147                       N->getOperand(op).getNode()))
2148         InputChains.push_back(N->getOperand(op));
2149     }
2150   }
2151
2152   if (InputChains.size() == 1)
2153     return InputChains[0];
2154   return CurDAG->getNode(ISD::TokenFactor, SDLoc(ChainNodesMatched[0]),
2155                          MVT::Other, InputChains);
2156 }
2157
2158 /// MorphNode - Handle morphing a node in place for the selector.
2159 SDNode *SelectionDAGISel::
2160 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
2161           ArrayRef<SDValue> Ops, unsigned EmitNodeInfo) {
2162   // It is possible we're using MorphNodeTo to replace a node with no
2163   // normal results with one that has a normal result (or we could be
2164   // adding a chain) and the input could have glue and chains as well.
2165   // In this case we need to shift the operands down.
2166   // FIXME: This is a horrible hack and broken in obscure cases, no worse
2167   // than the old isel though.
2168   int OldGlueResultNo = -1, OldChainResultNo = -1;
2169
2170   unsigned NTMNumResults = Node->getNumValues();
2171   if (Node->getValueType(NTMNumResults-1) == MVT::Glue) {
2172     OldGlueResultNo = NTMNumResults-1;
2173     if (NTMNumResults != 1 &&
2174         Node->getValueType(NTMNumResults-2) == MVT::Other)
2175       OldChainResultNo = NTMNumResults-2;
2176   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
2177     OldChainResultNo = NTMNumResults-1;
2178
2179   // Call the underlying SelectionDAG routine to do the transmogrification. Note
2180   // that this deletes operands of the old node that become dead.
2181   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops);
2182
2183   // MorphNodeTo can operate in two ways: if an existing node with the
2184   // specified operands exists, it can just return it.  Otherwise, it
2185   // updates the node in place to have the requested operands.
2186   if (Res == Node) {
2187     // If we updated the node in place, reset the node ID.  To the isel,
2188     // this should be just like a newly allocated machine node.
2189     Res->setNodeId(-1);
2190   }
2191
2192   unsigned ResNumResults = Res->getNumValues();
2193   // Move the glue if needed.
2194   if ((EmitNodeInfo & OPFL_GlueOutput) && OldGlueResultNo != -1 &&
2195       (unsigned)OldGlueResultNo != ResNumResults-1)
2196     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldGlueResultNo),
2197                                       SDValue(Res, ResNumResults-1));
2198
2199   if ((EmitNodeInfo & OPFL_GlueOutput) != 0)
2200     --ResNumResults;
2201
2202   // Move the chain reference if needed.
2203   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
2204       (unsigned)OldChainResultNo != ResNumResults-1)
2205     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
2206                                       SDValue(Res, ResNumResults-1));
2207
2208   // Otherwise, no replacement happened because the node already exists. Replace
2209   // Uses of the old node with the new one.
2210   if (Res != Node)
2211     CurDAG->ReplaceAllUsesWith(Node, Res);
2212
2213   return Res;
2214 }
2215
2216 /// CheckSame - Implements OP_CheckSame.
2217 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2218 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2219           SDValue N,
2220           const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2221   // Accept if it is exactly the same as a previously recorded node.
2222   unsigned RecNo = MatcherTable[MatcherIndex++];
2223   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2224   return N == RecordedNodes[RecNo].first;
2225 }
2226
2227 /// CheckChildSame - Implements OP_CheckChildXSame.
2228 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2229 CheckChildSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2230              SDValue N,
2231              const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes,
2232              unsigned ChildNo) {
2233   if (ChildNo >= N.getNumOperands())
2234     return false;  // Match fails if out of range child #.
2235   return ::CheckSame(MatcherTable, MatcherIndex, N.getOperand(ChildNo),
2236                      RecordedNodes);
2237 }
2238
2239 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
2240 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2241 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2242                       const SelectionDAGISel &SDISel) {
2243   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
2244 }
2245
2246 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
2247 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2248 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2249                    const SelectionDAGISel &SDISel, SDNode *N) {
2250   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
2251 }
2252
2253 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2254 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2255             SDNode *N) {
2256   uint16_t Opc = MatcherTable[MatcherIndex++];
2257   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2258   return N->getOpcode() == Opc;
2259 }
2260
2261 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2262 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2263           SDValue N, const TargetLowering *TLI) {
2264   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2265   if (N.getValueType() == VT) return true;
2266
2267   // Handle the case when VT is iPTR.
2268   return VT == MVT::iPTR && N.getValueType() == TLI->getPointerTy();
2269 }
2270
2271 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2272 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2273                SDValue N, const TargetLowering *TLI, unsigned ChildNo) {
2274   if (ChildNo >= N.getNumOperands())
2275     return false;  // Match fails if out of range child #.
2276   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
2277 }
2278
2279 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2280 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2281               SDValue N) {
2282   return cast<CondCodeSDNode>(N)->get() ==
2283       (ISD::CondCode)MatcherTable[MatcherIndex++];
2284 }
2285
2286 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2287 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2288                SDValue N, const TargetLowering *TLI) {
2289   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2290   if (cast<VTSDNode>(N)->getVT() == VT)
2291     return true;
2292
2293   // Handle the case when VT is iPTR.
2294   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI->getPointerTy();
2295 }
2296
2297 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2298 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2299              SDValue N) {
2300   int64_t Val = MatcherTable[MatcherIndex++];
2301   if (Val & 128)
2302     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2303
2304   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
2305   return C && C->getSExtValue() == Val;
2306 }
2307
2308 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2309 CheckChildInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2310                   SDValue N, unsigned ChildNo) {
2311   if (ChildNo >= N.getNumOperands())
2312     return false;  // Match fails if out of range child #.
2313   return ::CheckInteger(MatcherTable, MatcherIndex, N.getOperand(ChildNo));
2314 }
2315
2316 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2317 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2318             SDValue N, const SelectionDAGISel &SDISel) {
2319   int64_t Val = MatcherTable[MatcherIndex++];
2320   if (Val & 128)
2321     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2322
2323   if (N->getOpcode() != ISD::AND) return false;
2324
2325   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2326   return C && SDISel.CheckAndMask(N.getOperand(0), C, Val);
2327 }
2328
2329 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2330 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2331            SDValue N, const SelectionDAGISel &SDISel) {
2332   int64_t Val = MatcherTable[MatcherIndex++];
2333   if (Val & 128)
2334     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2335
2336   if (N->getOpcode() != ISD::OR) return false;
2337
2338   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2339   return C && SDISel.CheckOrMask(N.getOperand(0), C, Val);
2340 }
2341
2342 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
2343 /// scope, evaluate the current node.  If the current predicate is known to
2344 /// fail, set Result=true and return anything.  If the current predicate is
2345 /// known to pass, set Result=false and return the MatcherIndex to continue
2346 /// with.  If the current predicate is unknown, set Result=false and return the
2347 /// MatcherIndex to continue with.
2348 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
2349                                        unsigned Index, SDValue N,
2350                                        bool &Result,
2351                                        const SelectionDAGISel &SDISel,
2352                  SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2353   switch (Table[Index++]) {
2354   default:
2355     Result = false;
2356     return Index-1;  // Could not evaluate this predicate.
2357   case SelectionDAGISel::OPC_CheckSame:
2358     Result = !::CheckSame(Table, Index, N, RecordedNodes);
2359     return Index;
2360   case SelectionDAGISel::OPC_CheckChild0Same:
2361   case SelectionDAGISel::OPC_CheckChild1Same:
2362   case SelectionDAGISel::OPC_CheckChild2Same:
2363   case SelectionDAGISel::OPC_CheckChild3Same:
2364     Result = !::CheckChildSame(Table, Index, N, RecordedNodes,
2365                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Same);
2366     return Index;
2367   case SelectionDAGISel::OPC_CheckPatternPredicate:
2368     Result = !::CheckPatternPredicate(Table, Index, SDISel);
2369     return Index;
2370   case SelectionDAGISel::OPC_CheckPredicate:
2371     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
2372     return Index;
2373   case SelectionDAGISel::OPC_CheckOpcode:
2374     Result = !::CheckOpcode(Table, Index, N.getNode());
2375     return Index;
2376   case SelectionDAGISel::OPC_CheckType:
2377     Result = !::CheckType(Table, Index, N, SDISel.getTargetLowering());
2378     return Index;
2379   case SelectionDAGISel::OPC_CheckChild0Type:
2380   case SelectionDAGISel::OPC_CheckChild1Type:
2381   case SelectionDAGISel::OPC_CheckChild2Type:
2382   case SelectionDAGISel::OPC_CheckChild3Type:
2383   case SelectionDAGISel::OPC_CheckChild4Type:
2384   case SelectionDAGISel::OPC_CheckChild5Type:
2385   case SelectionDAGISel::OPC_CheckChild6Type:
2386   case SelectionDAGISel::OPC_CheckChild7Type:
2387     Result = !::CheckChildType(Table, Index, N, SDISel.getTargetLowering(),
2388                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Type);
2389     return Index;
2390   case SelectionDAGISel::OPC_CheckCondCode:
2391     Result = !::CheckCondCode(Table, Index, N);
2392     return Index;
2393   case SelectionDAGISel::OPC_CheckValueType:
2394     Result = !::CheckValueType(Table, Index, N, SDISel.getTargetLowering());
2395     return Index;
2396   case SelectionDAGISel::OPC_CheckInteger:
2397     Result = !::CheckInteger(Table, Index, N);
2398     return Index;
2399   case SelectionDAGISel::OPC_CheckChild0Integer:
2400   case SelectionDAGISel::OPC_CheckChild1Integer:
2401   case SelectionDAGISel::OPC_CheckChild2Integer:
2402   case SelectionDAGISel::OPC_CheckChild3Integer:
2403   case SelectionDAGISel::OPC_CheckChild4Integer:
2404     Result = !::CheckChildInteger(Table, Index, N,
2405                      Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Integer);
2406     return Index;
2407   case SelectionDAGISel::OPC_CheckAndImm:
2408     Result = !::CheckAndImm(Table, Index, N, SDISel);
2409     return Index;
2410   case SelectionDAGISel::OPC_CheckOrImm:
2411     Result = !::CheckOrImm(Table, Index, N, SDISel);
2412     return Index;
2413   }
2414 }
2415
2416 namespace {
2417
2418 struct MatchScope {
2419   /// FailIndex - If this match fails, this is the index to continue with.
2420   unsigned FailIndex;
2421
2422   /// NodeStack - The node stack when the scope was formed.
2423   SmallVector<SDValue, 4> NodeStack;
2424
2425   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
2426   unsigned NumRecordedNodes;
2427
2428   /// NumMatchedMemRefs - The number of matched memref entries.
2429   unsigned NumMatchedMemRefs;
2430
2431   /// InputChain/InputGlue - The current chain/glue
2432   SDValue InputChain, InputGlue;
2433
2434   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
2435   bool HasChainNodesMatched, HasGlueResultNodesMatched;
2436 };
2437
2438 }
2439
2440 SDNode *SelectionDAGISel::
2441 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
2442                  unsigned TableSize) {
2443   // FIXME: Should these even be selected?  Handle these cases in the caller?
2444   switch (NodeToMatch->getOpcode()) {
2445   default:
2446     break;
2447   case ISD::EntryToken:       // These nodes remain the same.
2448   case ISD::BasicBlock:
2449   case ISD::Register:
2450   case ISD::RegisterMask:
2451   case ISD::HANDLENODE:
2452   case ISD::MDNODE_SDNODE:
2453   case ISD::TargetConstant:
2454   case ISD::TargetConstantFP:
2455   case ISD::TargetConstantPool:
2456   case ISD::TargetFrameIndex:
2457   case ISD::TargetExternalSymbol:
2458   case ISD::TargetBlockAddress:
2459   case ISD::TargetJumpTable:
2460   case ISD::TargetGlobalTLSAddress:
2461   case ISD::TargetGlobalAddress:
2462   case ISD::TokenFactor:
2463   case ISD::CopyFromReg:
2464   case ISD::CopyToReg:
2465   case ISD::EH_LABEL:
2466   case ISD::LIFETIME_START:
2467   case ISD::LIFETIME_END:
2468     NodeToMatch->setNodeId(-1); // Mark selected.
2469     return nullptr;
2470   case ISD::AssertSext:
2471   case ISD::AssertZext:
2472     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
2473                                       NodeToMatch->getOperand(0));
2474     return nullptr;
2475   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
2476   case ISD::READ_REGISTER: return Select_READ_REGISTER(NodeToMatch);
2477   case ISD::WRITE_REGISTER: return Select_WRITE_REGISTER(NodeToMatch);
2478   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
2479   }
2480
2481   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
2482
2483   // Set up the node stack with NodeToMatch as the only node on the stack.
2484   SmallVector<SDValue, 8> NodeStack;
2485   SDValue N = SDValue(NodeToMatch, 0);
2486   NodeStack.push_back(N);
2487
2488   // MatchScopes - Scopes used when matching, if a match failure happens, this
2489   // indicates where to continue checking.
2490   SmallVector<MatchScope, 8> MatchScopes;
2491
2492   // RecordedNodes - This is the set of nodes that have been recorded by the
2493   // state machine.  The second value is the parent of the node, or null if the
2494   // root is recorded.
2495   SmallVector<std::pair<SDValue, SDNode*>, 8> RecordedNodes;
2496
2497   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
2498   // pattern.
2499   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
2500
2501   // These are the current input chain and glue for use when generating nodes.
2502   // Various Emit operations change these.  For example, emitting a copytoreg
2503   // uses and updates these.
2504   SDValue InputChain, InputGlue;
2505
2506   // ChainNodesMatched - If a pattern matches nodes that have input/output
2507   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
2508   // which ones they are.  The result is captured into this list so that we can
2509   // update the chain results when the pattern is complete.
2510   SmallVector<SDNode*, 3> ChainNodesMatched;
2511   SmallVector<SDNode*, 3> GlueResultNodesMatched;
2512
2513   DEBUG(dbgs() << "ISEL: Starting pattern match on root node: ";
2514         NodeToMatch->dump(CurDAG);
2515         dbgs() << '\n');
2516
2517   // Determine where to start the interpreter.  Normally we start at opcode #0,
2518   // but if the state machine starts with an OPC_SwitchOpcode, then we
2519   // accelerate the first lookup (which is guaranteed to be hot) with the
2520   // OpcodeOffset table.
2521   unsigned MatcherIndex = 0;
2522
2523   if (!OpcodeOffset.empty()) {
2524     // Already computed the OpcodeOffset table, just index into it.
2525     if (N.getOpcode() < OpcodeOffset.size())
2526       MatcherIndex = OpcodeOffset[N.getOpcode()];
2527     DEBUG(dbgs() << "  Initial Opcode index to " << MatcherIndex << "\n");
2528
2529   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
2530     // Otherwise, the table isn't computed, but the state machine does start
2531     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
2532     // is the first time we're selecting an instruction.
2533     unsigned Idx = 1;
2534     while (1) {
2535       // Get the size of this case.
2536       unsigned CaseSize = MatcherTable[Idx++];
2537       if (CaseSize & 128)
2538         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2539       if (CaseSize == 0) break;
2540
2541       // Get the opcode, add the index to the table.
2542       uint16_t Opc = MatcherTable[Idx++];
2543       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2544       if (Opc >= OpcodeOffset.size())
2545         OpcodeOffset.resize((Opc+1)*2);
2546       OpcodeOffset[Opc] = Idx;
2547       Idx += CaseSize;
2548     }
2549
2550     // Okay, do the lookup for the first opcode.
2551     if (N.getOpcode() < OpcodeOffset.size())
2552       MatcherIndex = OpcodeOffset[N.getOpcode()];
2553   }
2554
2555   while (1) {
2556     assert(MatcherIndex < TableSize && "Invalid index");
2557 #ifndef NDEBUG
2558     unsigned CurrentOpcodeIndex = MatcherIndex;
2559 #endif
2560     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2561     switch (Opcode) {
2562     case OPC_Scope: {
2563       // Okay, the semantics of this operation are that we should push a scope
2564       // then evaluate the first child.  However, pushing a scope only to have
2565       // the first check fail (which then pops it) is inefficient.  If we can
2566       // determine immediately that the first check (or first several) will
2567       // immediately fail, don't even bother pushing a scope for them.
2568       unsigned FailIndex;
2569
2570       while (1) {
2571         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2572         if (NumToSkip & 128)
2573           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2574         // Found the end of the scope with no match.
2575         if (NumToSkip == 0) {
2576           FailIndex = 0;
2577           break;
2578         }
2579
2580         FailIndex = MatcherIndex+NumToSkip;
2581
2582         unsigned MatcherIndexOfPredicate = MatcherIndex;
2583         (void)MatcherIndexOfPredicate; // silence warning.
2584
2585         // If we can't evaluate this predicate without pushing a scope (e.g. if
2586         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2587         // push the scope and evaluate the full predicate chain.
2588         bool Result;
2589         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2590                                               Result, *this, RecordedNodes);
2591         if (!Result)
2592           break;
2593
2594         DEBUG(dbgs() << "  Skipped scope entry (due to false predicate) at "
2595                      << "index " << MatcherIndexOfPredicate
2596                      << ", continuing at " << FailIndex << "\n");
2597         ++NumDAGIselRetries;
2598
2599         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2600         // move to the next case.
2601         MatcherIndex = FailIndex;
2602       }
2603
2604       // If the whole scope failed to match, bail.
2605       if (FailIndex == 0) break;
2606
2607       // Push a MatchScope which indicates where to go if the first child fails
2608       // to match.
2609       MatchScope NewEntry;
2610       NewEntry.FailIndex = FailIndex;
2611       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2612       NewEntry.NumRecordedNodes = RecordedNodes.size();
2613       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2614       NewEntry.InputChain = InputChain;
2615       NewEntry.InputGlue = InputGlue;
2616       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2617       NewEntry.HasGlueResultNodesMatched = !GlueResultNodesMatched.empty();
2618       MatchScopes.push_back(NewEntry);
2619       continue;
2620     }
2621     case OPC_RecordNode: {
2622       // Remember this node, it may end up being an operand in the pattern.
2623       SDNode *Parent = nullptr;
2624       if (NodeStack.size() > 1)
2625         Parent = NodeStack[NodeStack.size()-2].getNode();
2626       RecordedNodes.push_back(std::make_pair(N, Parent));
2627       continue;
2628     }
2629
2630     case OPC_RecordChild0: case OPC_RecordChild1:
2631     case OPC_RecordChild2: case OPC_RecordChild3:
2632     case OPC_RecordChild4: case OPC_RecordChild5:
2633     case OPC_RecordChild6: case OPC_RecordChild7: {
2634       unsigned ChildNo = Opcode-OPC_RecordChild0;
2635       if (ChildNo >= N.getNumOperands())
2636         break;  // Match fails if out of range child #.
2637
2638       RecordedNodes.push_back(std::make_pair(N->getOperand(ChildNo),
2639                                              N.getNode()));
2640       continue;
2641     }
2642     case OPC_RecordMemRef:
2643       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2644       continue;
2645
2646     case OPC_CaptureGlueInput:
2647       // If the current node has an input glue, capture it in InputGlue.
2648       if (N->getNumOperands() != 0 &&
2649           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Glue)
2650         InputGlue = N->getOperand(N->getNumOperands()-1);
2651       continue;
2652
2653     case OPC_MoveChild: {
2654       unsigned ChildNo = MatcherTable[MatcherIndex++];
2655       if (ChildNo >= N.getNumOperands())
2656         break;  // Match fails if out of range child #.
2657       N = N.getOperand(ChildNo);
2658       NodeStack.push_back(N);
2659       continue;
2660     }
2661
2662     case OPC_MoveParent:
2663       // Pop the current node off the NodeStack.
2664       NodeStack.pop_back();
2665       assert(!NodeStack.empty() && "Node stack imbalance!");
2666       N = NodeStack.back();
2667       continue;
2668
2669     case OPC_CheckSame:
2670       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2671       continue;
2672
2673     case OPC_CheckChild0Same: case OPC_CheckChild1Same:
2674     case OPC_CheckChild2Same: case OPC_CheckChild3Same:
2675       if (!::CheckChildSame(MatcherTable, MatcherIndex, N, RecordedNodes,
2676                             Opcode-OPC_CheckChild0Same))
2677         break;
2678       continue;
2679
2680     case OPC_CheckPatternPredicate:
2681       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2682       continue;
2683     case OPC_CheckPredicate:
2684       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2685                                 N.getNode()))
2686         break;
2687       continue;
2688     case OPC_CheckComplexPat: {
2689       unsigned CPNum = MatcherTable[MatcherIndex++];
2690       unsigned RecNo = MatcherTable[MatcherIndex++];
2691       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2692       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo].second,
2693                                RecordedNodes[RecNo].first, CPNum,
2694                                RecordedNodes))
2695         break;
2696       continue;
2697     }
2698     case OPC_CheckOpcode:
2699       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2700       continue;
2701
2702     case OPC_CheckType:
2703       if (!::CheckType(MatcherTable, MatcherIndex, N, getTargetLowering()))
2704         break;
2705       continue;
2706
2707     case OPC_SwitchOpcode: {
2708       unsigned CurNodeOpcode = N.getOpcode();
2709       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2710       unsigned CaseSize;
2711       while (1) {
2712         // Get the size of this case.
2713         CaseSize = MatcherTable[MatcherIndex++];
2714         if (CaseSize & 128)
2715           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2716         if (CaseSize == 0) break;
2717
2718         uint16_t Opc = MatcherTable[MatcherIndex++];
2719         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2720
2721         // If the opcode matches, then we will execute this case.
2722         if (CurNodeOpcode == Opc)
2723           break;
2724
2725         // Otherwise, skip over this case.
2726         MatcherIndex += CaseSize;
2727       }
2728
2729       // If no cases matched, bail out.
2730       if (CaseSize == 0) break;
2731
2732       // Otherwise, execute the case we found.
2733       DEBUG(dbgs() << "  OpcodeSwitch from " << SwitchStart
2734                    << " to " << MatcherIndex << "\n");
2735       continue;
2736     }
2737
2738     case OPC_SwitchType: {
2739       MVT CurNodeVT = N.getSimpleValueType();
2740       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2741       unsigned CaseSize;
2742       while (1) {
2743         // Get the size of this case.
2744         CaseSize = MatcherTable[MatcherIndex++];
2745         if (CaseSize & 128)
2746           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2747         if (CaseSize == 0) break;
2748
2749         MVT CaseVT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2750         if (CaseVT == MVT::iPTR)
2751           CaseVT = getTargetLowering()->getPointerTy();
2752
2753         // If the VT matches, then we will execute this case.
2754         if (CurNodeVT == CaseVT)
2755           break;
2756
2757         // Otherwise, skip over this case.
2758         MatcherIndex += CaseSize;
2759       }
2760
2761       // If no cases matched, bail out.
2762       if (CaseSize == 0) break;
2763
2764       // Otherwise, execute the case we found.
2765       DEBUG(dbgs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2766                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2767       continue;
2768     }
2769     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2770     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2771     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2772     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2773       if (!::CheckChildType(MatcherTable, MatcherIndex, N, getTargetLowering(),
2774                             Opcode-OPC_CheckChild0Type))
2775         break;
2776       continue;
2777     case OPC_CheckCondCode:
2778       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2779       continue;
2780     case OPC_CheckValueType:
2781       if (!::CheckValueType(MatcherTable, MatcherIndex, N, getTargetLowering()))
2782         break;
2783       continue;
2784     case OPC_CheckInteger:
2785       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2786       continue;
2787     case OPC_CheckChild0Integer: case OPC_CheckChild1Integer:
2788     case OPC_CheckChild2Integer: case OPC_CheckChild3Integer:
2789     case OPC_CheckChild4Integer:
2790       if (!::CheckChildInteger(MatcherTable, MatcherIndex, N,
2791                                Opcode-OPC_CheckChild0Integer)) break;
2792       continue;
2793     case OPC_CheckAndImm:
2794       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2795       continue;
2796     case OPC_CheckOrImm:
2797       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2798       continue;
2799
2800     case OPC_CheckFoldableChainNode: {
2801       assert(NodeStack.size() != 1 && "No parent node");
2802       // Verify that all intermediate nodes between the root and this one have
2803       // a single use.
2804       bool HasMultipleUses = false;
2805       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2806         if (!NodeStack[i].hasOneUse()) {
2807           HasMultipleUses = true;
2808           break;
2809         }
2810       if (HasMultipleUses) break;
2811
2812       // Check to see that the target thinks this is profitable to fold and that
2813       // we can fold it without inducing cycles in the graph.
2814       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2815                               NodeToMatch) ||
2816           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2817                          NodeToMatch, OptLevel,
2818                          true/*We validate our own chains*/))
2819         break;
2820
2821       continue;
2822     }
2823     case OPC_EmitInteger: {
2824       MVT::SimpleValueType VT =
2825         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2826       int64_t Val = MatcherTable[MatcherIndex++];
2827       if (Val & 128)
2828         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2829       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2830                               CurDAG->getTargetConstant(Val, VT), nullptr));
2831       continue;
2832     }
2833     case OPC_EmitRegister: {
2834       MVT::SimpleValueType VT =
2835         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2836       unsigned RegNo = MatcherTable[MatcherIndex++];
2837       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2838                               CurDAG->getRegister(RegNo, VT), nullptr));
2839       continue;
2840     }
2841     case OPC_EmitRegister2: {
2842       // For targets w/ more than 256 register names, the register enum
2843       // values are stored in two bytes in the matcher table (just like
2844       // opcodes).
2845       MVT::SimpleValueType VT =
2846         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2847       unsigned RegNo = MatcherTable[MatcherIndex++];
2848       RegNo |= MatcherTable[MatcherIndex++] << 8;
2849       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2850                               CurDAG->getRegister(RegNo, VT), nullptr));
2851       continue;
2852     }
2853
2854     case OPC_EmitConvertToTarget:  {
2855       // Convert from IMM/FPIMM to target version.
2856       unsigned RecNo = MatcherTable[MatcherIndex++];
2857       assert(RecNo < RecordedNodes.size() && "Invalid EmitConvertToTarget");
2858       SDValue Imm = RecordedNodes[RecNo].first;
2859
2860       if (Imm->getOpcode() == ISD::Constant) {
2861         const ConstantInt *Val=cast<ConstantSDNode>(Imm)->getConstantIntValue();
2862         Imm = CurDAG->getConstant(*Val, Imm.getValueType(), true);
2863       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2864         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2865         Imm = CurDAG->getConstantFP(*Val, Imm.getValueType(), true);
2866       }
2867
2868       RecordedNodes.push_back(std::make_pair(Imm, RecordedNodes[RecNo].second));
2869       continue;
2870     }
2871
2872     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
2873     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
2874       // These are space-optimized forms of OPC_EmitMergeInputChains.
2875       assert(!InputChain.getNode() &&
2876              "EmitMergeInputChains should be the first chain producing node");
2877       assert(ChainNodesMatched.empty() &&
2878              "Should only have one EmitMergeInputChains per match");
2879
2880       // Read all of the chained nodes.
2881       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
2882       assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
2883       ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2884
2885       // FIXME: What if other value results of the node have uses not matched
2886       // by this pattern?
2887       if (ChainNodesMatched.back() != NodeToMatch &&
2888           !RecordedNodes[RecNo].first.hasOneUse()) {
2889         ChainNodesMatched.clear();
2890         break;
2891       }
2892
2893       // Merge the input chains if they are not intra-pattern references.
2894       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2895
2896       if (!InputChain.getNode())
2897         break;  // Failed to merge.
2898       continue;
2899     }
2900
2901     case OPC_EmitMergeInputChains: {
2902       assert(!InputChain.getNode() &&
2903              "EmitMergeInputChains should be the first chain producing node");
2904       // This node gets a list of nodes we matched in the input that have
2905       // chains.  We want to token factor all of the input chains to these nodes
2906       // together.  However, if any of the input chains is actually one of the
2907       // nodes matched in this pattern, then we have an intra-match reference.
2908       // Ignore these because the newly token factored chain should not refer to
2909       // the old nodes.
2910       unsigned NumChains = MatcherTable[MatcherIndex++];
2911       assert(NumChains != 0 && "Can't TF zero chains");
2912
2913       assert(ChainNodesMatched.empty() &&
2914              "Should only have one EmitMergeInputChains per match");
2915
2916       // Read all of the chained nodes.
2917       for (unsigned i = 0; i != NumChains; ++i) {
2918         unsigned RecNo = MatcherTable[MatcherIndex++];
2919         assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
2920         ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2921
2922         // FIXME: What if other value results of the node have uses not matched
2923         // by this pattern?
2924         if (ChainNodesMatched.back() != NodeToMatch &&
2925             !RecordedNodes[RecNo].first.hasOneUse()) {
2926           ChainNodesMatched.clear();
2927           break;
2928         }
2929       }
2930
2931       // If the inner loop broke out, the match fails.
2932       if (ChainNodesMatched.empty())
2933         break;
2934
2935       // Merge the input chains if they are not intra-pattern references.
2936       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2937
2938       if (!InputChain.getNode())
2939         break;  // Failed to merge.
2940
2941       continue;
2942     }
2943
2944     case OPC_EmitCopyToReg: {
2945       unsigned RecNo = MatcherTable[MatcherIndex++];
2946       assert(RecNo < RecordedNodes.size() && "Invalid EmitCopyToReg");
2947       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
2948
2949       if (!InputChain.getNode())
2950         InputChain = CurDAG->getEntryNode();
2951
2952       InputChain = CurDAG->getCopyToReg(InputChain, SDLoc(NodeToMatch),
2953                                         DestPhysReg, RecordedNodes[RecNo].first,
2954                                         InputGlue);
2955
2956       InputGlue = InputChain.getValue(1);
2957       continue;
2958     }
2959
2960     case OPC_EmitNodeXForm: {
2961       unsigned XFormNo = MatcherTable[MatcherIndex++];
2962       unsigned RecNo = MatcherTable[MatcherIndex++];
2963       assert(RecNo < RecordedNodes.size() && "Invalid EmitNodeXForm");
2964       SDValue Res = RunSDNodeXForm(RecordedNodes[RecNo].first, XFormNo);
2965       RecordedNodes.push_back(std::pair<SDValue,SDNode*>(Res, nullptr));
2966       continue;
2967     }
2968
2969     case OPC_EmitNode:
2970     case OPC_MorphNodeTo: {
2971       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
2972       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2973       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
2974       // Get the result VT list.
2975       unsigned NumVTs = MatcherTable[MatcherIndex++];
2976       SmallVector<EVT, 4> VTs;
2977       for (unsigned i = 0; i != NumVTs; ++i) {
2978         MVT::SimpleValueType VT =
2979           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2980         if (VT == MVT::iPTR) VT = getTargetLowering()->getPointerTy().SimpleTy;
2981         VTs.push_back(VT);
2982       }
2983
2984       if (EmitNodeInfo & OPFL_Chain)
2985         VTs.push_back(MVT::Other);
2986       if (EmitNodeInfo & OPFL_GlueOutput)
2987         VTs.push_back(MVT::Glue);
2988
2989       // This is hot code, so optimize the two most common cases of 1 and 2
2990       // results.
2991       SDVTList VTList;
2992       if (VTs.size() == 1)
2993         VTList = CurDAG->getVTList(VTs[0]);
2994       else if (VTs.size() == 2)
2995         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
2996       else
2997         VTList = CurDAG->getVTList(VTs);
2998
2999       // Get the operand list.
3000       unsigned NumOps = MatcherTable[MatcherIndex++];
3001       SmallVector<SDValue, 8> Ops;
3002       for (unsigned i = 0; i != NumOps; ++i) {
3003         unsigned RecNo = MatcherTable[MatcherIndex++];
3004         if (RecNo & 128)
3005           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
3006
3007         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
3008         Ops.push_back(RecordedNodes[RecNo].first);
3009       }
3010
3011       // If there are variadic operands to add, handle them now.
3012       if (EmitNodeInfo & OPFL_VariadicInfo) {
3013         // Determine the start index to copy from.
3014         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
3015         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
3016         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
3017                "Invalid variadic node");
3018         // Copy all of the variadic operands, not including a potential glue
3019         // input.
3020         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
3021              i != e; ++i) {
3022           SDValue V = NodeToMatch->getOperand(i);
3023           if (V.getValueType() == MVT::Glue) break;
3024           Ops.push_back(V);
3025         }
3026       }
3027
3028       // If this has chain/glue inputs, add them.
3029       if (EmitNodeInfo & OPFL_Chain)
3030         Ops.push_back(InputChain);
3031       if ((EmitNodeInfo & OPFL_GlueInput) && InputGlue.getNode() != nullptr)
3032         Ops.push_back(InputGlue);
3033
3034       // Create the node.
3035       SDNode *Res = nullptr;
3036       if (Opcode != OPC_MorphNodeTo) {
3037         // If this is a normal EmitNode command, just create the new node and
3038         // add the results to the RecordedNodes list.
3039         Res = CurDAG->getMachineNode(TargetOpc, SDLoc(NodeToMatch),
3040                                      VTList, Ops);
3041
3042         // Add all the non-glue/non-chain results to the RecordedNodes list.
3043         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
3044           if (VTs[i] == MVT::Other || VTs[i] == MVT::Glue) break;
3045           RecordedNodes.push_back(std::pair<SDValue,SDNode*>(SDValue(Res, i),
3046                                                              nullptr));
3047         }
3048
3049       } else if (NodeToMatch->getOpcode() != ISD::DELETED_NODE) {
3050         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops, EmitNodeInfo);
3051       } else {
3052         // NodeToMatch was eliminated by CSE when the target changed the DAG.
3053         // We will visit the equivalent node later.
3054         DEBUG(dbgs() << "Node was eliminated by CSE\n");
3055         return nullptr;
3056       }
3057
3058       // If the node had chain/glue results, update our notion of the current
3059       // chain and glue.
3060       if (EmitNodeInfo & OPFL_GlueOutput) {
3061         InputGlue = SDValue(Res, VTs.size()-1);
3062         if (EmitNodeInfo & OPFL_Chain)
3063           InputChain = SDValue(Res, VTs.size()-2);
3064       } else if (EmitNodeInfo & OPFL_Chain)
3065         InputChain = SDValue(Res, VTs.size()-1);
3066
3067       // If the OPFL_MemRefs glue is set on this node, slap all of the
3068       // accumulated memrefs onto it.
3069       //
3070       // FIXME: This is vastly incorrect for patterns with multiple outputs
3071       // instructions that access memory and for ComplexPatterns that match
3072       // loads.
3073       if (EmitNodeInfo & OPFL_MemRefs) {
3074         // Only attach load or store memory operands if the generated
3075         // instruction may load or store.
3076         const MCInstrDesc &MCID =
3077             TM.getSubtargetImpl()->getInstrInfo()->get(TargetOpc);
3078         bool mayLoad = MCID.mayLoad();
3079         bool mayStore = MCID.mayStore();
3080
3081         unsigned NumMemRefs = 0;
3082         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
3083                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
3084           if ((*I)->isLoad()) {
3085             if (mayLoad)
3086               ++NumMemRefs;
3087           } else if ((*I)->isStore()) {
3088             if (mayStore)
3089               ++NumMemRefs;
3090           } else {
3091             ++NumMemRefs;
3092           }
3093         }
3094
3095         MachineSDNode::mmo_iterator MemRefs =
3096           MF->allocateMemRefsArray(NumMemRefs);
3097
3098         MachineSDNode::mmo_iterator MemRefsPos = MemRefs;
3099         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
3100                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
3101           if ((*I)->isLoad()) {
3102             if (mayLoad)
3103               *MemRefsPos++ = *I;
3104           } else if ((*I)->isStore()) {
3105             if (mayStore)
3106               *MemRefsPos++ = *I;
3107           } else {
3108             *MemRefsPos++ = *I;
3109           }
3110         }
3111
3112         cast<MachineSDNode>(Res)
3113           ->setMemRefs(MemRefs, MemRefs + NumMemRefs);
3114       }
3115
3116       DEBUG(dbgs() << "  "
3117                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
3118                    << " node: "; Res->dump(CurDAG); dbgs() << "\n");
3119
3120       // If this was a MorphNodeTo then we're completely done!
3121       if (Opcode == OPC_MorphNodeTo) {
3122         // Update chain and glue uses.
3123         UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3124                             InputGlue, GlueResultNodesMatched, true);
3125         return Res;
3126       }
3127
3128       continue;
3129     }
3130
3131     case OPC_MarkGlueResults: {
3132       unsigned NumNodes = MatcherTable[MatcherIndex++];
3133
3134       // Read and remember all the glue-result nodes.
3135       for (unsigned i = 0; i != NumNodes; ++i) {
3136         unsigned RecNo = MatcherTable[MatcherIndex++];
3137         if (RecNo & 128)
3138           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
3139
3140         assert(RecNo < RecordedNodes.size() && "Invalid MarkGlueResults");
3141         GlueResultNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
3142       }
3143       continue;
3144     }
3145
3146     case OPC_CompleteMatch: {
3147       // The match has been completed, and any new nodes (if any) have been
3148       // created.  Patch up references to the matched dag to use the newly
3149       // created nodes.
3150       unsigned NumResults = MatcherTable[MatcherIndex++];
3151
3152       for (unsigned i = 0; i != NumResults; ++i) {
3153         unsigned ResSlot = MatcherTable[MatcherIndex++];
3154         if (ResSlot & 128)
3155           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
3156
3157         assert(ResSlot < RecordedNodes.size() && "Invalid CompleteMatch");
3158         SDValue Res = RecordedNodes[ResSlot].first;
3159
3160         assert(i < NodeToMatch->getNumValues() &&
3161                NodeToMatch->getValueType(i) != MVT::Other &&
3162                NodeToMatch->getValueType(i) != MVT::Glue &&
3163                "Invalid number of results to complete!");
3164         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
3165                 NodeToMatch->getValueType(i) == MVT::iPTR ||
3166                 Res.getValueType() == MVT::iPTR ||
3167                 NodeToMatch->getValueType(i).getSizeInBits() ==
3168                     Res.getValueType().getSizeInBits()) &&
3169                "invalid replacement");
3170         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
3171       }
3172
3173       // If the root node defines glue, add it to the glue nodes to update list.
3174       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Glue)
3175         GlueResultNodesMatched.push_back(NodeToMatch);
3176
3177       // Update chain and glue uses.
3178       UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3179                           InputGlue, GlueResultNodesMatched, false);
3180
3181       assert(NodeToMatch->use_empty() &&
3182              "Didn't replace all uses of the node?");
3183
3184       // FIXME: We just return here, which interacts correctly with SelectRoot
3185       // above.  We should fix this to not return an SDNode* anymore.
3186       return nullptr;
3187     }
3188     }
3189
3190     // If the code reached this point, then the match failed.  See if there is
3191     // another child to try in the current 'Scope', otherwise pop it until we
3192     // find a case to check.
3193     DEBUG(dbgs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
3194     ++NumDAGIselRetries;
3195     while (1) {
3196       if (MatchScopes.empty()) {
3197         CannotYetSelect(NodeToMatch);
3198         return nullptr;
3199       }
3200
3201       // Restore the interpreter state back to the point where the scope was
3202       // formed.
3203       MatchScope &LastScope = MatchScopes.back();
3204       RecordedNodes.resize(LastScope.NumRecordedNodes);
3205       NodeStack.clear();
3206       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
3207       N = NodeStack.back();
3208
3209       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
3210         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
3211       MatcherIndex = LastScope.FailIndex;
3212
3213       DEBUG(dbgs() << "  Continuing at " << MatcherIndex << "\n");
3214
3215       InputChain = LastScope.InputChain;
3216       InputGlue = LastScope.InputGlue;
3217       if (!LastScope.HasChainNodesMatched)
3218         ChainNodesMatched.clear();
3219       if (!LastScope.HasGlueResultNodesMatched)
3220         GlueResultNodesMatched.clear();
3221
3222       // Check to see what the offset is at the new MatcherIndex.  If it is zero
3223       // we have reached the end of this scope, otherwise we have another child
3224       // in the current scope to try.
3225       unsigned NumToSkip = MatcherTable[MatcherIndex++];
3226       if (NumToSkip & 128)
3227         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
3228
3229       // If we have another child in this scope to match, update FailIndex and
3230       // try it.
3231       if (NumToSkip != 0) {
3232         LastScope.FailIndex = MatcherIndex+NumToSkip;
3233         break;
3234       }
3235
3236       // End of this scope, pop it and try the next child in the containing
3237       // scope.
3238       MatchScopes.pop_back();
3239     }
3240   }
3241 }
3242
3243
3244
3245 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
3246   std::string msg;
3247   raw_string_ostream Msg(msg);
3248   Msg << "Cannot select: ";
3249
3250   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
3251       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
3252       N->getOpcode() != ISD::INTRINSIC_VOID) {
3253     N->printrFull(Msg, CurDAG);
3254     Msg << "\nIn function: " << MF->getName();
3255   } else {
3256     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
3257     unsigned iid =
3258       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
3259     if (iid < Intrinsic::num_intrinsics)
3260       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
3261     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
3262       Msg << "target intrinsic %" << TII->getName(iid);
3263     else
3264       Msg << "unknown intrinsic #" << iid;
3265   }
3266   report_fatal_error(Msg.str());
3267 }
3268
3269 char SelectionDAGISel::ID = 0;