lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "isel"
  15 #include "ScheduleDAGSDNodes.h"
  16 #include "SelectionDAGBuilder.h"
  17 #include "FunctionLoweringInfo.h"
  18 #include "llvm/CodeGen/SelectionDAGISel.h"
  19 #include "llvm/Analysis/AliasAnalysis.h"
  20 #include "llvm/Analysis/DebugInfo.h"
  21 #include "llvm/Constants.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/InlineAsm.h"
  24 #include "llvm/Instructions.h"
  25 #include "llvm/Intrinsics.h"
  26 #include "llvm/IntrinsicInst.h"
  27 #include "llvm/LLVMContext.h"
  28 #include "llvm/Module.h"
  29 #include "llvm/CodeGen/FastISel.h"
  30 #include "llvm/CodeGen/GCStrategy.h"
  31 #include "llvm/CodeGen/GCMetadata.h"
  32 #include "llvm/CodeGen/MachineFrameInfo.h"
  33 #include "llvm/CodeGen/MachineFunction.h"
  34 #include "llvm/CodeGen/MachineInstrBuilder.h"
  35 #include "llvm/CodeGen/MachineModuleInfo.h"
  36 #include "llvm/CodeGen/MachineRegisterInfo.h"
  37 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
  38 #include "llvm/CodeGen/SchedulerRegistry.h"
  39 #include "llvm/CodeGen/SelectionDAG.h"
  40 #include "llvm/Target/TargetRegisterInfo.h"
  41 #include "llvm/Target/TargetIntrinsicInfo.h"
  42 #include "llvm/Target/TargetInstrInfo.h"
  43 #include "llvm/Target/TargetLowering.h"
  44 #include "llvm/Target/TargetMachine.h"
  45 #include "llvm/Target/TargetOptions.h"
  46 #include "llvm/Support/Compiler.h"
  47 #include "llvm/Support/Debug.h"
  48 #include "llvm/Support/ErrorHandling.h"
  49 #include "llvm/Support/Timer.h"
  50 #include "llvm/Support/raw_ostream.h"
  51 #include "llvm/ADT/Statistic.h"
  52 #include <algorithm>
  53 using namespace llvm;
  54
  55 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
  56 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
  57
  58 static cl::opt<bool>
  59 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
  60           cl::desc("Enable verbose messages in the \"fast\" "
  61                    "instruction selector"));
  62 static cl::opt<bool>
  63 EnableFastISelAbort("fast-isel-abort", cl::Hidden,
  64           cl::desc("Enable abort calls when \"fast\" instruction fails"));
  65
  66 #ifndef NDEBUG
  67 static cl::opt<bool>
  68 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
  69           cl::desc("Pop up a window to show dags before the first "
  70                    "dag combine pass"));
  71 static cl::opt<bool>
  72 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
  73           cl::desc("Pop up a window to show dags before legalize types"));
  74 static cl::opt<bool>
  75 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
  76           cl::desc("Pop up a window to show dags before legalize"));
  77 static cl::opt<bool>
  78 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
  79           cl::desc("Pop up a window to show dags before the second "
  80                    "dag combine pass"));
  81 static cl::opt<bool>
  82 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
  83           cl::desc("Pop up a window to show dags before the post legalize types"
  84                    " dag combine pass"));
  85 static cl::opt<bool>
  86 ViewISelDAGs("view-isel-dags", cl::Hidden,
  87           cl::desc("Pop up a window to show isel dags as they are selected"));
  88 static cl::opt<bool>
  89 ViewSchedDAGs("view-sched-dags", cl::Hidden,
  90           cl::desc("Pop up a window to show sched dags as they are processed"));
  91 static cl::opt<bool>
  92 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
  93       cl::desc("Pop up a window to show SUnit dags after they are processed"));
  94 #else
  95 static const bool ViewDAGCombine1 = false,
  96                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
  97                   ViewDAGCombine2 = false,
  98                   ViewDAGCombineLT = false,
  99                   ViewISelDAGs = false, ViewSchedDAGs = false,
 100                   ViewSUnitDAGs = false;
 101 #endif
 102
 103 //===---------------------------------------------------------------------===//
 104 ///
 105 /// RegisterScheduler class - Track the registration of instruction schedulers.
 106 ///
 107 //===---------------------------------------------------------------------===//
 108 MachinePassRegistry RegisterScheduler::Registry;
 109
 110 //===---------------------------------------------------------------------===//
 111 ///
 112 /// ISHeuristic command line option for instruction schedulers.
 113 ///
 114 //===---------------------------------------------------------------------===//
 115 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
 116                RegisterPassParser<RegisterScheduler> >
 117 ISHeuristic("pre-RA-sched",
 118             cl::init(&createDefaultScheduler),
 119             cl::desc("Instruction schedulers available (before register"
 120                      " allocation):"));
 121
 122 static RegisterScheduler
 123 defaultListDAGScheduler("default", "Best scheduler for the target",
 124                         createDefaultScheduler);
 125
 126 namespace llvm {
 127   //===--------------------------------------------------------------------===//
 128   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 129   /// for the target.
 130   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
 131                                              CodeGenOpt::Level OptLevel) {
 132     const TargetLowering &TLI = IS->getTargetLowering();
 133
 134     if (OptLevel == CodeGenOpt::None)
 135       return createFastDAGScheduler(IS, OptLevel);
 136     if (TLI.getSchedulingPreference() == Sched::Latency)
 137       return createTDListDAGScheduler(IS, OptLevel);
 138     if (TLI.getSchedulingPreference() == Sched::RegPressure)
 139       return createBURRListDAGScheduler(IS, OptLevel);
 140     assert(TLI.getSchedulingPreference() == Sched::Hybrid &&
 141            "Unknown sched type!");
 142     return createHybridListDAGScheduler(IS, OptLevel);
 143   }
 144 }
 145
 146 // EmitInstrWithCustomInserter - This method should be implemented by targets
 147 // that mark instructions with the 'usesCustomInserter' flag.  These
 148 // instructions are special in various ways, which require special support to
 149 // insert.  The specified MachineInstr is created but not inserted into any
 150 // basic blocks, and this method is called to expand it into a sequence of
 151 // instructions, potentially also creating new basic blocks and control flow.
 152 // When new basic blocks are inserted and the edges from MBB to its successors
 153 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
 154 // DenseMap.
 155 MachineBasicBlock *
 156 TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 157                                             MachineBasicBlock *MBB) const {
 158 #ifndef NDEBUG
 159   dbgs() << "If a target marks an instruction with "
 160           "'usesCustomInserter', it must implement "
 161           "TargetLowering::EmitInstrWithCustomInserter!";
 162 #endif
 163   llvm_unreachable(0);
 164   return 0;
 165 }
 166
 167 //===----------------------------------------------------------------------===//
 168 // SelectionDAGISel code
 169 //===----------------------------------------------------------------------===//
 170
 171 SelectionDAGISel::SelectionDAGISel(const TargetMachine &tm, CodeGenOpt::Level OL) :
 172   MachineFunctionPass(&ID), TM(tm), TLI(*tm.getTargetLowering()),
 173   FuncInfo(new FunctionLoweringInfo(TLI)),
 174   CurDAG(new SelectionDAG(tm, *FuncInfo)),
 175   SDB(new SelectionDAGBuilder(*CurDAG, *FuncInfo, OL)),
 176   GFI(),
 177   OptLevel(OL),
 178   DAGSize(0)
 179 {}
 180
 181 SelectionDAGISel::~SelectionDAGISel() {
 182   delete SDB;
 183   delete CurDAG;
 184   delete FuncInfo;
 185 }
 186
 187 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
 188   AU.addRequired<AliasAnalysis>();
 189   AU.addPreserved<AliasAnalysis>();
 190   AU.addRequired<GCModuleInfo>();
 191   AU.addPreserved<GCModuleInfo>();
 192   MachineFunctionPass::getAnalysisUsage(AU);
 193 }
 194
 195 /// FunctionCallsSetJmp - Return true if the function has a call to setjmp or
 196 /// other function that gcc recognizes as "returning twice". This is used to
 197 /// limit code-gen optimizations on the machine function.
 198 static bool FunctionCallsSetJmp(const Function *F) {
 199   const Module *M = F->getParent();
 200   static const char *ReturnsTwiceFns[] = {
 201     "setjmp",
 202     "sigsetjmp",
 203     "setjmp_syscall",
 204     "savectx",
 205     "qsetjmp",
 206     "vfork",
 207     "getcontext"
 208   };
 209 #define NUM_RETURNS_TWICE_FNS sizeof(ReturnsTwiceFns) / sizeof(const char *)
 210
 211   for (unsigned I = 0; I < NUM_RETURNS_TWICE_FNS; ++I)
 212     if (const Function *Callee = M->getFunction(ReturnsTwiceFns[I])) {
 213       if (!Callee->use_empty())
 214         for (Value::const_use_iterator
 215                I = Callee->use_begin(), E = Callee->use_end();
 216              I != E; ++I)
 217           if (const CallInst *CI = dyn_cast<CallInst>(I))
 218             if (CI->getParent()->getParent() == F)
 219               return true;
 220     }
 221
 222   return false;
 223 #undef NUM_RETURNS_TWICE_FNS
 224 }
 225
 226 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
 227   // Do some sanity-checking on the command-line options.
 228   assert((!EnableFastISelVerbose || EnableFastISel) &&
 229          "-fast-isel-verbose requires -fast-isel");
 230   assert((!EnableFastISelAbort || EnableFastISel) &&
 231          "-fast-isel-abort requires -fast-isel");
 232
 233   const Function &Fn = *mf.getFunction();
 234   const TargetInstrInfo &TII = *TM.getInstrInfo();
 235   const TargetRegisterInfo &TRI = *TM.getRegisterInfo();
 236
 237   MF = &mf;
 238   RegInfo = &MF->getRegInfo();
 239   AA = &getAnalysis<AliasAnalysis>();
 240   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : 0;
 241
 242   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
 243
 244   CurDAG->init(*MF);
 245   FuncInfo->set(Fn, *MF, EnableFastISel);
 246   SDB->init(GFI, *AA);
 247
 248   SelectAllBasicBlocks(Fn);
 249
 250   // If the first basic block in the function has live ins that need to be
 251   // copied into vregs, emit the copies into the top of the block before
 252   // emitting the code for the block.
 253   MachineBasicBlock *EntryMBB = MF->begin();
 254   RegInfo->EmitLiveInCopies(EntryMBB, TRI, TII);
 255
 256   DenseMap<unsigned, unsigned> LiveInMap;
 257   if (!FuncInfo->ArgDbgValues.empty())
 258     for (MachineRegisterInfo::livein_iterator LI = RegInfo->livein_begin(),
 259            E = RegInfo->livein_end(); LI != E; ++LI)
 260       if (LI->second)
 261         LiveInMap.insert(std::make_pair(LI->first, LI->second));
 262
 263   // Insert DBG_VALUE instructions for function arguments to the entry block.
 264   for (unsigned i = 0, e = FuncInfo->ArgDbgValues.size(); i != e; ++i) {
 265     MachineInstr *MI = FuncInfo->ArgDbgValues[e-i-1];
 266     unsigned Reg = MI->getOperand(0).getReg();
 267     if (TargetRegisterInfo::isPhysicalRegister(Reg))
 268       EntryMBB->insert(EntryMBB->begin(), MI);
 269     else {
 270       MachineInstr *Def = RegInfo->getVRegDef(Reg);
 271       MachineBasicBlock::iterator InsertPos = Def;
 272       // FIXME: VR def may not be in entry block.
 273       Def->getParent()->insert(llvm::next(InsertPos), MI);
 274     }
 275
 276     // If Reg is live-in then update debug info to track its copy in a vreg.
 277     DenseMap<unsigned, unsigned>::iterator LDI = LiveInMap.find(Reg);
 278     if (LDI != LiveInMap.end()) {
 279       MachineInstr *Def = RegInfo->getVRegDef(LDI->second);
 280       MachineBasicBlock::iterator InsertPos = Def;
 281       const MDNode *Variable =
 282         MI->getOperand(MI->getNumOperands()-1).getMetadata();
 283       unsigned Offset = MI->getOperand(1).getImm();
 284       // Def is never a terminator here, so it is ok to increment InsertPos.
 285       BuildMI(*EntryMBB, ++InsertPos, MI->getDebugLoc(),
 286               TII.get(TargetOpcode::DBG_VALUE))
 287         .addReg(LDI->second, RegState::Debug)
 288         .addImm(Offset).addMetadata(Variable);
 289     }
 290   }
 291
 292   // Determine if there are any calls in this machine function.
 293   MachineFrameInfo *MFI = MF->getFrameInfo();
 294   if (!MFI->hasCalls()) {
 295     for (MachineFunction::const_iterator
 296            I = MF->begin(), E = MF->end(); I != E; ++I) {
 297       const MachineBasicBlock *MBB = I;
 298       for (MachineBasicBlock::const_iterator
 299              II = MBB->begin(), IE = MBB->end(); II != IE; ++II) {
 300         const TargetInstrDesc &TID = TM.getInstrInfo()->get(II->getOpcode());
 301         if (II->isInlineAsm() || (TID.isCall() && !TID.isReturn())) {
 302           MFI->setHasCalls(true);
 303           goto done;
 304         }
 305       }
 306     }
 307   done:;
 308   }
 309
 310   // Determine if there is a call to setjmp in the machine function.
 311   MF->setCallsSetJmp(FunctionCallsSetJmp(&Fn));
 312
 313   // Release function-specific state. SDB and CurDAG are already cleared
 314   // at this point.
 315   FuncInfo->clear();
 316
 317   return true;
 318 }
 319
 320 MachineBasicBlock *
 321 SelectionDAGISel::SelectBasicBlock(MachineBasicBlock *BB,
 322                                    const BasicBlock *LLVMBB,
 323                                    BasicBlock::const_iterator Begin,
 324                                    BasicBlock::const_iterator End,
 325                                    bool &HadTailCall) {
 326   // Lower all of the non-terminator instructions. If a call is emitted
 327   // as a tail call, cease emitting nodes for this block. Terminators
 328   // are handled below.
 329   for (BasicBlock::const_iterator I = Begin; I != End && !SDB->HasTailCall; ++I)
 330     SDB->visit(*I);
 331
 332   // Make sure the root of the DAG is up-to-date.
 333   CurDAG->setRoot(SDB->getControlRoot());
 334   HadTailCall = SDB->HasTailCall;
 335   SDB->clear();
 336
 337   // Final step, emit the lowered DAG as machine code.
 338   return CodeGenAndEmitDAG(BB);
 339 }
 340
 341 namespace {
 342 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 343 /// nodes from the worklist.
 344 class SDOPsWorkListRemover : public SelectionDAG::DAGUpdateListener {
 345   SmallVector<SDNode*, 128> &Worklist;
 346   SmallPtrSet<SDNode*, 128> &InWorklist;
 347 public:
 348   SDOPsWorkListRemover(SmallVector<SDNode*, 128> &wl,
 349                        SmallPtrSet<SDNode*, 128> &inwl)
 350     : Worklist(wl), InWorklist(inwl) {}
 351
 352   void RemoveFromWorklist(SDNode *N) {
 353     if (!InWorklist.erase(N)) return;
 354
 355     SmallVector<SDNode*, 128>::iterator I =
 356     std::find(Worklist.begin(), Worklist.end(), N);
 357     assert(I != Worklist.end() && "Not in worklist");
 358
 359     *I = Worklist.back();
 360     Worklist.pop_back();
 361   }
 362
 363   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 364     RemoveFromWorklist(N);
 365   }
 366
 367   virtual void NodeUpdated(SDNode *N) {
 368     // Ignore updates.
 369   }
 370 };
 371 }
 372
 373 /// TrivialTruncElim - Eliminate some trivial nops that can result from
 374 /// ShrinkDemandedOps: (trunc (ext n)) -> n.
 375 static bool TrivialTruncElim(SDValue Op,
 376                              TargetLowering::TargetLoweringOpt &TLO) {
 377   SDValue N0 = Op.getOperand(0);
 378   EVT VT = Op.getValueType();
 379   if ((N0.getOpcode() == ISD::ZERO_EXTEND ||
 380        N0.getOpcode() == ISD::SIGN_EXTEND ||
 381        N0.getOpcode() == ISD::ANY_EXTEND) &&
 382       N0.getOperand(0).getValueType() == VT) {
 383     return TLO.CombineTo(Op, N0.getOperand(0));
 384   }
 385   return false;
 386 }
 387
 388 /// ShrinkDemandedOps - A late transformation pass that shrink expressions
 389 /// using TargetLowering::TargetLoweringOpt::ShrinkDemandedOp. It converts
 390 /// x+y to (VT)((SmallVT)x+(SmallVT)y) if the casts are free.
 391 void SelectionDAGISel::ShrinkDemandedOps() {
 392   SmallVector<SDNode*, 128> Worklist;
 393   SmallPtrSet<SDNode*, 128> InWorklist;
 394
 395   // Add all the dag nodes to the worklist.
 396   Worklist.reserve(CurDAG->allnodes_size());
 397   for (SelectionDAG::allnodes_iterator I = CurDAG->allnodes_begin(),
 398        E = CurDAG->allnodes_end(); I != E; ++I) {
 399     Worklist.push_back(I);
 400     InWorklist.insert(I);
 401   }
 402
 403   TargetLowering::TargetLoweringOpt TLO(*CurDAG, true, true, true);
 404   while (!Worklist.empty()) {
 405     SDNode *N = Worklist.pop_back_val();
 406     InWorklist.erase(N);
 407
 408     if (N->use_empty() && N != CurDAG->getRoot().getNode()) {
 409       // Deleting this node may make its operands dead, add them to the worklist
 410       // if they aren't already there.
 411       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 412         if (InWorklist.insert(N->getOperand(i).getNode()))
 413           Worklist.push_back(N->getOperand(i).getNode());
 414
 415       CurDAG->DeleteNode(N);
 416       continue;
 417     }
 418
 419     // Run ShrinkDemandedOp on scalar binary operations.
 420     if (N->getNumValues() != 1 ||
 421         !N->getValueType(0).isSimple() || !N->getValueType(0).isInteger())
 422       continue;
 423
 424     unsigned BitWidth = N->getValueType(0).getScalarType().getSizeInBits();
 425     APInt Demanded = APInt::getAllOnesValue(BitWidth);
 426     APInt KnownZero, KnownOne;
 427     if (!TLI.SimplifyDemandedBits(SDValue(N, 0), Demanded,
 428                                   KnownZero, KnownOne, TLO) &&
 429         (N->getOpcode() != ISD::TRUNCATE ||
 430          !TrivialTruncElim(SDValue(N, 0), TLO)))
 431       continue;
 432
 433     // Revisit the node.
 434     assert(!InWorklist.count(N) && "Already in worklist");
 435     Worklist.push_back(N);
 436     InWorklist.insert(N);
 437
 438     // Replace the old value with the new one.
 439     DEBUG(errs() << "\nShrinkDemandedOps replacing ";
 440           TLO.Old.getNode()->dump(CurDAG);
 441           errs() << "\nWith: ";
 442           TLO.New.getNode()->dump(CurDAG);
 443           errs() << '\n');
 444
 445     if (InWorklist.insert(TLO.New.getNode()))
 446       Worklist.push_back(TLO.New.getNode());
 447
 448     SDOPsWorkListRemover DeadNodes(Worklist, InWorklist);
 449     CurDAG->ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &DeadNodes);
 450
 451     if (!TLO.Old.getNode()->use_empty()) continue;
 452
 453     for (unsigned i = 0, e = TLO.Old.getNode()->getNumOperands();
 454          i != e; ++i) {
 455       SDNode *OpNode = TLO.Old.getNode()->getOperand(i).getNode();
 456       if (OpNode->hasOneUse()) {
 457         // Add OpNode to the end of the list to revisit.
 458         DeadNodes.RemoveFromWorklist(OpNode);
 459         Worklist.push_back(OpNode);
 460         InWorklist.insert(OpNode);
 461       }
 462     }
 463
 464     DeadNodes.RemoveFromWorklist(TLO.Old.getNode());
 465     CurDAG->DeleteNode(TLO.Old.getNode());
 466   }
 467 }
 468
 469 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
 470   SmallPtrSet<SDNode*, 128> VisitedNodes;
 471   SmallVector<SDNode*, 128> Worklist;
 472
 473   Worklist.push_back(CurDAG->getRoot().getNode());
 474
 475   APInt Mask;
 476   APInt KnownZero;
 477   APInt KnownOne;
 478
 479   do {
 480     SDNode *N = Worklist.pop_back_val();
 481
 482     // If we've already seen this node, ignore it.
 483     if (!VisitedNodes.insert(N))
 484       continue;
 485
 486     // Otherwise, add all chain operands to the worklist.
 487     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 488       if (N->getOperand(i).getValueType() == MVT::Other)
 489         Worklist.push_back(N->getOperand(i).getNode());
 490
 491     // If this is a CopyToReg with a vreg dest, process it.
 492     if (N->getOpcode() != ISD::CopyToReg)
 493       continue;
 494
 495     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
 496     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 497       continue;
 498
 499     // Ignore non-scalar or non-integer values.
 500     SDValue Src = N->getOperand(2);
 501     EVT SrcVT = Src.getValueType();
 502     if (!SrcVT.isInteger() || SrcVT.isVector())
 503       continue;
 504
 505     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
 506     Mask = APInt::getAllOnesValue(SrcVT.getSizeInBits());
 507     CurDAG->ComputeMaskedBits(Src, Mask, KnownZero, KnownOne);
 508
 509     // Only install this information if it tells us something.
 510     if (NumSignBits != 1 || KnownZero != 0 || KnownOne != 0) {
 511       DestReg -= TargetRegisterInfo::FirstVirtualRegister;
 512       if (DestReg >= FuncInfo->LiveOutRegInfo.size())
 513         FuncInfo->LiveOutRegInfo.resize(DestReg+1);
 514       FunctionLoweringInfo::LiveOutInfo &LOI =
 515         FuncInfo->LiveOutRegInfo[DestReg];
 516       LOI.NumSignBits = NumSignBits;
 517       LOI.KnownOne = KnownOne;
 518       LOI.KnownZero = KnownZero;
 519     }
 520   } while (!Worklist.empty());
 521 }
 522
 523 MachineBasicBlock *SelectionDAGISel::CodeGenAndEmitDAG(MachineBasicBlock *BB) {
 524   std::string GroupName;
 525   if (TimePassesIsEnabled)
 526     GroupName = "Instruction Selection and Scheduling";
 527   std::string BlockName;
 528   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
 529       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
 530       ViewSUnitDAGs)
 531     BlockName = MF->getFunction()->getNameStr() + ":" +
 532                 BB->getBasicBlock()->getNameStr();
 533
 534   DEBUG(dbgs() << "Initial selection DAG:\n");
 535   DEBUG(CurDAG->dump());
 536
 537   if (ViewDAGCombine1) CurDAG->viewGraph("dag-combine1 input for " + BlockName);
 538
 539   // Run the DAG combiner in pre-legalize mode.
 540   if (TimePassesIsEnabled) {
 541     NamedRegionTimer T("DAG Combining 1", GroupName);
 542     CurDAG->Combine(Unrestricted, *AA, OptLevel);
 543   } else {
 544     CurDAG->Combine(Unrestricted, *AA, OptLevel);
 545   }
 546
 547   DEBUG(dbgs() << "Optimized lowered selection DAG:\n");
 548   DEBUG(CurDAG->dump());
 549
 550   // Second step, hack on the DAG until it only uses operations and types that
 551   // the target supports.
 552   if (ViewLegalizeTypesDAGs) CurDAG->viewGraph("legalize-types input for " +
 553                                                BlockName);
 554
 555   bool Changed;
 556   if (TimePassesIsEnabled) {
 557     NamedRegionTimer T("Type Legalization", GroupName);
 558     Changed = CurDAG->LegalizeTypes();
 559   } else {
 560     Changed = CurDAG->LegalizeTypes();
 561   }
 562
 563   DEBUG(dbgs() << "Type-legalized selection DAG:\n");
 564   DEBUG(CurDAG->dump());
 565
 566   if (Changed) {
 567     if (ViewDAGCombineLT)
 568       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
 569
 570     // Run the DAG combiner in post-type-legalize mode.
 571     if (TimePassesIsEnabled) {
 572       NamedRegionTimer T("DAG Combining after legalize types", GroupName);
 573       CurDAG->Combine(NoIllegalTypes, *AA, OptLevel);
 574     } else {
 575       CurDAG->Combine(NoIllegalTypes, *AA, OptLevel);
 576     }
 577
 578     DEBUG(dbgs() << "Optimized type-legalized selection DAG:\n");
 579     DEBUG(CurDAG->dump());
 580   }
 581
 582   if (TimePassesIsEnabled) {
 583     NamedRegionTimer T("Vector Legalization", GroupName);
 584     Changed = CurDAG->LegalizeVectors();
 585   } else {
 586     Changed = CurDAG->LegalizeVectors();
 587   }
 588
 589   if (Changed) {
 590     if (TimePassesIsEnabled) {
 591       NamedRegionTimer T("Type Legalization 2", GroupName);
 592       CurDAG->LegalizeTypes();
 593     } else {
 594       CurDAG->LegalizeTypes();
 595     }
 596
 597     if (ViewDAGCombineLT)
 598       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
 599
 600     // Run the DAG combiner in post-type-legalize mode.
 601     if (TimePassesIsEnabled) {
 602       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName);
 603       CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 604     } else {
 605       CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 606     }
 607
 608     DEBUG(dbgs() << "Optimized vector-legalized selection DAG:\n");
 609     DEBUG(CurDAG->dump());
 610   }
 611
 612   if (ViewLegalizeDAGs) CurDAG->viewGraph("legalize input for " + BlockName);
 613
 614   if (TimePassesIsEnabled) {
 615     NamedRegionTimer T("DAG Legalization", GroupName);
 616     CurDAG->Legalize(OptLevel);
 617   } else {
 618     CurDAG->Legalize(OptLevel);
 619   }
 620
 621   DEBUG(dbgs() << "Legalized selection DAG:\n");
 622   DEBUG(CurDAG->dump());
 623
 624   if (ViewDAGCombine2) CurDAG->viewGraph("dag-combine2 input for " + BlockName);
 625
 626   // Run the DAG combiner in post-legalize mode.
 627   if (TimePassesIsEnabled) {
 628     NamedRegionTimer T("DAG Combining 2", GroupName);
 629     CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 630   } else {
 631     CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 632   }
 633
 634   DEBUG(dbgs() << "Optimized legalized selection DAG:\n");
 635   DEBUG(CurDAG->dump());
 636
 637   if (OptLevel != CodeGenOpt::None) {
 638     ShrinkDemandedOps();
 639     ComputeLiveOutVRegInfo();
 640   }
 641
 642   if (ViewISelDAGs) CurDAG->viewGraph("isel input for " + BlockName);
 643
 644   // Third, instruction select all of the operations to machine code, adding the
 645   // code to the MachineBasicBlock.
 646   if (TimePassesIsEnabled) {
 647     NamedRegionTimer T("Instruction Selection", GroupName);
 648     DoInstructionSelection();
 649   } else {
 650     DoInstructionSelection();
 651   }
 652
 653   DEBUG(dbgs() << "Selected selection DAG:\n");
 654   DEBUG(CurDAG->dump());
 655
 656   if (ViewSchedDAGs) CurDAG->viewGraph("scheduler input for " + BlockName);
 657
 658   // Schedule machine code.
 659   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
 660   if (TimePassesIsEnabled) {
 661     NamedRegionTimer T("Instruction Scheduling", GroupName);
 662     Scheduler->Run(CurDAG, BB, BB->end());
 663   } else {
 664     Scheduler->Run(CurDAG, BB, BB->end());
 665   }
 666
 667   if (ViewSUnitDAGs) Scheduler->viewGraph();
 668
 669   // Emit machine code to BB.  This can change 'BB' to the last block being
 670   // inserted into.
 671   if (TimePassesIsEnabled) {
 672     NamedRegionTimer T("Instruction Creation", GroupName);
 673     BB = Scheduler->EmitSchedule();
 674   } else {
 675     BB = Scheduler->EmitSchedule();
 676   }
 677
 678   // Free the scheduler state.
 679   if (TimePassesIsEnabled) {
 680     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName);
 681     delete Scheduler;
 682   } else {
 683     delete Scheduler;
 684   }
 685
 686   // Free the SelectionDAG state, now that we're finished with it.
 687   CurDAG->clear();
 688
 689   return BB;
 690 }
 691
 692 void SelectionDAGISel::DoInstructionSelection() {
 693   DEBUG(errs() << "===== Instruction selection begins:\n");
 694
 695   PreprocessISelDAG();
 696
 697   // Select target instructions for the DAG.
 698   {
 699     // Number all nodes with a topological order and set DAGSize.
 700     DAGSize = CurDAG->AssignTopologicalOrder();
 701
 702     // Create a dummy node (which is not added to allnodes), that adds
 703     // a reference to the root node, preventing it from being deleted,
 704     // and tracking any changes of the root.
 705     HandleSDNode Dummy(CurDAG->getRoot());
 706     ISelPosition = SelectionDAG::allnodes_iterator(CurDAG->getRoot().getNode());
 707     ++ISelPosition;
 708
 709     // The AllNodes list is now topological-sorted. Visit the
 710     // nodes by starting at the end of the list (the root of the
 711     // graph) and preceding back toward the beginning (the entry
 712     // node).
 713     while (ISelPosition != CurDAG->allnodes_begin()) {
 714       SDNode *Node = --ISelPosition;
 715       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
 716       // but there are currently some corner cases that it misses. Also, this
 717       // makes it theoretically possible to disable the DAGCombiner.
 718       if (Node->use_empty())
 719         continue;
 720
 721       SDNode *ResNode = Select(Node);
 722
 723       // FIXME: This is pretty gross.  'Select' should be changed to not return
 724       // anything at all and this code should be nuked with a tactical strike.
 725
 726       // If node should not be replaced, continue with the next one.
 727       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
 728         continue;
 729       // Replace node.
 730       if (ResNode)
 731         ReplaceUses(Node, ResNode);
 732
 733       // If after the replacement this node is not used any more,
 734       // remove this dead node.
 735       if (Node->use_empty()) { // Don't delete EntryToken, etc.
 736         ISelUpdater ISU(ISelPosition);
 737         CurDAG->RemoveDeadNode(Node, &ISU);
 738       }
 739     }
 740
 741     CurDAG->setRoot(Dummy.getValue());
 742   }
 743
 744   DEBUG(errs() << "===== Instruction selection ends:\n");
 745
 746   PostprocessISelDAG();
 747 }
 748
 749 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
 750 /// do other setup for EH landing-pad blocks.
 751 void SelectionDAGISel::PrepareEHLandingPad(MachineBasicBlock *BB) {
 752   // Add a label to mark the beginning of the landing pad.  Deletion of the
 753   // landing pad can thus be detected via the MachineModuleInfo.
 754   MCSymbol *Label = MF->getMMI().addLandingPad(BB);
 755
 756   const TargetInstrDesc &II = TM.getInstrInfo()->get(TargetOpcode::EH_LABEL);
 757   BuildMI(BB, SDB->getCurDebugLoc(), II).addSym(Label);
 758
 759   // Mark exception register as live in.
 760   unsigned Reg = TLI.getExceptionAddressRegister();
 761   if (Reg) BB->addLiveIn(Reg);
 762
 763   // Mark exception selector register as live in.
 764   Reg = TLI.getExceptionSelectorRegister();
 765   if (Reg) BB->addLiveIn(Reg);
 766
 767   // FIXME: Hack around an exception handling flaw (PR1508): the personality
 768   // function and list of typeids logically belong to the invoke (or, if you
 769   // like, the basic block containing the invoke), and need to be associated
 770   // with it in the dwarf exception handling tables.  Currently however the
 771   // information is provided by an intrinsic (eh.selector) that can be moved
 772   // to unexpected places by the optimizers: if the unwind edge is critical,
 773   // then breaking it can result in the intrinsics being in the successor of
 774   // the landing pad, not the landing pad itself.  This results
 775   // in exceptions not being caught because no typeids are associated with
 776   // the invoke.  This may not be the only way things can go wrong, but it
 777   // is the only way we try to work around for the moment.
 778   const BasicBlock *LLVMBB = BB->getBasicBlock();
 779   const BranchInst *Br = dyn_cast<BranchInst>(LLVMBB->getTerminator());
 780
 781   if (Br && Br->isUnconditional()) { // Critical edge?
 782     BasicBlock::const_iterator I, E;
 783     for (I = LLVMBB->begin(), E = --LLVMBB->end(); I != E; ++I)
 784       if (isa<EHSelectorInst>(I))
 785         break;
 786
 787     if (I == E)
 788       // No catch info found - try to extract some from the successor.
 789       CopyCatchInfo(Br->getSuccessor(0), LLVMBB, &MF->getMMI(), *FuncInfo);
 790   }
 791 }
 792
 793 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
 794   // Initialize the Fast-ISel state, if needed.
 795   FastISel *FastIS = 0;
 796   if (EnableFastISel)
 797     FastIS = TLI.createFastISel(*MF, FuncInfo->ValueMap, FuncInfo->MBBMap,
 798                                 FuncInfo->StaticAllocaMap,
 799                                 FuncInfo->PHINodesToUpdate
 800 #ifndef NDEBUG
 801                                 , FuncInfo->CatchInfoLost
 802 #endif
 803                                 );
 804
 805   // Iterate over all basic blocks in the function.
 806   for (Function::const_iterator I = Fn.begin(), E = Fn.end(); I != E; ++I) {
 807     const BasicBlock *LLVMBB = &*I;
 808     MachineBasicBlock *BB = FuncInfo->MBBMap[LLVMBB];
 809
 810     BasicBlock::const_iterator const Begin = LLVMBB->getFirstNonPHI();
 811     BasicBlock::const_iterator const End = LLVMBB->end();
 812     BasicBlock::const_iterator BI = Begin;
 813
 814     // Lower any arguments needed in this block if this is the entry block.
 815     if (LLVMBB == &Fn.getEntryBlock())
 816       LowerArguments(LLVMBB);
 817
 818     // Setup an EH landing-pad block.
 819     if (BB->isLandingPad())
 820       PrepareEHLandingPad(BB);
 821
 822     // Before doing SelectionDAG ISel, see if FastISel has been requested.
 823     if (FastIS) {
 824       // Emit code for any incoming arguments. This must happen before
 825       // beginning FastISel on the entry block.
 826       if (LLVMBB == &Fn.getEntryBlock()) {
 827         CurDAG->setRoot(SDB->getControlRoot());
 828         SDB->clear();
 829         BB = CodeGenAndEmitDAG(BB);
 830       }
 831       FastIS->startNewBlock(BB);
 832       // Do FastISel on as many instructions as possible.
 833       for (; BI != End; ++BI) {
 834         // Try to select the instruction with FastISel.
 835         if (FastIS->SelectInstruction(BI))
 836           continue;
 837
 838         // Then handle certain instructions as single-LLVM-Instruction blocks.
 839         if (isa<CallInst>(BI)) {
 840           ++NumFastIselFailures;
 841           if (EnableFastISelVerbose || EnableFastISelAbort) {
 842             dbgs() << "FastISel missed call: ";
 843             BI->dump();
 844           }
 845
 846           if (!BI->getType()->isVoidTy() && !BI->use_empty()) {
 847             unsigned &R = FuncInfo->ValueMap[BI];
 848             if (!R)
 849               R = FuncInfo->CreateRegForValue(BI);
 850           }
 851
 852           bool HadTailCall = false;
 853           BB = SelectBasicBlock(BB, LLVMBB, BI, llvm::next(BI), HadTailCall);
 854
 855           // If the call was emitted as a tail call, we're done with the block.
 856           if (HadTailCall) {
 857             BI = End;
 858             break;
 859           }
 860
 861           // If the instruction was codegen'd with multiple blocks,
 862           // inform the FastISel object where to resume inserting.
 863           FastIS->setCurrentBlock(BB);
 864           continue;
 865         }
 866
 867         // Otherwise, give up on FastISel for the rest of the block.
 868         // For now, be a little lenient about non-branch terminators.
 869         if (!isa<TerminatorInst>(BI) || isa<BranchInst>(BI)) {
 870           ++NumFastIselFailures;
 871           if (EnableFastISelVerbose || EnableFastISelAbort) {
 872             dbgs() << "FastISel miss: ";
 873             BI->dump();
 874           }
 875           if (EnableFastISelAbort)
 876             // The "fast" selector couldn't handle something and bailed.
 877             // For the purpose of debugging, just abort.
 878             llvm_unreachable("FastISel didn't select the entire block");
 879         }
 880         break;
 881       }
 882     }
 883
 884     // Run SelectionDAG instruction selection on the remainder of the block
 885     // not handled by FastISel. If FastISel is not run, this is the entire
 886     // block.
 887     if (BI != End) {
 888       bool HadTailCall;
 889       BB = SelectBasicBlock(BB, LLVMBB, BI, End, HadTailCall);
 890     }
 891
 892     FinishBasicBlock(BB);
 893     FuncInfo->PHINodesToUpdate.clear();
 894   }
 895
 896   delete FastIS;
 897 }
 898
 899 void
 900 SelectionDAGISel::FinishBasicBlock(MachineBasicBlock *BB) {
 901
 902   DEBUG(dbgs() << "Total amount of phi nodes to update: "
 903                << FuncInfo->PHINodesToUpdate.size() << "\n");
 904   DEBUG(for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i)
 905           dbgs() << "Node " << i << " : ("
 906                  << FuncInfo->PHINodesToUpdate[i].first
 907                  << ", " << FuncInfo->PHINodesToUpdate[i].second << ")\n");
 908
 909   // Next, now that we know what the last MBB the LLVM BB expanded is, update
 910   // PHI nodes in successors.
 911   if (SDB->SwitchCases.empty() &&
 912       SDB->JTCases.empty() &&
 913       SDB->BitTestCases.empty()) {
 914     for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
 915       MachineInstr *PHI = FuncInfo->PHINodesToUpdate[i].first;
 916       assert(PHI->isPHI() &&
 917              "This is not a machine PHI node that we are updating!");
 918       if (!BB->isSuccessor(PHI->getParent()))
 919         continue;
 920       PHI->addOperand(
 921         MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[i].second, false));
 922       PHI->addOperand(MachineOperand::CreateMBB(BB));
 923     }
 924     return;
 925   }
 926
 927   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
 928     // Lower header first, if it wasn't already lowered
 929     if (!SDB->BitTestCases[i].Emitted) {
 930       // Set the current basic block to the mbb we wish to insert the code into
 931       BB = SDB->BitTestCases[i].Parent;
 932       // Emit the code
 933       SDB->visitBitTestHeader(SDB->BitTestCases[i], BB);
 934       CurDAG->setRoot(SDB->getRoot());
 935       SDB->clear();
 936       BB = CodeGenAndEmitDAG(BB);
 937     }
 938
 939     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
 940       // Set the current basic block to the mbb we wish to insert the code into
 941       BB = SDB->BitTestCases[i].Cases[j].ThisBB;
 942       // Emit the code
 943       if (j+1 != ej)
 944         SDB->visitBitTestCase(SDB->BitTestCases[i].Cases[j+1].ThisBB,
 945                               SDB->BitTestCases[i].Reg,
 946                               SDB->BitTestCases[i].Cases[j],
 947                               BB);
 948       else
 949         SDB->visitBitTestCase(SDB->BitTestCases[i].Default,
 950                               SDB->BitTestCases[i].Reg,
 951                               SDB->BitTestCases[i].Cases[j],
 952                               BB);
 953
 954
 955       CurDAG->setRoot(SDB->getRoot());
 956       SDB->clear();
 957       BB = CodeGenAndEmitDAG(BB);
 958     }
 959
 960     // Update PHI Nodes
 961     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
 962          pi != pe; ++pi) {
 963       MachineInstr *PHI = FuncInfo->PHINodesToUpdate[pi].first;
 964       MachineBasicBlock *PHIBB = PHI->getParent();
 965       assert(PHI->isPHI() &&
 966              "This is not a machine PHI node that we are updating!");
 967       // This is "default" BB. We have two jumps to it. From "header" BB and
 968       // from last "case" BB.
 969       if (PHIBB == SDB->BitTestCases[i].Default) {
 970         PHI->addOperand(MachineOperand::
 971                         CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
 972                                   false));
 973         PHI->addOperand(MachineOperand::CreateMBB(SDB->BitTestCases[i].Parent));
 974         PHI->addOperand(MachineOperand::
 975                         CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
 976                                   false));
 977         PHI->addOperand(MachineOperand::CreateMBB(SDB->BitTestCases[i].Cases.
 978                                                   back().ThisBB));
 979       }
 980       // One of "cases" BB.
 981       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
 982            j != ej; ++j) {
 983         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
 984         if (cBB->isSuccessor(PHIBB)) {
 985           PHI->addOperand(MachineOperand::
 986                           CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
 987                                     false));
 988           PHI->addOperand(MachineOperand::CreateMBB(cBB));
 989         }
 990       }
 991     }
 992   }
 993   SDB->BitTestCases.clear();
 994
 995   // If the JumpTable record is filled in, then we need to emit a jump table.
 996   // Updating the PHI nodes is tricky in this case, since we need to determine
 997   // whether the PHI is a successor of the range check MBB or the jump table MBB
 998   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
 999     // Lower header first, if it wasn't already lowered
1000     if (!SDB->JTCases[i].first.Emitted) {
1001       // Set the current basic block to the mbb we wish to insert the code into
1002       BB = SDB->JTCases[i].first.HeaderBB;
1003       // Emit the code
1004       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first,
1005                                 BB);
1006       CurDAG->setRoot(SDB->getRoot());
1007       SDB->clear();
1008       BB = CodeGenAndEmitDAG(BB);
1009     }
1010
1011     // Set the current basic block to the mbb we wish to insert the code into
1012     BB = SDB->JTCases[i].second.MBB;
1013     // Emit the code
1014     SDB->visitJumpTable(SDB->JTCases[i].second);
1015     CurDAG->setRoot(SDB->getRoot());
1016     SDB->clear();
1017     BB = CodeGenAndEmitDAG(BB);
1018
1019     // Update PHI Nodes
1020     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1021          pi != pe; ++pi) {
1022       MachineInstr *PHI = FuncInfo->PHINodesToUpdate[pi].first;
1023       MachineBasicBlock *PHIBB = PHI->getParent();
1024       assert(PHI->isPHI() &&
1025              "This is not a machine PHI node that we are updating!");
1026       // "default" BB. We can go there only from header BB.
1027       if (PHIBB == SDB->JTCases[i].second.Default) {
1028         PHI->addOperand
1029           (MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1030                                      false));
1031         PHI->addOperand
1032           (MachineOperand::CreateMBB(SDB->JTCases[i].first.HeaderBB));
1033       }
1034       // JT BB. Just iterate over successors here
1035       if (BB->isSuccessor(PHIBB)) {
1036         PHI->addOperand
1037           (MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1038                                      false));
1039         PHI->addOperand(MachineOperand::CreateMBB(BB));
1040       }
1041     }
1042   }
1043   SDB->JTCases.clear();
1044
1045   // If the switch block involved a branch to one of the actual successors, we
1046   // need to update PHI nodes in that block.
1047   for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1048     MachineInstr *PHI = FuncInfo->PHINodesToUpdate[i].first;
1049     assert(PHI->isPHI() &&
1050            "This is not a machine PHI node that we are updating!");
1051     if (BB->isSuccessor(PHI->getParent())) {
1052       PHI->addOperand(
1053         MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[i].second, false));
1054       PHI->addOperand(MachineOperand::CreateMBB(BB));
1055     }
1056   }
1057
1058   // If we generated any switch lowering information, build and codegen any
1059   // additional DAGs necessary.
1060   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1061     // Set the current basic block to the mbb we wish to insert the code into
1062     MachineBasicBlock *ThisBB = BB = SDB->SwitchCases[i].ThisBB;
1063
1064     // Determine the unique successors.
1065     SmallVector<MachineBasicBlock *, 2> Succs;
1066     Succs.push_back(SDB->SwitchCases[i].TrueBB);
1067     if (SDB->SwitchCases[i].TrueBB != SDB->SwitchCases[i].FalseBB)
1068       Succs.push_back(SDB->SwitchCases[i].FalseBB);
1069
1070     // Emit the code. Note that this could result in ThisBB being split, so
1071     // we need to check for updates.
1072     SDB->visitSwitchCase(SDB->SwitchCases[i], BB);
1073     CurDAG->setRoot(SDB->getRoot());
1074     SDB->clear();
1075     ThisBB = CodeGenAndEmitDAG(BB);
1076
1077     // Handle any PHI nodes in successors of this chunk, as if we were coming
1078     // from the original BB before switch expansion.  Note that PHI nodes can
1079     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1080     // handle them the right number of times.
1081     for (unsigned i = 0, e = Succs.size(); i != e; ++i) {
1082       BB = Succs[i];
1083       // BB may have been removed from the CFG if a branch was constant folded.
1084       if (ThisBB->isSuccessor(BB)) {
1085         for (MachineBasicBlock::iterator Phi = BB->begin();
1086              Phi != BB->end() && Phi->isPHI();
1087              ++Phi) {
1088           // This value for this PHI node is recorded in PHINodesToUpdate.
1089           for (unsigned pn = 0; ; ++pn) {
1090             assert(pn != FuncInfo->PHINodesToUpdate.size() &&
1091                    "Didn't find PHI entry!");
1092             if (FuncInfo->PHINodesToUpdate[pn].first == Phi) {
1093               Phi->addOperand(MachineOperand::
1094                               CreateReg(FuncInfo->PHINodesToUpdate[pn].second,
1095                                         false));
1096               Phi->addOperand(MachineOperand::CreateMBB(ThisBB));
1097               break;
1098             }
1099           }
1100         }
1101       }
1102     }
1103   }
1104   SDB->SwitchCases.clear();
1105 }
1106
1107
1108 /// Create the scheduler. If a specific scheduler was specified
1109 /// via the SchedulerRegistry, use it, otherwise select the
1110 /// one preferred by the target.
1111 ///
1112 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1113   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1114
1115   if (!Ctor) {
1116     Ctor = ISHeuristic;
1117     RegisterScheduler::setDefault(Ctor);
1118   }
1119
1120   return Ctor(this, OptLevel);
1121 }
1122
1123 ScheduleHazardRecognizer *SelectionDAGISel::CreateTargetHazardRecognizer() {
1124   return new ScheduleHazardRecognizer();
1125 }
1126
1127 //===----------------------------------------------------------------------===//
1128 // Helper functions used by the generated instruction selector.
1129 //===----------------------------------------------------------------------===//
1130 // Calls to these methods are generated by tblgen.
1131
1132 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1133 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1134 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1135 /// specified in the .td file (e.g. 255).
1136 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1137                                     int64_t DesiredMaskS) const {
1138   const APInt &ActualMask = RHS->getAPIntValue();
1139   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1140
1141   // If the actual mask exactly matches, success!
1142   if (ActualMask == DesiredMask)
1143     return true;
1144
1145   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1146   if (ActualMask.intersects(~DesiredMask))
1147     return false;
1148
1149   // Otherwise, the DAG Combiner may have proven that the value coming in is
1150   // either already zero or is not demanded.  Check for known zero input bits.
1151   APInt NeededMask = DesiredMask & ~ActualMask;
1152   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1153     return true;
1154
1155   // TODO: check to see if missing bits are just not demanded.
1156
1157   // Otherwise, this pattern doesn't match.
1158   return false;
1159 }
1160
1161 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1162 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1163 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1164 /// specified in the .td file (e.g. 255).
1165 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1166                                    int64_t DesiredMaskS) const {
1167   const APInt &ActualMask = RHS->getAPIntValue();
1168   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1169
1170   // If the actual mask exactly matches, success!
1171   if (ActualMask == DesiredMask)
1172     return true;
1173
1174   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1175   if (ActualMask.intersects(~DesiredMask))
1176     return false;
1177
1178   // Otherwise, the DAG Combiner may have proven that the value coming in is
1179   // either already zero or is not demanded.  Check for known zero input bits.
1180   APInt NeededMask = DesiredMask & ~ActualMask;
1181
1182   APInt KnownZero, KnownOne;
1183   CurDAG->ComputeMaskedBits(LHS, NeededMask, KnownZero, KnownOne);
1184
1185   // If all the missing bits in the or are already known to be set, match!
1186   if ((NeededMask & KnownOne) == NeededMask)
1187     return true;
1188
1189   // TODO: check to see if missing bits are just not demanded.
1190
1191   // Otherwise, this pattern doesn't match.
1192   return false;
1193 }
1194
1195
1196 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1197 /// by tblgen.  Others should not call it.
1198 void SelectionDAGISel::
1199 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops) {
1200   std::vector<SDValue> InOps;
1201   std::swap(InOps, Ops);
1202
1203   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1204   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1205   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1206
1207   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1208   if (InOps[e-1].getValueType() == MVT::Flag)
1209     --e;  // Don't process a flag operand if it is here.
1210
1211   while (i != e) {
1212     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1213     if (!InlineAsm::isMemKind(Flags)) {
1214       // Just skip over this operand, copying the operands verbatim.
1215       Ops.insert(Ops.end(), InOps.begin()+i,
1216                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1217       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1218     } else {
1219       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1220              "Memory operand with multiple values?");
1221       // Otherwise, this is a memory operand.  Ask the target to select it.
1222       std::vector<SDValue> SelOps;
1223       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps))
1224         report_fatal_error("Could not match memory address.  Inline asm"
1225                            " failure!");
1226
1227       // Add this to the output node.
1228       unsigned NewFlags =
1229         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1230       Ops.push_back(CurDAG->getTargetConstant(NewFlags, MVT::i32));
1231       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1232       i += 2;
1233     }
1234   }
1235
1236   // Add the flag input back if present.
1237   if (e != InOps.size())
1238     Ops.push_back(InOps.back());
1239 }
1240
1241 /// findFlagUse - Return use of EVT::Flag value produced by the specified
1242 /// SDNode.
1243 ///
1244 static SDNode *findFlagUse(SDNode *N) {
1245   unsigned FlagResNo = N->getNumValues()-1;
1246   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1247     SDUse &Use = I.getUse();
1248     if (Use.getResNo() == FlagResNo)
1249       return Use.getUser();
1250   }
1251   return NULL;
1252 }
1253
1254 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1255 /// This function recursively traverses up the operand chain, ignoring
1256 /// certain nodes.
1257 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1258                           SDNode *Root, SmallPtrSet<SDNode*, 16> &Visited,
1259                           bool IgnoreChains) {
1260   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1261   // greater than all of its (recursive) operands.  If we scan to a point where
1262   // 'use' is smaller than the node we're scanning for, then we know we will
1263   // never find it.
1264   //
1265   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1266   // happen because we scan down to newly selected nodes in the case of flag
1267   // uses.
1268   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1269     return false;
1270
1271   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1272   // won't fail if we scan it again.
1273   if (!Visited.insert(Use))
1274     return false;
1275
1276   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1277     // Ignore chain uses, they are validated by HandleMergeInputChains.
1278     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1279       continue;
1280
1281     SDNode *N = Use->getOperand(i).getNode();
1282     if (N == Def) {
1283       if (Use == ImmedUse || Use == Root)
1284         continue;  // We are not looking for immediate use.
1285       assert(N != Root);
1286       return true;
1287     }
1288
1289     // Traverse up the operand chain.
1290     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1291       return true;
1292   }
1293   return false;
1294 }
1295
1296 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1297 /// operand node N of U during instruction selection that starts at Root.
1298 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1299                                           SDNode *Root) const {
1300   if (OptLevel == CodeGenOpt::None) return false;
1301   return N.hasOneUse();
1302 }
1303
1304 /// IsLegalToFold - Returns true if the specific operand node N of
1305 /// U can be folded during instruction selection that starts at Root.
1306 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1307                                      CodeGenOpt::Level OptLevel,
1308                                      bool IgnoreChains) {
1309   if (OptLevel == CodeGenOpt::None) return false;
1310
1311   // If Root use can somehow reach N through a path that that doesn't contain
1312   // U then folding N would create a cycle. e.g. In the following
1313   // diagram, Root can reach N through X. If N is folded into into Root, then
1314   // X is both a predecessor and a successor of U.
1315   //
1316   //          [N*]           //
1317   //         ^   ^           //
1318   //        /     \          //
1319   //      [U*]    [X]?       //
1320   //        ^     ^          //
1321   //         \   /           //
1322   //          \ /            //
1323   //         [Root*]         //
1324   //
1325   // * indicates nodes to be folded together.
1326   //
1327   // If Root produces a flag, then it gets (even more) interesting. Since it
1328   // will be "glued" together with its flag use in the scheduler, we need to
1329   // check if it might reach N.
1330   //
1331   //          [N*]           //
1332   //         ^   ^           //
1333   //        /     \          //
1334   //      [U*]    [X]?       //
1335   //        ^       ^        //
1336   //         \       \       //
1337   //          \      |       //
1338   //         [Root*] |       //
1339   //          ^      |       //
1340   //          f      |       //
1341   //          |      /       //
1342   //         [Y]    /        //
1343   //           ^   /         //
1344   //           f  /          //
1345   //           | /           //
1346   //          [FU]           //
1347   //
1348   // If FU (flag use) indirectly reaches N (the load), and Root folds N
1349   // (call it Fold), then X is a predecessor of FU and a successor of
1350   // Fold. But since Fold and FU are flagged together, this will create
1351   // a cycle in the scheduling graph.
1352
1353   // If the node has flags, walk down the graph to the "lowest" node in the
1354   // flagged set.
1355   EVT VT = Root->getValueType(Root->getNumValues()-1);
1356   while (VT == MVT::Flag) {
1357     SDNode *FU = findFlagUse(Root);
1358     if (FU == NULL)
1359       break;
1360     Root = FU;
1361     VT = Root->getValueType(Root->getNumValues()-1);
1362
1363     // If our query node has a flag result with a use, we've walked up it.  If
1364     // the user (which has already been selected) has a chain or indirectly uses
1365     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1366     // this, we cannot ignore chains in this predicate.
1367     IgnoreChains = false;
1368   }
1369
1370
1371   SmallPtrSet<SDNode*, 16> Visited;
1372   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1373 }
1374
1375 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1376   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1377   SelectInlineAsmMemoryOperands(Ops);
1378
1379   std::vector<EVT> VTs;
1380   VTs.push_back(MVT::Other);
1381   VTs.push_back(MVT::Flag);
1382   SDValue New = CurDAG->getNode(ISD::INLINEASM, N->getDebugLoc(),
1383                                 VTs, &Ops[0], Ops.size());
1384   New->setNodeId(-1);
1385   return New.getNode();
1386 }
1387
1388 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1389   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1390 }
1391
1392 /// GetVBR - decode a vbr encoding whose top bit is set.
1393 ALWAYS_INLINE static uint64_t
1394 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1395   assert(Val >= 128 && "Not a VBR");
1396   Val &= 127;  // Remove first vbr bit.
1397
1398   unsigned Shift = 7;
1399   uint64_t NextBits;
1400   do {
1401     NextBits = MatcherTable[Idx++];
1402     Val |= (NextBits&127) << Shift;
1403     Shift += 7;
1404   } while (NextBits & 128);
1405
1406   return Val;
1407 }
1408
1409
1410 /// UpdateChainsAndFlags - When a match is complete, this method updates uses of
1411 /// interior flag and chain results to use the new flag and chain results.
1412 void SelectionDAGISel::
1413 UpdateChainsAndFlags(SDNode *NodeToMatch, SDValue InputChain,
1414                      const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1415                      SDValue InputFlag,
1416                      const SmallVectorImpl<SDNode*> &FlagResultNodesMatched,
1417                      bool isMorphNodeTo) {
1418   SmallVector<SDNode*, 4> NowDeadNodes;
1419
1420   ISelUpdater ISU(ISelPosition);
1421
1422   // Now that all the normal results are replaced, we replace the chain and
1423   // flag results if present.
1424   if (!ChainNodesMatched.empty()) {
1425     assert(InputChain.getNode() != 0 &&
1426            "Matched input chains but didn't produce a chain");
1427     // Loop over all of the nodes we matched that produced a chain result.
1428     // Replace all the chain results with the final chain we ended up with.
1429     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1430       SDNode *ChainNode = ChainNodesMatched[i];
1431
1432       // If this node was already deleted, don't look at it.
1433       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1434         continue;
1435
1436       // Don't replace the results of the root node if we're doing a
1437       // MorphNodeTo.
1438       if (ChainNode == NodeToMatch && isMorphNodeTo)
1439         continue;
1440
1441       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1442       if (ChainVal.getValueType() == MVT::Flag)
1443         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
1444       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
1445       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain, &ISU);
1446
1447       // If the node became dead and we haven't already seen it, delete it.
1448       if (ChainNode->use_empty() &&
1449           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
1450         NowDeadNodes.push_back(ChainNode);
1451     }
1452   }
1453
1454   // If the result produces a flag, update any flag results in the matched
1455   // pattern with the flag result.
1456   if (InputFlag.getNode() != 0) {
1457     // Handle any interior nodes explicitly marked.
1458     for (unsigned i = 0, e = FlagResultNodesMatched.size(); i != e; ++i) {
1459       SDNode *FRN = FlagResultNodesMatched[i];
1460
1461       // If this node was already deleted, don't look at it.
1462       if (FRN->getOpcode() == ISD::DELETED_NODE)
1463         continue;
1464
1465       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Flag &&
1466              "Doesn't have a flag result");
1467       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
1468                                         InputFlag, &ISU);
1469
1470       // If the node became dead and we haven't already seen it, delete it.
1471       if (FRN->use_empty() &&
1472           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
1473         NowDeadNodes.push_back(FRN);
1474     }
1475   }
1476
1477   if (!NowDeadNodes.empty())
1478     CurDAG->RemoveDeadNodes(NowDeadNodes, &ISU);
1479
1480   DEBUG(errs() << "ISEL: Match complete!\n");
1481 }
1482
1483 enum ChainResult {
1484   CR_Simple,
1485   CR_InducesCycle,
1486   CR_LeadsToInteriorNode
1487 };
1488
1489 /// WalkChainUsers - Walk down the users of the specified chained node that is
1490 /// part of the pattern we're matching, looking at all of the users we find.
1491 /// This determines whether something is an interior node, whether we have a
1492 /// non-pattern node in between two pattern nodes (which prevent folding because
1493 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
1494 /// between pattern nodes (in which case the TF becomes part of the pattern).
1495 ///
1496 /// The walk we do here is guaranteed to be small because we quickly get down to
1497 /// already selected nodes "below" us.
1498 static ChainResult
1499 WalkChainUsers(SDNode *ChainedNode,
1500                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
1501                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
1502   ChainResult Result = CR_Simple;
1503
1504   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
1505          E = ChainedNode->use_end(); UI != E; ++UI) {
1506     // Make sure the use is of the chain, not some other value we produce.
1507     if (UI.getUse().getValueType() != MVT::Other) continue;
1508
1509     SDNode *User = *UI;
1510
1511     // If we see an already-selected machine node, then we've gone beyond the
1512     // pattern that we're selecting down into the already selected chunk of the
1513     // DAG.
1514     if (User->isMachineOpcode() ||
1515         User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
1516       continue;
1517
1518     if (User->getOpcode() == ISD::CopyToReg ||
1519         User->getOpcode() == ISD::CopyFromReg ||
1520         User->getOpcode() == ISD::INLINEASM ||
1521         User->getOpcode() == ISD::EH_LABEL) {
1522       // If their node ID got reset to -1 then they've already been selected.
1523       // Treat them like a MachineOpcode.
1524       if (User->getNodeId() == -1)
1525         continue;
1526     }
1527
1528     // If we have a TokenFactor, we handle it specially.
1529     if (User->getOpcode() != ISD::TokenFactor) {
1530       // If the node isn't a token factor and isn't part of our pattern, then it
1531       // must be a random chained node in between two nodes we're selecting.
1532       // This happens when we have something like:
1533       //   x = load ptr
1534       //   call
1535       //   y = x+4
1536       //   store y -> ptr
1537       // Because we structurally match the load/store as a read/modify/write,
1538       // but the call is chained between them.  We cannot fold in this case
1539       // because it would induce a cycle in the graph.
1540       if (!std::count(ChainedNodesInPattern.begin(),
1541                       ChainedNodesInPattern.end(), User))
1542         return CR_InducesCycle;
1543
1544       // Otherwise we found a node that is part of our pattern.  For example in:
1545       //   x = load ptr
1546       //   y = x+4
1547       //   store y -> ptr
1548       // This would happen when we're scanning down from the load and see the
1549       // store as a user.  Record that there is a use of ChainedNode that is
1550       // part of the pattern and keep scanning uses.
1551       Result = CR_LeadsToInteriorNode;
1552       InteriorChainedNodes.push_back(User);
1553       continue;
1554     }
1555
1556     // If we found a TokenFactor, there are two cases to consider: first if the
1557     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
1558     // uses of the TF are in our pattern) we just want to ignore it.  Second,
1559     // the TokenFactor can be sandwiched in between two chained nodes, like so:
1560     //     [Load chain]
1561     //         ^
1562     //         |
1563     //       [Load]
1564     //       ^    ^
1565     //       |    \                    DAG's like cheese
1566     //      /       \                       do you?
1567     //     /         |
1568     // [TokenFactor] [Op]
1569     //     ^          ^
1570     //     |          |
1571     //      \        /
1572     //       \      /
1573     //       [Store]
1574     //
1575     // In this case, the TokenFactor becomes part of our match and we rewrite it
1576     // as a new TokenFactor.
1577     //
1578     // To distinguish these two cases, do a recursive walk down the uses.
1579     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
1580     case CR_Simple:
1581       // If the uses of the TokenFactor are just already-selected nodes, ignore
1582       // it, it is "below" our pattern.
1583       continue;
1584     case CR_InducesCycle:
1585       // If the uses of the TokenFactor lead to nodes that are not part of our
1586       // pattern that are not selected, folding would turn this into a cycle,
1587       // bail out now.
1588       return CR_InducesCycle;
1589     case CR_LeadsToInteriorNode:
1590       break;  // Otherwise, keep processing.
1591     }
1592
1593     // Okay, we know we're in the interesting interior case.  The TokenFactor
1594     // is now going to be considered part of the pattern so that we rewrite its
1595     // uses (it may have uses that are not part of the pattern) with the
1596     // ultimate chain result of the generated code.  We will also add its chain
1597     // inputs as inputs to the ultimate TokenFactor we create.
1598     Result = CR_LeadsToInteriorNode;
1599     ChainedNodesInPattern.push_back(User);
1600     InteriorChainedNodes.push_back(User);
1601     continue;
1602   }
1603
1604   return Result;
1605 }
1606
1607 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
1608 /// operation for when the pattern matched at least one node with a chains.  The
1609 /// input vector contains a list of all of the chained nodes that we match.  We
1610 /// must determine if this is a valid thing to cover (i.e. matching it won't
1611 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
1612 /// be used as the input node chain for the generated nodes.
1613 static SDValue
1614 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
1615                        SelectionDAG *CurDAG) {
1616   // Walk all of the chained nodes we've matched, recursively scanning down the
1617   // users of the chain result. This adds any TokenFactor nodes that are caught
1618   // in between chained nodes to the chained and interior nodes list.
1619   SmallVector<SDNode*, 3> InteriorChainedNodes;
1620   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1621     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
1622                        InteriorChainedNodes) == CR_InducesCycle)
1623       return SDValue(); // Would induce a cycle.
1624   }
1625
1626   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
1627   // that we are interested in.  Form our input TokenFactor node.
1628   SmallVector<SDValue, 3> InputChains;
1629   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1630     // Add the input chain of this node to the InputChains list (which will be
1631     // the operands of the generated TokenFactor) if it's not an interior node.
1632     SDNode *N = ChainNodesMatched[i];
1633     if (N->getOpcode() != ISD::TokenFactor) {
1634       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
1635         continue;
1636
1637       // Otherwise, add the input chain.
1638       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
1639       assert(InChain.getValueType() == MVT::Other && "Not a chain");
1640       InputChains.push_back(InChain);
1641       continue;
1642     }
1643
1644     // If we have a token factor, we want to add all inputs of the token factor
1645     // that are not part of the pattern we're matching.
1646     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
1647       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
1648                       N->getOperand(op).getNode()))
1649         InputChains.push_back(N->getOperand(op));
1650     }
1651   }
1652
1653   SDValue Res;
1654   if (InputChains.size() == 1)
1655     return InputChains[0];
1656   return CurDAG->getNode(ISD::TokenFactor, ChainNodesMatched[0]->getDebugLoc(),
1657                          MVT::Other, &InputChains[0], InputChains.size());
1658 }
1659
1660 /// MorphNode - Handle morphing a node in place for the selector.
1661 SDNode *SelectionDAGISel::
1662 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
1663           const SDValue *Ops, unsigned NumOps, unsigned EmitNodeInfo) {
1664   // It is possible we're using MorphNodeTo to replace a node with no
1665   // normal results with one that has a normal result (or we could be
1666   // adding a chain) and the input could have flags and chains as well.
1667   // In this case we need to shift the operands down.
1668   // FIXME: This is a horrible hack and broken in obscure cases, no worse
1669   // than the old isel though.
1670   int OldFlagResultNo = -1, OldChainResultNo = -1;
1671
1672   unsigned NTMNumResults = Node->getNumValues();
1673   if (Node->getValueType(NTMNumResults-1) == MVT::Flag) {
1674     OldFlagResultNo = NTMNumResults-1;
1675     if (NTMNumResults != 1 &&
1676         Node->getValueType(NTMNumResults-2) == MVT::Other)
1677       OldChainResultNo = NTMNumResults-2;
1678   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
1679     OldChainResultNo = NTMNumResults-1;
1680
1681   // Call the underlying SelectionDAG routine to do the transmogrification. Note
1682   // that this deletes operands of the old node that become dead.
1683   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops, NumOps);
1684
1685   // MorphNodeTo can operate in two ways: if an existing node with the
1686   // specified operands exists, it can just return it.  Otherwise, it
1687   // updates the node in place to have the requested operands.
1688   if (Res == Node) {
1689     // If we updated the node in place, reset the node ID.  To the isel,
1690     // this should be just like a newly allocated machine node.
1691     Res->setNodeId(-1);
1692   }
1693
1694   unsigned ResNumResults = Res->getNumValues();
1695   // Move the flag if needed.
1696   if ((EmitNodeInfo & OPFL_FlagOutput) && OldFlagResultNo != -1 &&
1697       (unsigned)OldFlagResultNo != ResNumResults-1)
1698     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldFlagResultNo),
1699                                       SDValue(Res, ResNumResults-1));
1700
1701   if ((EmitNodeInfo & OPFL_FlagOutput) != 0)
1702   --ResNumResults;
1703
1704   // Move the chain reference if needed.
1705   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
1706       (unsigned)OldChainResultNo != ResNumResults-1)
1707     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
1708                                       SDValue(Res, ResNumResults-1));
1709
1710   // Otherwise, no replacement happened because the node already exists. Replace
1711   // Uses of the old node with the new one.
1712   if (Res != Node)
1713     CurDAG->ReplaceAllUsesWith(Node, Res);
1714
1715   return Res;
1716 }
1717
1718 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
1719 ALWAYS_INLINE static bool
1720 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1721           SDValue N, const SmallVectorImpl<SDValue> &RecordedNodes) {
1722   // Accept if it is exactly the same as a previously recorded node.
1723   unsigned RecNo = MatcherTable[MatcherIndex++];
1724   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
1725   return N == RecordedNodes[RecNo];
1726 }
1727
1728 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
1729 ALWAYS_INLINE static bool
1730 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1731                       SelectionDAGISel &SDISel) {
1732   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
1733 }
1734
1735 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
1736 ALWAYS_INLINE static bool
1737 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1738                    SelectionDAGISel &SDISel, SDNode *N) {
1739   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
1740 }
1741
1742 ALWAYS_INLINE static bool
1743 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1744             SDNode *N) {
1745   uint16_t Opc = MatcherTable[MatcherIndex++];
1746   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
1747   return N->getOpcode() == Opc;
1748 }
1749
1750 ALWAYS_INLINE static bool
1751 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1752           SDValue N, const TargetLowering &TLI) {
1753   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
1754   if (N.getValueType() == VT) return true;
1755
1756   // Handle the case when VT is iPTR.
1757   return VT == MVT::iPTR && N.getValueType() == TLI.getPointerTy();
1758 }
1759
1760 ALWAYS_INLINE static bool
1761 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1762                SDValue N, const TargetLowering &TLI,
1763                unsigned ChildNo) {
1764   if (ChildNo >= N.getNumOperands())
1765     return false;  // Match fails if out of range child #.
1766   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
1767 }
1768
1769
1770 ALWAYS_INLINE static bool
1771 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1772               SDValue N) {
1773   return cast<CondCodeSDNode>(N)->get() ==
1774       (ISD::CondCode)MatcherTable[MatcherIndex++];
1775 }
1776
1777 ALWAYS_INLINE static bool
1778 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1779                SDValue N, const TargetLowering &TLI) {
1780   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
1781   if (cast<VTSDNode>(N)->getVT() == VT)
1782     return true;
1783
1784   // Handle the case when VT is iPTR.
1785   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI.getPointerTy();
1786 }
1787
1788 ALWAYS_INLINE static bool
1789 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1790              SDValue N) {
1791   int64_t Val = MatcherTable[MatcherIndex++];
1792   if (Val & 128)
1793     Val = GetVBR(Val, MatcherTable, MatcherIndex);
1794
1795   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
1796   return C != 0 && C->getSExtValue() == Val;
1797 }
1798
1799 ALWAYS_INLINE static bool
1800 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1801             SDValue N, SelectionDAGISel &SDISel) {
1802   int64_t Val = MatcherTable[MatcherIndex++];
1803   if (Val & 128)
1804     Val = GetVBR(Val, MatcherTable, MatcherIndex);
1805
1806   if (N->getOpcode() != ISD::AND) return false;
1807
1808   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
1809   return C != 0 && SDISel.CheckAndMask(N.getOperand(0), C, Val);
1810 }
1811
1812 ALWAYS_INLINE static bool
1813 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1814            SDValue N, SelectionDAGISel &SDISel) {
1815   int64_t Val = MatcherTable[MatcherIndex++];
1816   if (Val & 128)
1817     Val = GetVBR(Val, MatcherTable, MatcherIndex);
1818
1819   if (N->getOpcode() != ISD::OR) return false;
1820
1821   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
1822   return C != 0 && SDISel.CheckOrMask(N.getOperand(0), C, Val);
1823 }
1824
1825 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
1826 /// scope, evaluate the current node.  If the current predicate is known to
1827 /// fail, set Result=true and return anything.  If the current predicate is
1828 /// known to pass, set Result=false and return the MatcherIndex to continue
1829 /// with.  If the current predicate is unknown, set Result=false and return the
1830 /// MatcherIndex to continue with.
1831 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
1832                                        unsigned Index, SDValue N,
1833                                        bool &Result, SelectionDAGISel &SDISel,
1834                                        SmallVectorImpl<SDValue> &RecordedNodes){
1835   switch (Table[Index++]) {
1836   default:
1837     Result = false;
1838     return Index-1;  // Could not evaluate this predicate.
1839   case SelectionDAGISel::OPC_CheckSame:
1840     Result = !::CheckSame(Table, Index, N, RecordedNodes);
1841     return Index;
1842   case SelectionDAGISel::OPC_CheckPatternPredicate:
1843     Result = !::CheckPatternPredicate(Table, Index, SDISel);
1844     return Index;
1845   case SelectionDAGISel::OPC_CheckPredicate:
1846     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
1847     return Index;
1848   case SelectionDAGISel::OPC_CheckOpcode:
1849     Result = !::CheckOpcode(Table, Index, N.getNode());
1850     return Index;
1851   case SelectionDAGISel::OPC_CheckType:
1852     Result = !::CheckType(Table, Index, N, SDISel.TLI);
1853     return Index;
1854   case SelectionDAGISel::OPC_CheckChild0Type:
1855   case SelectionDAGISel::OPC_CheckChild1Type:
1856   case SelectionDAGISel::OPC_CheckChild2Type:
1857   case SelectionDAGISel::OPC_CheckChild3Type:
1858   case SelectionDAGISel::OPC_CheckChild4Type:
1859   case SelectionDAGISel::OPC_CheckChild5Type:
1860   case SelectionDAGISel::OPC_CheckChild6Type:
1861   case SelectionDAGISel::OPC_CheckChild7Type:
1862     Result = !::CheckChildType(Table, Index, N, SDISel.TLI,
1863                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Type);
1864     return Index;
1865   case SelectionDAGISel::OPC_CheckCondCode:
1866     Result = !::CheckCondCode(Table, Index, N);
1867     return Index;
1868   case SelectionDAGISel::OPC_CheckValueType:
1869     Result = !::CheckValueType(Table, Index, N, SDISel.TLI);
1870     return Index;
1871   case SelectionDAGISel::OPC_CheckInteger:
1872     Result = !::CheckInteger(Table, Index, N);
1873     return Index;
1874   case SelectionDAGISel::OPC_CheckAndImm:
1875     Result = !::CheckAndImm(Table, Index, N, SDISel);
1876     return Index;
1877   case SelectionDAGISel::OPC_CheckOrImm:
1878     Result = !::CheckOrImm(Table, Index, N, SDISel);
1879     return Index;
1880   }
1881 }
1882
1883 namespace {
1884
1885 struct MatchScope {
1886   /// FailIndex - If this match fails, this is the index to continue with.
1887   unsigned FailIndex;
1888
1889   /// NodeStack - The node stack when the scope was formed.
1890   SmallVector<SDValue, 4> NodeStack;
1891
1892   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
1893   unsigned NumRecordedNodes;
1894
1895   /// NumMatchedMemRefs - The number of matched memref entries.
1896   unsigned NumMatchedMemRefs;
1897
1898   /// InputChain/InputFlag - The current chain/flag
1899   SDValue InputChain, InputFlag;
1900
1901   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
1902   bool HasChainNodesMatched, HasFlagResultNodesMatched;
1903 };
1904
1905 }
1906
1907 SDNode *SelectionDAGISel::
1908 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
1909                  unsigned TableSize) {
1910   // FIXME: Should these even be selected?  Handle these cases in the caller?
1911   switch (NodeToMatch->getOpcode()) {
1912   default:
1913     break;
1914   case ISD::EntryToken:       // These nodes remain the same.
1915   case ISD::BasicBlock:
1916   case ISD::Register:
1917   //case ISD::VALUETYPE:
1918   //case ISD::CONDCODE:
1919   case ISD::HANDLENODE:
1920   case ISD::MDNODE_SDNODE:
1921   case ISD::TargetConstant:
1922   case ISD::TargetConstantFP:
1923   case ISD::TargetConstantPool:
1924   case ISD::TargetFrameIndex:
1925   case ISD::TargetExternalSymbol:
1926   case ISD::TargetBlockAddress:
1927   case ISD::TargetJumpTable:
1928   case ISD::TargetGlobalTLSAddress:
1929   case ISD::TargetGlobalAddress:
1930   case ISD::TokenFactor:
1931   case ISD::CopyFromReg:
1932   case ISD::CopyToReg:
1933   case ISD::EH_LABEL:
1934     NodeToMatch->setNodeId(-1); // Mark selected.
1935     return 0;
1936   case ISD::AssertSext:
1937   case ISD::AssertZext:
1938     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
1939                                       NodeToMatch->getOperand(0));
1940     return 0;
1941   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
1942   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
1943   }
1944
1945   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
1946
1947   // Set up the node stack with NodeToMatch as the only node on the stack.
1948   SmallVector<SDValue, 8> NodeStack;
1949   SDValue N = SDValue(NodeToMatch, 0);
1950   NodeStack.push_back(N);
1951
1952   // MatchScopes - Scopes used when matching, if a match failure happens, this
1953   // indicates where to continue checking.
1954   SmallVector<MatchScope, 8> MatchScopes;
1955
1956   // RecordedNodes - This is the set of nodes that have been recorded by the
1957   // state machine.
1958   SmallVector<SDValue, 8> RecordedNodes;
1959
1960   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
1961   // pattern.
1962   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
1963
1964   // These are the current input chain and flag for use when generating nodes.
1965   // Various Emit operations change these.  For example, emitting a copytoreg
1966   // uses and updates these.
1967   SDValue InputChain, InputFlag;
1968
1969   // ChainNodesMatched - If a pattern matches nodes that have input/output
1970   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
1971   // which ones they are.  The result is captured into this list so that we can
1972   // update the chain results when the pattern is complete.
1973   SmallVector<SDNode*, 3> ChainNodesMatched;
1974   SmallVector<SDNode*, 3> FlagResultNodesMatched;
1975
1976   DEBUG(errs() << "ISEL: Starting pattern match on root node: ";
1977         NodeToMatch->dump(CurDAG);
1978         errs() << '\n');
1979
1980   // Determine where to start the interpreter.  Normally we start at opcode #0,
1981   // but if the state machine starts with an OPC_SwitchOpcode, then we
1982   // accelerate the first lookup (which is guaranteed to be hot) with the
1983   // OpcodeOffset table.
1984   unsigned MatcherIndex = 0;
1985
1986   if (!OpcodeOffset.empty()) {
1987     // Already computed the OpcodeOffset table, just index into it.
1988     if (N.getOpcode() < OpcodeOffset.size())
1989       MatcherIndex = OpcodeOffset[N.getOpcode()];
1990     DEBUG(errs() << "  Initial Opcode index to " << MatcherIndex << "\n");
1991
1992   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
1993     // Otherwise, the table isn't computed, but the state machine does start
1994     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
1995     // is the first time we're selecting an instruction.
1996     unsigned Idx = 1;
1997     while (1) {
1998       // Get the size of this case.
1999       unsigned CaseSize = MatcherTable[Idx++];
2000       if (CaseSize & 128)
2001         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2002       if (CaseSize == 0) break;
2003
2004       // Get the opcode, add the index to the table.
2005       uint16_t Opc = MatcherTable[Idx++];
2006       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2007       if (Opc >= OpcodeOffset.size())
2008         OpcodeOffset.resize((Opc+1)*2);
2009       OpcodeOffset[Opc] = Idx;
2010       Idx += CaseSize;
2011     }
2012
2013     // Okay, do the lookup for the first opcode.
2014     if (N.getOpcode() < OpcodeOffset.size())
2015       MatcherIndex = OpcodeOffset[N.getOpcode()];
2016   }
2017
2018   while (1) {
2019     assert(MatcherIndex < TableSize && "Invalid index");
2020 #ifndef NDEBUG
2021     unsigned CurrentOpcodeIndex = MatcherIndex;
2022 #endif
2023     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2024     switch (Opcode) {
2025     case OPC_Scope: {
2026       // Okay, the semantics of this operation are that we should push a scope
2027       // then evaluate the first child.  However, pushing a scope only to have
2028       // the first check fail (which then pops it) is inefficient.  If we can
2029       // determine immediately that the first check (or first several) will
2030       // immediately fail, don't even bother pushing a scope for them.
2031       unsigned FailIndex;
2032
2033       while (1) {
2034         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2035         if (NumToSkip & 128)
2036           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2037         // Found the end of the scope with no match.
2038         if (NumToSkip == 0) {
2039           FailIndex = 0;
2040           break;
2041         }
2042
2043         FailIndex = MatcherIndex+NumToSkip;
2044
2045         unsigned MatcherIndexOfPredicate = MatcherIndex;
2046         (void)MatcherIndexOfPredicate; // silence warning.
2047
2048         // If we can't evaluate this predicate without pushing a scope (e.g. if
2049         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2050         // push the scope and evaluate the full predicate chain.
2051         bool Result;
2052         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2053                                               Result, *this, RecordedNodes);
2054         if (!Result)
2055           break;
2056
2057         DEBUG(errs() << "  Skipped scope entry (due to false predicate) at "
2058                      << "index " << MatcherIndexOfPredicate
2059                      << ", continuing at " << FailIndex << "\n");
2060         ++NumDAGIselRetries;
2061
2062         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2063         // move to the next case.
2064         MatcherIndex = FailIndex;
2065       }
2066
2067       // If the whole scope failed to match, bail.
2068       if (FailIndex == 0) break;
2069
2070       // Push a MatchScope which indicates where to go if the first child fails
2071       // to match.
2072       MatchScope NewEntry;
2073       NewEntry.FailIndex = FailIndex;
2074       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2075       NewEntry.NumRecordedNodes = RecordedNodes.size();
2076       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2077       NewEntry.InputChain = InputChain;
2078       NewEntry.InputFlag = InputFlag;
2079       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2080       NewEntry.HasFlagResultNodesMatched = !FlagResultNodesMatched.empty();
2081       MatchScopes.push_back(NewEntry);
2082       continue;
2083     }
2084     case OPC_RecordNode:
2085       // Remember this node, it may end up being an operand in the pattern.
2086       RecordedNodes.push_back(N);
2087       continue;
2088
2089     case OPC_RecordChild0: case OPC_RecordChild1:
2090     case OPC_RecordChild2: case OPC_RecordChild3:
2091     case OPC_RecordChild4: case OPC_RecordChild5:
2092     case OPC_RecordChild6: case OPC_RecordChild7: {
2093       unsigned ChildNo = Opcode-OPC_RecordChild0;
2094       if (ChildNo >= N.getNumOperands())
2095         break;  // Match fails if out of range child #.
2096
2097       RecordedNodes.push_back(N->getOperand(ChildNo));
2098       continue;
2099     }
2100     case OPC_RecordMemRef:
2101       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2102       continue;
2103
2104     case OPC_CaptureFlagInput:
2105       // If the current node has an input flag, capture it in InputFlag.
2106       if (N->getNumOperands() != 0 &&
2107           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Flag)
2108         InputFlag = N->getOperand(N->getNumOperands()-1);
2109       continue;
2110
2111     case OPC_MoveChild: {
2112       unsigned ChildNo = MatcherTable[MatcherIndex++];
2113       if (ChildNo >= N.getNumOperands())
2114         break;  // Match fails if out of range child #.
2115       N = N.getOperand(ChildNo);
2116       NodeStack.push_back(N);
2117       continue;
2118     }
2119
2120     case OPC_MoveParent:
2121       // Pop the current node off the NodeStack.
2122       NodeStack.pop_back();
2123       assert(!NodeStack.empty() && "Node stack imbalance!");
2124       N = NodeStack.back();
2125       continue;
2126
2127     case OPC_CheckSame:
2128       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2129       continue;
2130     case OPC_CheckPatternPredicate:
2131       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2132       continue;
2133     case OPC_CheckPredicate:
2134       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2135                                 N.getNode()))
2136         break;
2137       continue;
2138     case OPC_CheckComplexPat: {
2139       unsigned CPNum = MatcherTable[MatcherIndex++];
2140       unsigned RecNo = MatcherTable[MatcherIndex++];
2141       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2142       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo], CPNum,
2143                                RecordedNodes))
2144         break;
2145       continue;
2146     }
2147     case OPC_CheckOpcode:
2148       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2149       continue;
2150
2151     case OPC_CheckType:
2152       if (!::CheckType(MatcherTable, MatcherIndex, N, TLI)) break;
2153       continue;
2154
2155     case OPC_SwitchOpcode: {
2156       unsigned CurNodeOpcode = N.getOpcode();
2157       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2158       unsigned CaseSize;
2159       while (1) {
2160         // Get the size of this case.
2161         CaseSize = MatcherTable[MatcherIndex++];
2162         if (CaseSize & 128)
2163           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2164         if (CaseSize == 0) break;
2165
2166         uint16_t Opc = MatcherTable[MatcherIndex++];
2167         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2168
2169         // If the opcode matches, then we will execute this case.
2170         if (CurNodeOpcode == Opc)
2171           break;
2172
2173         // Otherwise, skip over this case.
2174         MatcherIndex += CaseSize;
2175       }
2176
2177       // If no cases matched, bail out.
2178       if (CaseSize == 0) break;
2179
2180       // Otherwise, execute the case we found.
2181       DEBUG(errs() << "  OpcodeSwitch from " << SwitchStart
2182                    << " to " << MatcherIndex << "\n");
2183       continue;
2184     }
2185
2186     case OPC_SwitchType: {
2187       MVT::SimpleValueType CurNodeVT = N.getValueType().getSimpleVT().SimpleTy;
2188       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2189       unsigned CaseSize;
2190       while (1) {
2191         // Get the size of this case.
2192         CaseSize = MatcherTable[MatcherIndex++];
2193         if (CaseSize & 128)
2194           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2195         if (CaseSize == 0) break;
2196
2197         MVT::SimpleValueType CaseVT =
2198           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2199         if (CaseVT == MVT::iPTR)
2200           CaseVT = TLI.getPointerTy().SimpleTy;
2201
2202         // If the VT matches, then we will execute this case.
2203         if (CurNodeVT == CaseVT)
2204           break;
2205
2206         // Otherwise, skip over this case.
2207         MatcherIndex += CaseSize;
2208       }
2209
2210       // If no cases matched, bail out.
2211       if (CaseSize == 0) break;
2212
2213       // Otherwise, execute the case we found.
2214       DEBUG(errs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2215                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2216       continue;
2217     }
2218     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2219     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2220     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2221     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2222       if (!::CheckChildType(MatcherTable, MatcherIndex, N, TLI,
2223                             Opcode-OPC_CheckChild0Type))
2224         break;
2225       continue;
2226     case OPC_CheckCondCode:
2227       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2228       continue;
2229     case OPC_CheckValueType:
2230       if (!::CheckValueType(MatcherTable, MatcherIndex, N, TLI)) break;
2231       continue;
2232     case OPC_CheckInteger:
2233       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2234       continue;
2235     case OPC_CheckAndImm:
2236       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2237       continue;
2238     case OPC_CheckOrImm:
2239       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2240       continue;
2241
2242     case OPC_CheckFoldableChainNode: {
2243       assert(NodeStack.size() != 1 && "No parent node");
2244       // Verify that all intermediate nodes between the root and this one have
2245       // a single use.
2246       bool HasMultipleUses = false;
2247       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2248         if (!NodeStack[i].hasOneUse()) {
2249           HasMultipleUses = true;
2250           break;
2251         }
2252       if (HasMultipleUses) break;
2253
2254       // Check to see that the target thinks this is profitable to fold and that
2255       // we can fold it without inducing cycles in the graph.
2256       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2257                               NodeToMatch) ||
2258           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2259                          NodeToMatch, OptLevel,
2260                          true/*We validate our own chains*/))
2261         break;
2262
2263       continue;
2264     }
2265     case OPC_EmitInteger: {
2266       MVT::SimpleValueType VT =
2267         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2268       int64_t Val = MatcherTable[MatcherIndex++];
2269       if (Val & 128)
2270         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2271       RecordedNodes.push_back(CurDAG->getTargetConstant(Val, VT));
2272       continue;
2273     }
2274     case OPC_EmitRegister: {
2275       MVT::SimpleValueType VT =
2276         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2277       unsigned RegNo = MatcherTable[MatcherIndex++];
2278       RecordedNodes.push_back(CurDAG->getRegister(RegNo, VT));
2279       continue;
2280     }
2281
2282     case OPC_EmitConvertToTarget:  {
2283       // Convert from IMM/FPIMM to target version.
2284       unsigned RecNo = MatcherTable[MatcherIndex++];
2285       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2286       SDValue Imm = RecordedNodes[RecNo];
2287
2288       if (Imm->getOpcode() == ISD::Constant) {
2289         int64_t Val = cast<ConstantSDNode>(Imm)->getZExtValue();
2290         Imm = CurDAG->getTargetConstant(Val, Imm.getValueType());
2291       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2292         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2293         Imm = CurDAG->getTargetConstantFP(*Val, Imm.getValueType());
2294       }
2295
2296       RecordedNodes.push_back(Imm);
2297       continue;
2298     }
2299
2300     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
2301     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
2302       // These are space-optimized forms of OPC_EmitMergeInputChains.
2303       assert(InputChain.getNode() == 0 &&
2304              "EmitMergeInputChains should be the first chain producing node");
2305       assert(ChainNodesMatched.empty() &&
2306              "Should only have one EmitMergeInputChains per match");
2307
2308       // Read all of the chained nodes.
2309       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
2310       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2311       ChainNodesMatched.push_back(RecordedNodes[RecNo].getNode());
2312
2313       // FIXME: What if other value results of the node have uses not matched
2314       // by this pattern?
2315       if (ChainNodesMatched.back() != NodeToMatch &&
2316           !RecordedNodes[RecNo].hasOneUse()) {
2317         ChainNodesMatched.clear();
2318         break;
2319       }
2320
2321       // Merge the input chains if they are not intra-pattern references.
2322       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2323
2324       if (InputChain.getNode() == 0)
2325         break;  // Failed to merge.
2326       continue;
2327     }
2328
2329     case OPC_EmitMergeInputChains: {
2330       assert(InputChain.getNode() == 0 &&
2331              "EmitMergeInputChains should be the first chain producing node");
2332       // This node gets a list of nodes we matched in the input that have
2333       // chains.  We want to token factor all of the input chains to these nodes
2334       // together.  However, if any of the input chains is actually one of the
2335       // nodes matched in this pattern, then we have an intra-match reference.
2336       // Ignore these because the newly token factored chain should not refer to
2337       // the old nodes.
2338       unsigned NumChains = MatcherTable[MatcherIndex++];
2339       assert(NumChains != 0 && "Can't TF zero chains");
2340
2341       assert(ChainNodesMatched.empty() &&
2342              "Should only have one EmitMergeInputChains per match");
2343
2344       // Read all of the chained nodes.
2345       for (unsigned i = 0; i != NumChains; ++i) {
2346         unsigned RecNo = MatcherTable[MatcherIndex++];
2347         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2348         ChainNodesMatched.push_back(RecordedNodes[RecNo].getNode());
2349
2350         // FIXME: What if other value results of the node have uses not matched
2351         // by this pattern?
2352         if (ChainNodesMatched.back() != NodeToMatch &&
2353             !RecordedNodes[RecNo].hasOneUse()) {
2354           ChainNodesMatched.clear();
2355           break;
2356         }
2357       }
2358
2359       // If the inner loop broke out, the match fails.
2360       if (ChainNodesMatched.empty())
2361         break;
2362
2363       // Merge the input chains if they are not intra-pattern references.
2364       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2365
2366       if (InputChain.getNode() == 0)
2367         break;  // Failed to merge.
2368
2369       continue;
2370     }
2371
2372     case OPC_EmitCopyToReg: {
2373       unsigned RecNo = MatcherTable[MatcherIndex++];
2374       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2375       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
2376
2377       if (InputChain.getNode() == 0)
2378         InputChain = CurDAG->getEntryNode();
2379
2380       InputChain = CurDAG->getCopyToReg(InputChain, NodeToMatch->getDebugLoc(),
2381                                         DestPhysReg, RecordedNodes[RecNo],
2382                                         InputFlag);
2383
2384       InputFlag = InputChain.getValue(1);
2385       continue;
2386     }
2387
2388     case OPC_EmitNodeXForm: {
2389       unsigned XFormNo = MatcherTable[MatcherIndex++];
2390       unsigned RecNo = MatcherTable[MatcherIndex++];
2391       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2392       RecordedNodes.push_back(RunSDNodeXForm(RecordedNodes[RecNo], XFormNo));
2393       continue;
2394     }
2395
2396     case OPC_EmitNode:
2397     case OPC_MorphNodeTo: {
2398       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
2399       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2400       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
2401       // Get the result VT list.
2402       unsigned NumVTs = MatcherTable[MatcherIndex++];
2403       SmallVector<EVT, 4> VTs;
2404       for (unsigned i = 0; i != NumVTs; ++i) {
2405         MVT::SimpleValueType VT =
2406           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2407         if (VT == MVT::iPTR) VT = TLI.getPointerTy().SimpleTy;
2408         VTs.push_back(VT);
2409       }
2410
2411       if (EmitNodeInfo & OPFL_Chain)
2412         VTs.push_back(MVT::Other);
2413       if (EmitNodeInfo & OPFL_FlagOutput)
2414         VTs.push_back(MVT::Flag);
2415
2416       // This is hot code, so optimize the two most common cases of 1 and 2
2417       // results.
2418       SDVTList VTList;
2419       if (VTs.size() == 1)
2420         VTList = CurDAG->getVTList(VTs[0]);
2421       else if (VTs.size() == 2)
2422         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
2423       else
2424         VTList = CurDAG->getVTList(VTs.data(), VTs.size());
2425
2426       // Get the operand list.
2427       unsigned NumOps = MatcherTable[MatcherIndex++];
2428       SmallVector<SDValue, 8> Ops;
2429       for (unsigned i = 0; i != NumOps; ++i) {
2430         unsigned RecNo = MatcherTable[MatcherIndex++];
2431         if (RecNo & 128)
2432           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2433
2434         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
2435         Ops.push_back(RecordedNodes[RecNo]);
2436       }
2437
2438       // If there are variadic operands to add, handle them now.
2439       if (EmitNodeInfo & OPFL_VariadicInfo) {
2440         // Determine the start index to copy from.
2441         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
2442         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
2443         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
2444                "Invalid variadic node");
2445         // Copy all of the variadic operands, not including a potential flag
2446         // input.
2447         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
2448              i != e; ++i) {
2449           SDValue V = NodeToMatch->getOperand(i);
2450           if (V.getValueType() == MVT::Flag) break;
2451           Ops.push_back(V);
2452         }
2453       }
2454
2455       // If this has chain/flag inputs, add them.
2456       if (EmitNodeInfo & OPFL_Chain)
2457         Ops.push_back(InputChain);
2458       if ((EmitNodeInfo & OPFL_FlagInput) && InputFlag.getNode() != 0)
2459         Ops.push_back(InputFlag);
2460
2461       // Create the node.
2462       SDNode *Res = 0;
2463       if (Opcode != OPC_MorphNodeTo) {
2464         // If this is a normal EmitNode command, just create the new node and
2465         // add the results to the RecordedNodes list.
2466         Res = CurDAG->getMachineNode(TargetOpc, NodeToMatch->getDebugLoc(),
2467                                      VTList, Ops.data(), Ops.size());
2468
2469         // Add all the non-flag/non-chain results to the RecordedNodes list.
2470         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
2471           if (VTs[i] == MVT::Other || VTs[i] == MVT::Flag) break;
2472           RecordedNodes.push_back(SDValue(Res, i));
2473         }
2474
2475       } else {
2476         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops.data(), Ops.size(),
2477                         EmitNodeInfo);
2478       }
2479
2480       // If the node had chain/flag results, update our notion of the current
2481       // chain and flag.
2482       if (EmitNodeInfo & OPFL_FlagOutput) {
2483         InputFlag = SDValue(Res, VTs.size()-1);
2484         if (EmitNodeInfo & OPFL_Chain)
2485           InputChain = SDValue(Res, VTs.size()-2);
2486       } else if (EmitNodeInfo & OPFL_Chain)
2487         InputChain = SDValue(Res, VTs.size()-1);
2488
2489       // If the OPFL_MemRefs flag is set on this node, slap all of the
2490       // accumulated memrefs onto it.
2491       //
2492       // FIXME: This is vastly incorrect for patterns with multiple outputs
2493       // instructions that access memory and for ComplexPatterns that match
2494       // loads.
2495       if (EmitNodeInfo & OPFL_MemRefs) {
2496         MachineSDNode::mmo_iterator MemRefs =
2497           MF->allocateMemRefsArray(MatchedMemRefs.size());
2498         std::copy(MatchedMemRefs.begin(), MatchedMemRefs.end(), MemRefs);
2499         cast<MachineSDNode>(Res)
2500           ->setMemRefs(MemRefs, MemRefs + MatchedMemRefs.size());
2501       }
2502
2503       DEBUG(errs() << "  "
2504                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
2505                    << " node: "; Res->dump(CurDAG); errs() << "\n");
2506
2507       // If this was a MorphNodeTo then we're completely done!
2508       if (Opcode == OPC_MorphNodeTo) {
2509         // Update chain and flag uses.
2510         UpdateChainsAndFlags(NodeToMatch, InputChain, ChainNodesMatched,
2511                              InputFlag, FlagResultNodesMatched, true);
2512         return Res;
2513       }
2514
2515       continue;
2516     }
2517
2518     case OPC_MarkFlagResults: {
2519       unsigned NumNodes = MatcherTable[MatcherIndex++];
2520
2521       // Read and remember all the flag-result nodes.
2522       for (unsigned i = 0; i != NumNodes; ++i) {
2523         unsigned RecNo = MatcherTable[MatcherIndex++];
2524         if (RecNo & 128)
2525           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2526
2527         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2528         FlagResultNodesMatched.push_back(RecordedNodes[RecNo].getNode());
2529       }
2530       continue;
2531     }
2532
2533     case OPC_CompleteMatch: {
2534       // The match has been completed, and any new nodes (if any) have been
2535       // created.  Patch up references to the matched dag to use the newly
2536       // created nodes.
2537       unsigned NumResults = MatcherTable[MatcherIndex++];
2538
2539       for (unsigned i = 0; i != NumResults; ++i) {
2540         unsigned ResSlot = MatcherTable[MatcherIndex++];
2541         if (ResSlot & 128)
2542           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
2543
2544         assert(ResSlot < RecordedNodes.size() && "Invalid CheckSame");
2545         SDValue Res = RecordedNodes[ResSlot];
2546
2547         assert(i < NodeToMatch->getNumValues() &&
2548                NodeToMatch->getValueType(i) != MVT::Other &&
2549                NodeToMatch->getValueType(i) != MVT::Flag &&
2550                "Invalid number of results to complete!");
2551         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
2552                 NodeToMatch->getValueType(i) == MVT::iPTR ||
2553                 Res.getValueType() == MVT::iPTR ||
2554                 NodeToMatch->getValueType(i).getSizeInBits() ==
2555                     Res.getValueType().getSizeInBits()) &&
2556                "invalid replacement");
2557         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
2558       }
2559
2560       // If the root node defines a flag, add it to the flag nodes to update
2561       // list.
2562       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Flag)
2563         FlagResultNodesMatched.push_back(NodeToMatch);
2564
2565       // Update chain and flag uses.
2566       UpdateChainsAndFlags(NodeToMatch, InputChain, ChainNodesMatched,
2567                            InputFlag, FlagResultNodesMatched, false);
2568
2569       assert(NodeToMatch->use_empty() &&
2570              "Didn't replace all uses of the node?");
2571
2572       // FIXME: We just return here, which interacts correctly with SelectRoot
2573       // above.  We should fix this to not return an SDNode* anymore.
2574       return 0;
2575     }
2576     }
2577
2578     // If the code reached this point, then the match failed.  See if there is
2579     // another child to try in the current 'Scope', otherwise pop it until we
2580     // find a case to check.
2581     DEBUG(errs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
2582     ++NumDAGIselRetries;
2583     while (1) {
2584       if (MatchScopes.empty()) {
2585         CannotYetSelect(NodeToMatch);
2586         return 0;
2587       }
2588
2589       // Restore the interpreter state back to the point where the scope was
2590       // formed.
2591       MatchScope &LastScope = MatchScopes.back();
2592       RecordedNodes.resize(LastScope.NumRecordedNodes);
2593       NodeStack.clear();
2594       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
2595       N = NodeStack.back();
2596
2597       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
2598         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
2599       MatcherIndex = LastScope.FailIndex;
2600
2601       DEBUG(errs() << "  Continuing at " << MatcherIndex << "\n");
2602
2603       InputChain = LastScope.InputChain;
2604       InputFlag = LastScope.InputFlag;
2605       if (!LastScope.HasChainNodesMatched)
2606         ChainNodesMatched.clear();
2607       if (!LastScope.HasFlagResultNodesMatched)
2608         FlagResultNodesMatched.clear();
2609
2610       // Check to see what the offset is at the new MatcherIndex.  If it is zero
2611       // we have reached the end of this scope, otherwise we have another child
2612       // in the current scope to try.
2613       unsigned NumToSkip = MatcherTable[MatcherIndex++];
2614       if (NumToSkip & 128)
2615         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2616
2617       // If we have another child in this scope to match, update FailIndex and
2618       // try it.
2619       if (NumToSkip != 0) {
2620         LastScope.FailIndex = MatcherIndex+NumToSkip;
2621         break;
2622       }
2623
2624       // End of this scope, pop it and try the next child in the containing
2625       // scope.
2626       MatchScopes.pop_back();
2627     }
2628   }
2629 }
2630
2631
2632
2633 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
2634   std::string msg;
2635   raw_string_ostream Msg(msg);
2636   Msg << "Cannot yet select: ";
2637
2638   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
2639       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
2640       N->getOpcode() != ISD::INTRINSIC_VOID) {
2641     N->printrFull(Msg, CurDAG);
2642   } else {
2643     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
2644     unsigned iid =
2645       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
2646     if (iid < Intrinsic::num_intrinsics)
2647       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
2648     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
2649       Msg << "target intrinsic %" << TII->getName(iid);
2650     else
2651       Msg << "unknown intrinsic #" << iid;
2652   }
2653   report_fatal_error(Msg.str());
2654 }
2655
2656 char SelectionDAGISel::ID = 0;