lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "isel"
  15 #include "llvm/CodeGen/SelectionDAGISel.h"
  16 #include "ScheduleDAGSDNodes.h"
  17 #include "SelectionDAGBuilder.h"
  18 #include "llvm/ADT/PostOrderIterator.h"
  19 #include "llvm/ADT/Statistic.h"
  20 #include "llvm/Analysis/AliasAnalysis.h"
  21 #include "llvm/Analysis/BranchProbabilityInfo.h"
  22 #include "llvm/Analysis/CFG.h"
  23 #include "llvm/Analysis/TargetTransformInfo.h"
  24 #include "llvm/CodeGen/FastISel.h"
  25 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  26 #include "llvm/CodeGen/GCMetadata.h"
  27 #include "llvm/CodeGen/GCStrategy.h"
  28 #include "llvm/CodeGen/MachineFrameInfo.h"
  29 #include "llvm/CodeGen/MachineFunction.h"
  30 #include "llvm/CodeGen/MachineInstrBuilder.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
  34 #include "llvm/CodeGen/SchedulerRegistry.h"
  35 #include "llvm/CodeGen/SelectionDAG.h"
  36 #include "llvm/DebugInfo.h"
  37 #include "llvm/IR/Constants.h"
  38 #include "llvm/IR/Function.h"
  39 #include "llvm/IR/InlineAsm.h"
  40 #include "llvm/IR/Instructions.h"
  41 #include "llvm/IR/IntrinsicInst.h"
  42 #include "llvm/IR/Intrinsics.h"
  43 #include "llvm/IR/LLVMContext.h"
  44 #include "llvm/IR/Module.h"
  45 #include "llvm/Support/Compiler.h"
  46 #include "llvm/Support/Debug.h"
  47 #include "llvm/Support/ErrorHandling.h"
  48 #include "llvm/Support/Timer.h"
  49 #include "llvm/Support/raw_ostream.h"
  50 #include "llvm/Target/TargetInstrInfo.h"
  51 #include "llvm/Target/TargetIntrinsicInfo.h"
  52 #include "llvm/Target/TargetLibraryInfo.h"
  53 #include "llvm/Target/TargetLowering.h"
  54 #include "llvm/Target/TargetMachine.h"
  55 #include "llvm/Target/TargetOptions.h"
  56 #include "llvm/Target/TargetRegisterInfo.h"
  57 #include "llvm/Target/TargetSubtargetInfo.h"
  58 #include "llvm/Transforms/Utils/BasicBlockUtils.h"
  59 #include <algorithm>
  60 using namespace llvm;
  61
  62 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
  63 STATISTIC(NumFastIselSuccess, "Number of instructions fast isel selected");
  64 STATISTIC(NumFastIselBlocks, "Number of blocks selected entirely by fast isel");
  65 STATISTIC(NumDAGBlocks, "Number of blocks selected using DAG");
  66 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
  67 STATISTIC(NumEntryBlocks, "Number of entry blocks encountered");
  68 STATISTIC(NumFastIselFailLowerArguments,
  69           "Number of entry blocks where fast isel failed to lower arguments");
  70
  71 #ifndef NDEBUG
  72 static cl::opt<bool>
  73 EnableFastISelVerbose2("fast-isel-verbose2", cl::Hidden,
  74           cl::desc("Enable extra verbose messages in the \"fast\" "
  75                    "instruction selector"));
  76
  77   // Terminators
  78 STATISTIC(NumFastIselFailRet,"Fast isel fails on Ret");
  79 STATISTIC(NumFastIselFailBr,"Fast isel fails on Br");
  80 STATISTIC(NumFastIselFailSwitch,"Fast isel fails on Switch");
  81 STATISTIC(NumFastIselFailIndirectBr,"Fast isel fails on IndirectBr");
  82 STATISTIC(NumFastIselFailInvoke,"Fast isel fails on Invoke");
  83 STATISTIC(NumFastIselFailResume,"Fast isel fails on Resume");
  84 STATISTIC(NumFastIselFailUnreachable,"Fast isel fails on Unreachable");
  85
  86   // Standard binary operators...
  87 STATISTIC(NumFastIselFailAdd,"Fast isel fails on Add");
  88 STATISTIC(NumFastIselFailFAdd,"Fast isel fails on FAdd");
  89 STATISTIC(NumFastIselFailSub,"Fast isel fails on Sub");
  90 STATISTIC(NumFastIselFailFSub,"Fast isel fails on FSub");
  91 STATISTIC(NumFastIselFailMul,"Fast isel fails on Mul");
  92 STATISTIC(NumFastIselFailFMul,"Fast isel fails on FMul");
  93 STATISTIC(NumFastIselFailUDiv,"Fast isel fails on UDiv");
  94 STATISTIC(NumFastIselFailSDiv,"Fast isel fails on SDiv");
  95 STATISTIC(NumFastIselFailFDiv,"Fast isel fails on FDiv");
  96 STATISTIC(NumFastIselFailURem,"Fast isel fails on URem");
  97 STATISTIC(NumFastIselFailSRem,"Fast isel fails on SRem");
  98 STATISTIC(NumFastIselFailFRem,"Fast isel fails on FRem");
  99
 100   // Logical operators...
 101 STATISTIC(NumFastIselFailAnd,"Fast isel fails on And");
 102 STATISTIC(NumFastIselFailOr,"Fast isel fails on Or");
 103 STATISTIC(NumFastIselFailXor,"Fast isel fails on Xor");
 104
 105   // Memory instructions...
 106 STATISTIC(NumFastIselFailAlloca,"Fast isel fails on Alloca");
 107 STATISTIC(NumFastIselFailLoad,"Fast isel fails on Load");
 108 STATISTIC(NumFastIselFailStore,"Fast isel fails on Store");
 109 STATISTIC(NumFastIselFailAtomicCmpXchg,"Fast isel fails on AtomicCmpXchg");
 110 STATISTIC(NumFastIselFailAtomicRMW,"Fast isel fails on AtomicRWM");
 111 STATISTIC(NumFastIselFailFence,"Fast isel fails on Frence");
 112 STATISTIC(NumFastIselFailGetElementPtr,"Fast isel fails on GetElementPtr");
 113
 114   // Convert instructions...
 115 STATISTIC(NumFastIselFailTrunc,"Fast isel fails on Trunc");
 116 STATISTIC(NumFastIselFailZExt,"Fast isel fails on ZExt");
 117 STATISTIC(NumFastIselFailSExt,"Fast isel fails on SExt");
 118 STATISTIC(NumFastIselFailFPTrunc,"Fast isel fails on FPTrunc");
 119 STATISTIC(NumFastIselFailFPExt,"Fast isel fails on FPExt");
 120 STATISTIC(NumFastIselFailFPToUI,"Fast isel fails on FPToUI");
 121 STATISTIC(NumFastIselFailFPToSI,"Fast isel fails on FPToSI");
 122 STATISTIC(NumFastIselFailUIToFP,"Fast isel fails on UIToFP");
 123 STATISTIC(NumFastIselFailSIToFP,"Fast isel fails on SIToFP");
 124 STATISTIC(NumFastIselFailIntToPtr,"Fast isel fails on IntToPtr");
 125 STATISTIC(NumFastIselFailPtrToInt,"Fast isel fails on PtrToInt");
 126 STATISTIC(NumFastIselFailBitCast,"Fast isel fails on BitCast");
 127
 128   // Other instructions...
 129 STATISTIC(NumFastIselFailICmp,"Fast isel fails on ICmp");
 130 STATISTIC(NumFastIselFailFCmp,"Fast isel fails on FCmp");
 131 STATISTIC(NumFastIselFailPHI,"Fast isel fails on PHI");
 132 STATISTIC(NumFastIselFailSelect,"Fast isel fails on Select");
 133 STATISTIC(NumFastIselFailCall,"Fast isel fails on Call");
 134 STATISTIC(NumFastIselFailShl,"Fast isel fails on Shl");
 135 STATISTIC(NumFastIselFailLShr,"Fast isel fails on LShr");
 136 STATISTIC(NumFastIselFailAShr,"Fast isel fails on AShr");
 137 STATISTIC(NumFastIselFailVAArg,"Fast isel fails on VAArg");
 138 STATISTIC(NumFastIselFailExtractElement,"Fast isel fails on ExtractElement");
 139 STATISTIC(NumFastIselFailInsertElement,"Fast isel fails on InsertElement");
 140 STATISTIC(NumFastIselFailShuffleVector,"Fast isel fails on ShuffleVector");
 141 STATISTIC(NumFastIselFailExtractValue,"Fast isel fails on ExtractValue");
 142 STATISTIC(NumFastIselFailInsertValue,"Fast isel fails on InsertValue");
 143 STATISTIC(NumFastIselFailLandingPad,"Fast isel fails on LandingPad");
 144 #endif
 145
 146 static cl::opt<bool>
 147 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
 148           cl::desc("Enable verbose messages in the \"fast\" "
 149                    "instruction selector"));
 150 static cl::opt<bool>
 151 EnableFastISelAbort("fast-isel-abort", cl::Hidden,
 152           cl::desc("Enable abort calls when \"fast\" instruction selection "
 153                    "fails to lower an instruction"));
 154 static cl::opt<bool>
 155 EnableFastISelAbortArgs("fast-isel-abort-args", cl::Hidden,
 156           cl::desc("Enable abort calls when \"fast\" instruction selection "
 157                    "fails to lower a formal argument"));
 158
 159 static cl::opt<bool>
 160 UseMBPI("use-mbpi",
 161         cl::desc("use Machine Branch Probability Info"),
 162         cl::init(true), cl::Hidden);
 163
 164 #ifndef NDEBUG
 165 static cl::opt<bool>
 166 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
 167           cl::desc("Pop up a window to show dags before the first "
 168                    "dag combine pass"));
 169 static cl::opt<bool>
 170 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
 171           cl::desc("Pop up a window to show dags before legalize types"));
 172 static cl::opt<bool>
 173 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
 174           cl::desc("Pop up a window to show dags before legalize"));
 175 static cl::opt<bool>
 176 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
 177           cl::desc("Pop up a window to show dags before the second "
 178                    "dag combine pass"));
 179 static cl::opt<bool>
 180 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
 181           cl::desc("Pop up a window to show dags before the post legalize types"
 182                    " dag combine pass"));
 183 static cl::opt<bool>
 184 ViewISelDAGs("view-isel-dags", cl::Hidden,
 185           cl::desc("Pop up a window to show isel dags as they are selected"));
 186 static cl::opt<bool>
 187 ViewSchedDAGs("view-sched-dags", cl::Hidden,
 188           cl::desc("Pop up a window to show sched dags as they are processed"));
 189 static cl::opt<bool>
 190 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
 191       cl::desc("Pop up a window to show SUnit dags after they are processed"));
 192 #else
 193 static const bool ViewDAGCombine1 = false,
 194                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
 195                   ViewDAGCombine2 = false,
 196                   ViewDAGCombineLT = false,
 197                   ViewISelDAGs = false, ViewSchedDAGs = false,
 198                   ViewSUnitDAGs = false;
 199 #endif
 200
 201 //===---------------------------------------------------------------------===//
 202 ///
 203 /// RegisterScheduler class - Track the registration of instruction schedulers.
 204 ///
 205 //===---------------------------------------------------------------------===//
 206 MachinePassRegistry RegisterScheduler::Registry;
 207
 208 //===---------------------------------------------------------------------===//
 209 ///
 210 /// ISHeuristic command line option for instruction schedulers.
 211 ///
 212 //===---------------------------------------------------------------------===//
 213 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
 214                RegisterPassParser<RegisterScheduler> >
 215 ISHeuristic("pre-RA-sched",
 216             cl::init(&createDefaultScheduler),
 217             cl::desc("Instruction schedulers available (before register"
 218                      " allocation):"));
 219
 220 static RegisterScheduler
 221 defaultListDAGScheduler("default", "Best scheduler for the target",
 222                         createDefaultScheduler);
 223
 224 namespace llvm {
 225   //===--------------------------------------------------------------------===//
 226   /// \brief This class is used by SelectionDAGISel to temporarily override
 227   /// the optimization level on a per-function basis.
 228   class OptLevelChanger {
 229     SelectionDAGISel &IS;
 230     CodeGenOpt::Level SavedOptLevel;
 231     bool SavedFastISel;
 232
 233   public:
 234     OptLevelChanger(SelectionDAGISel &ISel,
 235                     CodeGenOpt::Level NewOptLevel) : IS(ISel) {
 236       SavedOptLevel = IS.OptLevel;
 237       if (NewOptLevel == SavedOptLevel)
 238         return;
 239       IS.OptLevel = NewOptLevel;
 240       IS.TM.setOptLevel(NewOptLevel);
 241       SavedFastISel = IS.TM.Options.EnableFastISel;
 242       if (NewOptLevel == CodeGenOpt::None)
 243         IS.TM.setFastISel(true);
 244       DEBUG(dbgs() << "\nChanging optimization level for Function "
 245             << IS.MF->getFunction()->getName() << "\n");
 246       DEBUG(dbgs() << "\tBefore: -O" << SavedOptLevel
 247             << " ; After: -O" << NewOptLevel << "\n");
 248     }
 249
 250     ~OptLevelChanger() {
 251       if (IS.OptLevel == SavedOptLevel)
 252         return;
 253       DEBUG(dbgs() << "\nRestoring optimization level for Function "
 254             << IS.MF->getFunction()->getName() << "\n");
 255       DEBUG(dbgs() << "\tBefore: -O" << IS.OptLevel
 256             << " ; After: -O" << SavedOptLevel << "\n");
 257       IS.OptLevel = SavedOptLevel;
 258       IS.TM.setOptLevel(SavedOptLevel);
 259       IS.TM.setFastISel(SavedFastISel);
 260     }
 261   };
 262
 263   //===--------------------------------------------------------------------===//
 264   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 265   /// for the target.
 266   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
 267                                              CodeGenOpt::Level OptLevel) {
 268     const TargetLowering *TLI = IS->getTargetLowering();
 269     const TargetSubtargetInfo &ST = IS->TM.getSubtarget<TargetSubtargetInfo>();
 270
 271     if (OptLevel == CodeGenOpt::None || ST.useMachineScheduler() ||
 272         TLI->getSchedulingPreference() == Sched::Source)
 273       return createSourceListDAGScheduler(IS, OptLevel);
 274     if (TLI->getSchedulingPreference() == Sched::RegPressure)
 275       return createBURRListDAGScheduler(IS, OptLevel);
 276     if (TLI->getSchedulingPreference() == Sched::Hybrid)
 277       return createHybridListDAGScheduler(IS, OptLevel);
 278     if (TLI->getSchedulingPreference() == Sched::VLIW)
 279       return createVLIWDAGScheduler(IS, OptLevel);
 280     assert(TLI->getSchedulingPreference() == Sched::ILP &&
 281            "Unknown sched type!");
 282     return createILPListDAGScheduler(IS, OptLevel);
 283   }
 284 }
 285
 286 // EmitInstrWithCustomInserter - This method should be implemented by targets
 287 // that mark instructions with the 'usesCustomInserter' flag.  These
 288 // instructions are special in various ways, which require special support to
 289 // insert.  The specified MachineInstr is created but not inserted into any
 290 // basic blocks, and this method is called to expand it into a sequence of
 291 // instructions, potentially also creating new basic blocks and control flow.
 292 // When new basic blocks are inserted and the edges from MBB to its successors
 293 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
 294 // DenseMap.
 295 MachineBasicBlock *
 296 TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 297                                             MachineBasicBlock *MBB) const {
 298 #ifndef NDEBUG
 299   dbgs() << "If a target marks an instruction with "
 300           "'usesCustomInserter', it must implement "
 301           "TargetLowering::EmitInstrWithCustomInserter!";
 302 #endif
 303   llvm_unreachable(0);
 304 }
 305
 306 void TargetLowering::AdjustInstrPostInstrSelection(MachineInstr *MI,
 307                                                    SDNode *Node) const {
 308   assert(!MI->hasPostISelHook() &&
 309          "If a target marks an instruction with 'hasPostISelHook', "
 310          "it must implement TargetLowering::AdjustInstrPostInstrSelection!");
 311 }
 312
 313 //===----------------------------------------------------------------------===//
 314 // SelectionDAGISel code
 315 //===----------------------------------------------------------------------===//
 316
 317 SelectionDAGISel::SelectionDAGISel(TargetMachine &tm,
 318                                    CodeGenOpt::Level OL) :
 319   MachineFunctionPass(ID), TM(tm),
 320   FuncInfo(new FunctionLoweringInfo(TM)),
 321   CurDAG(new SelectionDAG(tm, OL)),
 322   SDB(new SelectionDAGBuilder(*CurDAG, *FuncInfo, OL)),
 323   GFI(),
 324   OptLevel(OL),
 325   DAGSize(0) {
 326     initializeGCModuleInfoPass(*PassRegistry::getPassRegistry());
 327     initializeAliasAnalysisAnalysisGroup(*PassRegistry::getPassRegistry());
 328     initializeBranchProbabilityInfoPass(*PassRegistry::getPassRegistry());
 329     initializeTargetLibraryInfoPass(*PassRegistry::getPassRegistry());
 330   }
 331
 332 SelectionDAGISel::~SelectionDAGISel() {
 333   delete SDB;
 334   delete CurDAG;
 335   delete FuncInfo;
 336 }
 337
 338 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
 339   AU.addRequired<AliasAnalysis>();
 340   AU.addPreserved<AliasAnalysis>();
 341   AU.addRequired<GCModuleInfo>();
 342   AU.addPreserved<GCModuleInfo>();
 343   AU.addRequired<TargetLibraryInfo>();
 344   if (UseMBPI && OptLevel != CodeGenOpt::None)
 345     AU.addRequired<BranchProbabilityInfo>();
 346   MachineFunctionPass::getAnalysisUsage(AU);
 347 }
 348
 349 /// SplitCriticalSideEffectEdges - Look for critical edges with a PHI value that
 350 /// may trap on it.  In this case we have to split the edge so that the path
 351 /// through the predecessor block that doesn't go to the phi block doesn't
 352 /// execute the possibly trapping instruction.
 353 ///
 354 /// This is required for correctness, so it must be done at -O0.
 355 ///
 356 static void SplitCriticalSideEffectEdges(Function &Fn, Pass *SDISel) {
 357   // Loop for blocks with phi nodes.
 358   for (Function::iterator BB = Fn.begin(), E = Fn.end(); BB != E; ++BB) {
 359     PHINode *PN = dyn_cast<PHINode>(BB->begin());
 360     if (PN == 0) continue;
 361
 362   ReprocessBlock:
 363     // For each block with a PHI node, check to see if any of the input values
 364     // are potentially trapping constant expressions.  Constant expressions are
 365     // the only potentially trapping value that can occur as the argument to a
 366     // PHI.
 367     for (BasicBlock::iterator I = BB->begin(); (PN = dyn_cast<PHINode>(I)); ++I)
 368       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 369         ConstantExpr *CE = dyn_cast<ConstantExpr>(PN->getIncomingValue(i));
 370         if (CE == 0 || !CE->canTrap()) continue;
 371
 372         // The only case we have to worry about is when the edge is critical.
 373         // Since this block has a PHI Node, we assume it has multiple input
 374         // edges: check to see if the pred has multiple successors.
 375         BasicBlock *Pred = PN->getIncomingBlock(i);
 376         if (Pred->getTerminator()->getNumSuccessors() == 1)
 377           continue;
 378
 379         // Okay, we have to split this edge.
 380         SplitCriticalEdge(Pred->getTerminator(),
 381                           GetSuccessorNumber(Pred, BB), SDISel, true);
 382         goto ReprocessBlock;
 383       }
 384   }
 385 }
 386
 387 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
 388   // Do some sanity-checking on the command-line options.
 389   assert((!EnableFastISelVerbose || TM.Options.EnableFastISel) &&
 390          "-fast-isel-verbose requires -fast-isel");
 391   assert((!EnableFastISelAbort || TM.Options.EnableFastISel) &&
 392          "-fast-isel-abort requires -fast-isel");
 393
 394   const Function &Fn = *mf.getFunction();
 395   const TargetInstrInfo &TII = *TM.getInstrInfo();
 396   const TargetRegisterInfo &TRI = *TM.getRegisterInfo();
 397   const TargetLowering *TLI = TM.getTargetLowering();
 398
 399   MF = &mf;
 400   RegInfo = &MF->getRegInfo();
 401   AA = &getAnalysis<AliasAnalysis>();
 402   LibInfo = &getAnalysis<TargetLibraryInfo>();
 403   TTI = getAnalysisIfAvailable<TargetTransformInfo>();
 404   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : 0;
 405
 406   TargetSubtargetInfo &ST =
 407     const_cast<TargetSubtargetInfo&>(TM.getSubtarget<TargetSubtargetInfo>());
 408   ST.resetSubtargetFeatures(MF);
 409   TM.resetTargetOptions(MF);
 410
 411   // Reset OptLevel to None for optnone functions.
 412   CodeGenOpt::Level NewOptLevel = OptLevel;
 413   if (Fn.hasFnAttribute(Attribute::OptimizeNone))
 414     NewOptLevel = CodeGenOpt::None;
 415   OptLevelChanger OLC(*this, NewOptLevel);
 416
 417   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
 418
 419   SplitCriticalSideEffectEdges(const_cast<Function&>(Fn), this);
 420
 421   CurDAG->init(*MF, TTI, TLI);
 422   FuncInfo->set(Fn, *MF);
 423
 424   if (UseMBPI && OptLevel != CodeGenOpt::None)
 425     FuncInfo->BPI = &getAnalysis<BranchProbabilityInfo>();
 426   else
 427     FuncInfo->BPI = 0;
 428
 429   SDB->init(GFI, *AA, LibInfo);
 430
 431   MF->setHasInlineAsm(false);
 432   MF->getFrameInfo()->setHasInlineAsmWithSPAdjust(false);
 433
 434   SelectAllBasicBlocks(Fn);
 435
 436   // If the first basic block in the function has live ins that need to be
 437   // copied into vregs, emit the copies into the top of the block before
 438   // emitting the code for the block.
 439   MachineBasicBlock *EntryMBB = MF->begin();
 440   RegInfo->EmitLiveInCopies(EntryMBB, TRI, TII);
 441
 442   DenseMap<unsigned, unsigned> LiveInMap;
 443   if (!FuncInfo->ArgDbgValues.empty())
 444     for (MachineRegisterInfo::livein_iterator LI = RegInfo->livein_begin(),
 445            E = RegInfo->livein_end(); LI != E; ++LI)
 446       if (LI->second)
 447         LiveInMap.insert(std::make_pair(LI->first, LI->second));
 448
 449   // Insert DBG_VALUE instructions for function arguments to the entry block.
 450   for (unsigned i = 0, e = FuncInfo->ArgDbgValues.size(); i != e; ++i) {
 451     MachineInstr *MI = FuncInfo->ArgDbgValues[e-i-1];
 452     bool hasFI = MI->getOperand(0).isFI();
 453     unsigned Reg =
 454         hasFI ? TRI.getFrameRegister(*MF) : MI->getOperand(0).getReg();
 455     if (TargetRegisterInfo::isPhysicalRegister(Reg))
 456       EntryMBB->insert(EntryMBB->begin(), MI);
 457     else {
 458       MachineInstr *Def = RegInfo->getVRegDef(Reg);
 459       if (Def) {
 460         MachineBasicBlock::iterator InsertPos = Def;
 461         // FIXME: VR def may not be in entry block.
 462         Def->getParent()->insert(llvm::next(InsertPos), MI);
 463       } else
 464         DEBUG(dbgs() << "Dropping debug info for dead vreg"
 465               << TargetRegisterInfo::virtReg2Index(Reg) << "\n");
 466     }
 467
 468     // If Reg is live-in then update debug info to track its copy in a vreg.
 469     DenseMap<unsigned, unsigned>::iterator LDI = LiveInMap.find(Reg);
 470     if (LDI != LiveInMap.end()) {
 471       assert(!hasFI && "There's no handling of frame pointer updating here yet "
 472                        "- add if needed");
 473       MachineInstr *Def = RegInfo->getVRegDef(LDI->second);
 474       MachineBasicBlock::iterator InsertPos = Def;
 475       const MDNode *Variable =
 476         MI->getOperand(MI->getNumOperands()-1).getMetadata();
 477       bool IsIndirect = MI->isIndirectDebugValue();
 478       unsigned Offset = IsIndirect ? MI->getOperand(1).getImm() : 0;
 479       // Def is never a terminator here, so it is ok to increment InsertPos.
 480       BuildMI(*EntryMBB, ++InsertPos, MI->getDebugLoc(),
 481               TII.get(TargetOpcode::DBG_VALUE),
 482               IsIndirect,
 483               LDI->second, Offset, Variable);
 484
 485       // If this vreg is directly copied into an exported register then
 486       // that COPY instructions also need DBG_VALUE, if it is the only
 487       // user of LDI->second.
 488       MachineInstr *CopyUseMI = NULL;
 489       for (MachineRegisterInfo::use_iterator
 490              UI = RegInfo->use_begin(LDI->second);
 491            MachineInstr *UseMI = UI.skipInstruction();) {
 492         if (UseMI->isDebugValue()) continue;
 493         if (UseMI->isCopy() && !CopyUseMI && UseMI->getParent() == EntryMBB) {
 494           CopyUseMI = UseMI; continue;
 495         }
 496         // Otherwise this is another use or second copy use.
 497         CopyUseMI = NULL; break;
 498       }
 499       if (CopyUseMI) {
 500         MachineInstr *NewMI =
 501           BuildMI(*MF, CopyUseMI->getDebugLoc(),
 502                   TII.get(TargetOpcode::DBG_VALUE),
 503                   IsIndirect,
 504                   CopyUseMI->getOperand(0).getReg(),
 505                   Offset, Variable);
 506         MachineBasicBlock::iterator Pos = CopyUseMI;
 507         EntryMBB->insertAfter(Pos, NewMI);
 508       }
 509     }
 510   }
 511
 512   // Determine if there are any calls in this machine function.
 513   MachineFrameInfo *MFI = MF->getFrameInfo();
 514   for (MachineFunction::const_iterator I = MF->begin(), E = MF->end(); I != E;
 515        ++I) {
 516
 517     if (MFI->hasCalls() && MF->hasInlineAsm())
 518       break;
 519
 520     const MachineBasicBlock *MBB = I;
 521     for (MachineBasicBlock::const_iterator II = MBB->begin(), IE = MBB->end();
 522          II != IE; ++II) {
 523       const MCInstrDesc &MCID = TM.getInstrInfo()->get(II->getOpcode());
 524       if ((MCID.isCall() && !MCID.isReturn()) ||
 525           II->isStackAligningInlineAsm()) {
 526         MFI->setHasCalls(true);
 527       }
 528       if (II->isInlineAsm()) {
 529         MF->setHasInlineAsm(true);
 530       }
 531     }
 532   }
 533
 534   // Determine if there is a call to setjmp in the machine function.
 535   MF->setExposesReturnsTwice(Fn.callsFunctionThatReturnsTwice());
 536
 537   // Replace forward-declared registers with the registers containing
 538   // the desired value.
 539   MachineRegisterInfo &MRI = MF->getRegInfo();
 540   for (DenseMap<unsigned, unsigned>::iterator
 541        I = FuncInfo->RegFixups.begin(), E = FuncInfo->RegFixups.end();
 542        I != E; ++I) {
 543     unsigned From = I->first;
 544     unsigned To = I->second;
 545     // If To is also scheduled to be replaced, find what its ultimate
 546     // replacement is.
 547     for (;;) {
 548       DenseMap<unsigned, unsigned>::iterator J = FuncInfo->RegFixups.find(To);
 549       if (J == E) break;
 550       To = J->second;
 551     }
 552     // Make sure the new register has a sufficiently constrained register class.
 553     if (TargetRegisterInfo::isVirtualRegister(From) &&
 554         TargetRegisterInfo::isVirtualRegister(To))
 555       MRI.constrainRegClass(To, MRI.getRegClass(From));
 556     // Replace it.
 557     MRI.replaceRegWith(From, To);
 558   }
 559
 560   // Freeze the set of reserved registers now that MachineFrameInfo has been
 561   // set up. All the information required by getReservedRegs() should be
 562   // available now.
 563   MRI.freezeReservedRegs(*MF);
 564
 565   // Release function-specific state. SDB and CurDAG are already cleared
 566   // at this point.
 567   FuncInfo->clear();
 568
 569   return true;
 570 }
 571
 572 void SelectionDAGISel::SelectBasicBlock(BasicBlock::const_iterator Begin,
 573                                         BasicBlock::const_iterator End,
 574                                         bool &HadTailCall) {
 575   // Lower all of the non-terminator instructions. If a call is emitted
 576   // as a tail call, cease emitting nodes for this block. Terminators
 577   // are handled below.
 578   for (BasicBlock::const_iterator I = Begin; I != End && !SDB->HasTailCall; ++I)
 579     SDB->visit(*I);
 580
 581   // Make sure the root of the DAG is up-to-date.
 582   CurDAG->setRoot(SDB->getControlRoot());
 583   HadTailCall = SDB->HasTailCall;
 584   SDB->clear();
 585
 586   // Final step, emit the lowered DAG as machine code.
 587   CodeGenAndEmitDAG();
 588 }
 589
 590 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
 591   SmallPtrSet<SDNode*, 128> VisitedNodes;
 592   SmallVector<SDNode*, 128> Worklist;
 593
 594   Worklist.push_back(CurDAG->getRoot().getNode());
 595
 596   APInt KnownZero;
 597   APInt KnownOne;
 598
 599   do {
 600     SDNode *N = Worklist.pop_back_val();
 601
 602     // If we've already seen this node, ignore it.
 603     if (!VisitedNodes.insert(N))
 604       continue;
 605
 606     // Otherwise, add all chain operands to the worklist.
 607     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 608       if (N->getOperand(i).getValueType() == MVT::Other)
 609         Worklist.push_back(N->getOperand(i).getNode());
 610
 611     // If this is a CopyToReg with a vreg dest, process it.
 612     if (N->getOpcode() != ISD::CopyToReg)
 613       continue;
 614
 615     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
 616     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 617       continue;
 618
 619     // Ignore non-scalar or non-integer values.
 620     SDValue Src = N->getOperand(2);
 621     EVT SrcVT = Src.getValueType();
 622     if (!SrcVT.isInteger() || SrcVT.isVector())
 623       continue;
 624
 625     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
 626     CurDAG->ComputeMaskedBits(Src, KnownZero, KnownOne);
 627     FuncInfo->AddLiveOutRegInfo(DestReg, NumSignBits, KnownZero, KnownOne);
 628   } while (!Worklist.empty());
 629 }
 630
 631 void SelectionDAGISel::CodeGenAndEmitDAG() {
 632   std::string GroupName;
 633   if (TimePassesIsEnabled)
 634     GroupName = "Instruction Selection and Scheduling";
 635   std::string BlockName;
 636   int BlockNumber = -1;
 637   (void)BlockNumber;
 638 #ifdef NDEBUG
 639   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
 640       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
 641       ViewSUnitDAGs)
 642 #endif
 643   {
 644     BlockNumber = FuncInfo->MBB->getNumber();
 645     BlockName = MF->getName().str() + ":" +
 646                 FuncInfo->MBB->getBasicBlock()->getName().str();
 647   }
 648   DEBUG(dbgs() << "Initial selection DAG: BB#" << BlockNumber
 649         << " '" << BlockName << "'\n"; CurDAG->dump());
 650
 651   if (ViewDAGCombine1) CurDAG->viewGraph("dag-combine1 input for " + BlockName);
 652
 653   // Run the DAG combiner in pre-legalize mode.
 654   {
 655     NamedRegionTimer T("DAG Combining 1", GroupName, TimePassesIsEnabled);
 656     CurDAG->Combine(BeforeLegalizeTypes, *AA, OptLevel);
 657   }
 658
 659   DEBUG(dbgs() << "Optimized lowered selection DAG: BB#" << BlockNumber
 660         << " '" << BlockName << "'\n"; CurDAG->dump());
 661
 662   // Second step, hack on the DAG until it only uses operations and types that
 663   // the target supports.
 664   if (ViewLegalizeTypesDAGs) CurDAG->viewGraph("legalize-types input for " +
 665                                                BlockName);
 666
 667   bool Changed;
 668   {
 669     NamedRegionTimer T("Type Legalization", GroupName, TimePassesIsEnabled);
 670     Changed = CurDAG->LegalizeTypes();
 671   }
 672
 673   DEBUG(dbgs() << "Type-legalized selection DAG: BB#" << BlockNumber
 674         << " '" << BlockName << "'\n"; CurDAG->dump());
 675
 676   CurDAG->NewNodesMustHaveLegalTypes = true;
 677
 678   if (Changed) {
 679     if (ViewDAGCombineLT)
 680       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
 681
 682     // Run the DAG combiner in post-type-legalize mode.
 683     {
 684       NamedRegionTimer T("DAG Combining after legalize types", GroupName,
 685                          TimePassesIsEnabled);
 686       CurDAG->Combine(AfterLegalizeTypes, *AA, OptLevel);
 687     }
 688
 689     DEBUG(dbgs() << "Optimized type-legalized selection DAG: BB#" << BlockNumber
 690           << " '" << BlockName << "'\n"; CurDAG->dump());
 691
 692   }
 693
 694   {
 695     NamedRegionTimer T("Vector Legalization", GroupName, TimePassesIsEnabled);
 696     Changed = CurDAG->LegalizeVectors();
 697   }
 698
 699   if (Changed) {
 700     {
 701       NamedRegionTimer T("Type Legalization 2", GroupName, TimePassesIsEnabled);
 702       CurDAG->LegalizeTypes();
 703     }
 704
 705     if (ViewDAGCombineLT)
 706       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
 707
 708     // Run the DAG combiner in post-type-legalize mode.
 709     {
 710       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName,
 711                          TimePassesIsEnabled);
 712       CurDAG->Combine(AfterLegalizeVectorOps, *AA, OptLevel);
 713     }
 714
 715     DEBUG(dbgs() << "Optimized vector-legalized selection DAG: BB#"
 716           << BlockNumber << " '" << BlockName << "'\n"; CurDAG->dump());
 717   }
 718
 719   if (ViewLegalizeDAGs) CurDAG->viewGraph("legalize input for " + BlockName);
 720
 721   {
 722     NamedRegionTimer T("DAG Legalization", GroupName, TimePassesIsEnabled);
 723     CurDAG->Legalize();
 724   }
 725
 726   DEBUG(dbgs() << "Legalized selection DAG: BB#" << BlockNumber
 727         << " '" << BlockName << "'\n"; CurDAG->dump());
 728
 729   if (ViewDAGCombine2) CurDAG->viewGraph("dag-combine2 input for " + BlockName);
 730
 731   // Run the DAG combiner in post-legalize mode.
 732   {
 733     NamedRegionTimer T("DAG Combining 2", GroupName, TimePassesIsEnabled);
 734     CurDAG->Combine(AfterLegalizeDAG, *AA, OptLevel);
 735   }
 736
 737   DEBUG(dbgs() << "Optimized legalized selection DAG: BB#" << BlockNumber
 738         << " '" << BlockName << "'\n"; CurDAG->dump());
 739
 740   if (OptLevel != CodeGenOpt::None)
 741     ComputeLiveOutVRegInfo();
 742
 743   if (ViewISelDAGs) CurDAG->viewGraph("isel input for " + BlockName);
 744
 745   // Third, instruction select all of the operations to machine code, adding the
 746   // code to the MachineBasicBlock.
 747   {
 748     NamedRegionTimer T("Instruction Selection", GroupName, TimePassesIsEnabled);
 749     DoInstructionSelection();
 750   }
 751
 752   DEBUG(dbgs() << "Selected selection DAG: BB#" << BlockNumber
 753         << " '" << BlockName << "'\n"; CurDAG->dump());
 754
 755   if (ViewSchedDAGs) CurDAG->viewGraph("scheduler input for " + BlockName);
 756
 757   // Schedule machine code.
 758   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
 759   {
 760     NamedRegionTimer T("Instruction Scheduling", GroupName,
 761                        TimePassesIsEnabled);
 762     Scheduler->Run(CurDAG, FuncInfo->MBB);
 763   }
 764
 765   if (ViewSUnitDAGs) Scheduler->viewGraph();
 766
 767   // Emit machine code to BB.  This can change 'BB' to the last block being
 768   // inserted into.
 769   MachineBasicBlock *FirstMBB = FuncInfo->MBB, *LastMBB;
 770   {
 771     NamedRegionTimer T("Instruction Creation", GroupName, TimePassesIsEnabled);
 772
 773     // FuncInfo->InsertPt is passed by reference and set to the end of the
 774     // scheduled instructions.
 775     LastMBB = FuncInfo->MBB = Scheduler->EmitSchedule(FuncInfo->InsertPt);
 776   }
 777
 778   // If the block was split, make sure we update any references that are used to
 779   // update PHI nodes later on.
 780   if (FirstMBB != LastMBB)
 781     SDB->UpdateSplitBlock(FirstMBB, LastMBB);
 782
 783   // Free the scheduler state.
 784   {
 785     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName,
 786                        TimePassesIsEnabled);
 787     delete Scheduler;
 788   }
 789
 790   // Free the SelectionDAG state, now that we're finished with it.
 791   CurDAG->clear();
 792 }
 793
 794 namespace {
 795 /// ISelUpdater - helper class to handle updates of the instruction selection
 796 /// graph.
 797 class ISelUpdater : public SelectionDAG::DAGUpdateListener {
 798   SelectionDAG::allnodes_iterator &ISelPosition;
 799 public:
 800   ISelUpdater(SelectionDAG &DAG, SelectionDAG::allnodes_iterator &isp)
 801     : SelectionDAG::DAGUpdateListener(DAG), ISelPosition(isp) {}
 802
 803   /// NodeDeleted - Handle nodes deleted from the graph. If the node being
 804   /// deleted is the current ISelPosition node, update ISelPosition.
 805   ///
 806   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 807     if (ISelPosition == SelectionDAG::allnodes_iterator(N))
 808       ++ISelPosition;
 809   }
 810 };
 811 } // end anonymous namespace
 812
 813 void SelectionDAGISel::DoInstructionSelection() {
 814   DEBUG(dbgs() << "===== Instruction selection begins: BB#"
 815         << FuncInfo->MBB->getNumber()
 816         << " '" << FuncInfo->MBB->getName() << "'\n");
 817
 818   PreprocessISelDAG();
 819
 820   // Select target instructions for the DAG.
 821   {
 822     // Number all nodes with a topological order and set DAGSize.
 823     DAGSize = CurDAG->AssignTopologicalOrder();
 824
 825     // Create a dummy node (which is not added to allnodes), that adds
 826     // a reference to the root node, preventing it from being deleted,
 827     // and tracking any changes of the root.
 828     HandleSDNode Dummy(CurDAG->getRoot());
 829     SelectionDAG::allnodes_iterator ISelPosition (CurDAG->getRoot().getNode());
 830     ++ISelPosition;
 831
 832     // Make sure that ISelPosition gets properly updated when nodes are deleted
 833     // in calls made from this function.
 834     ISelUpdater ISU(*CurDAG, ISelPosition);
 835
 836     // The AllNodes list is now topological-sorted. Visit the
 837     // nodes by starting at the end of the list (the root of the
 838     // graph) and preceding back toward the beginning (the entry
 839     // node).
 840     while (ISelPosition != CurDAG->allnodes_begin()) {
 841       SDNode *Node = --ISelPosition;
 842       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
 843       // but there are currently some corner cases that it misses. Also, this
 844       // makes it theoretically possible to disable the DAGCombiner.
 845       if (Node->use_empty())
 846         continue;
 847
 848       SDNode *ResNode = Select(Node);
 849
 850       // FIXME: This is pretty gross.  'Select' should be changed to not return
 851       // anything at all and this code should be nuked with a tactical strike.
 852
 853       // If node should not be replaced, continue with the next one.
 854       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
 855         continue;
 856       // Replace node.
 857       if (ResNode) {
 858         ReplaceUses(Node, ResNode);
 859       }
 860
 861       // If after the replacement this node is not used any more,
 862       // remove this dead node.
 863       if (Node->use_empty()) // Don't delete EntryToken, etc.
 864         CurDAG->RemoveDeadNode(Node);
 865     }
 866
 867     CurDAG->setRoot(Dummy.getValue());
 868   }
 869
 870   DEBUG(dbgs() << "===== Instruction selection ends:\n");
 871
 872   PostprocessISelDAG();
 873 }
 874
 875 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
 876 /// do other setup for EH landing-pad blocks.
 877 void SelectionDAGISel::PrepareEHLandingPad() {
 878   MachineBasicBlock *MBB = FuncInfo->MBB;
 879
 880   // Add a label to mark the beginning of the landing pad.  Deletion of the
 881   // landing pad can thus be detected via the MachineModuleInfo.
 882   MCSymbol *Label = MF->getMMI().addLandingPad(MBB);
 883
 884   // Assign the call site to the landing pad's begin label.
 885   MF->getMMI().setCallSiteLandingPad(Label, SDB->LPadToCallSiteMap[MBB]);
 886
 887   const MCInstrDesc &II = TM.getInstrInfo()->get(TargetOpcode::EH_LABEL);
 888   BuildMI(*MBB, FuncInfo->InsertPt, SDB->getCurDebugLoc(), II)
 889     .addSym(Label);
 890
 891   // Mark exception register as live in.
 892   const TargetLowering *TLI = getTargetLowering();
 893   const TargetRegisterClass *PtrRC = TLI->getRegClassFor(TLI->getPointerTy());
 894   if (unsigned Reg = TLI->getExceptionPointerRegister())
 895     FuncInfo->ExceptionPointerVirtReg = MBB->addLiveIn(Reg, PtrRC);
 896
 897   // Mark exception selector register as live in.
 898   if (unsigned Reg = TLI->getExceptionSelectorRegister())
 899     FuncInfo->ExceptionSelectorVirtReg = MBB->addLiveIn(Reg, PtrRC);
 900 }
 901
 902 /// isFoldedOrDeadInstruction - Return true if the specified instruction is
 903 /// side-effect free and is either dead or folded into a generated instruction.
 904 /// Return false if it needs to be emitted.
 905 static bool isFoldedOrDeadInstruction(const Instruction *I,
 906                                       FunctionLoweringInfo *FuncInfo) {
 907   return !I->mayWriteToMemory() && // Side-effecting instructions aren't folded.
 908          !isa<TerminatorInst>(I) && // Terminators aren't folded.
 909          !isa<DbgInfoIntrinsic>(I) &&  // Debug instructions aren't folded.
 910          !isa<LandingPadInst>(I) &&    // Landingpad instructions aren't folded.
 911          !FuncInfo->isExportedInst(I); // Exported instrs must be computed.
 912 }
 913
 914 #ifndef NDEBUG
 915 // Collect per Instruction statistics for fast-isel misses.  Only those
 916 // instructions that cause the bail are accounted for.  It does not account for
 917 // instructions higher in the block.  Thus, summing the per instructions stats
 918 // will not add up to what is reported by NumFastIselFailures.
 919 static void collectFailStats(const Instruction *I) {
 920   switch (I->getOpcode()) {
 921   default: assert (0 && "<Invalid operator> ");
 922
 923   // Terminators
 924   case Instruction::Ret:         NumFastIselFailRet++; return;
 925   case Instruction::Br:          NumFastIselFailBr++; return;
 926   case Instruction::Switch:      NumFastIselFailSwitch++; return;
 927   case Instruction::IndirectBr:  NumFastIselFailIndirectBr++; return;
 928   case Instruction::Invoke:      NumFastIselFailInvoke++; return;
 929   case Instruction::Resume:      NumFastIselFailResume++; return;
 930   case Instruction::Unreachable: NumFastIselFailUnreachable++; return;
 931
 932   // Standard binary operators...
 933   case Instruction::Add:  NumFastIselFailAdd++; return;
 934   case Instruction::FAdd: NumFastIselFailFAdd++; return;
 935   case Instruction::Sub:  NumFastIselFailSub++; return;
 936   case Instruction::FSub: NumFastIselFailFSub++; return;
 937   case Instruction::Mul:  NumFastIselFailMul++; return;
 938   case Instruction::FMul: NumFastIselFailFMul++; return;
 939   case Instruction::UDiv: NumFastIselFailUDiv++; return;
 940   case Instruction::SDiv: NumFastIselFailSDiv++; return;
 941   case Instruction::FDiv: NumFastIselFailFDiv++; return;
 942   case Instruction::URem: NumFastIselFailURem++; return;
 943   case Instruction::SRem: NumFastIselFailSRem++; return;
 944   case Instruction::FRem: NumFastIselFailFRem++; return;
 945
 946   // Logical operators...
 947   case Instruction::And: NumFastIselFailAnd++; return;
 948   case Instruction::Or:  NumFastIselFailOr++; return;
 949   case Instruction::Xor: NumFastIselFailXor++; return;
 950
 951   // Memory instructions...
 952   case Instruction::Alloca:        NumFastIselFailAlloca++; return;
 953   case Instruction::Load:          NumFastIselFailLoad++; return;
 954   case Instruction::Store:         NumFastIselFailStore++; return;
 955   case Instruction::AtomicCmpXchg: NumFastIselFailAtomicCmpXchg++; return;
 956   case Instruction::AtomicRMW:     NumFastIselFailAtomicRMW++; return;
 957   case Instruction::Fence:         NumFastIselFailFence++; return;
 958   case Instruction::GetElementPtr: NumFastIselFailGetElementPtr++; return;
 959
 960   // Convert instructions...
 961   case Instruction::Trunc:    NumFastIselFailTrunc++; return;
 962   case Instruction::ZExt:     NumFastIselFailZExt++; return;
 963   case Instruction::SExt:     NumFastIselFailSExt++; return;
 964   case Instruction::FPTrunc:  NumFastIselFailFPTrunc++; return;
 965   case Instruction::FPExt:    NumFastIselFailFPExt++; return;
 966   case Instruction::FPToUI:   NumFastIselFailFPToUI++; return;
 967   case Instruction::FPToSI:   NumFastIselFailFPToSI++; return;
 968   case Instruction::UIToFP:   NumFastIselFailUIToFP++; return;
 969   case Instruction::SIToFP:   NumFastIselFailSIToFP++; return;
 970   case Instruction::IntToPtr: NumFastIselFailIntToPtr++; return;
 971   case Instruction::PtrToInt: NumFastIselFailPtrToInt++; return;
 972   case Instruction::BitCast:  NumFastIselFailBitCast++; return;
 973
 974   // Other instructions...
 975   case Instruction::ICmp:           NumFastIselFailICmp++; return;
 976   case Instruction::FCmp:           NumFastIselFailFCmp++; return;
 977   case Instruction::PHI:            NumFastIselFailPHI++; return;
 978   case Instruction::Select:         NumFastIselFailSelect++; return;
 979   case Instruction::Call:           NumFastIselFailCall++; return;
 980   case Instruction::Shl:            NumFastIselFailShl++; return;
 981   case Instruction::LShr:           NumFastIselFailLShr++; return;
 982   case Instruction::AShr:           NumFastIselFailAShr++; return;
 983   case Instruction::VAArg:          NumFastIselFailVAArg++; return;
 984   case Instruction::ExtractElement: NumFastIselFailExtractElement++; return;
 985   case Instruction::InsertElement:  NumFastIselFailInsertElement++; return;
 986   case Instruction::ShuffleVector:  NumFastIselFailShuffleVector++; return;
 987   case Instruction::ExtractValue:   NumFastIselFailExtractValue++; return;
 988   case Instruction::InsertValue:    NumFastIselFailInsertValue++; return;
 989   case Instruction::LandingPad:     NumFastIselFailLandingPad++; return;
 990   }
 991 }
 992 #endif
 993
 994 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
 995   // Initialize the Fast-ISel state, if needed.
 996   FastISel *FastIS = 0;
 997   if (TM.Options.EnableFastISel)
 998     FastIS = getTargetLowering()->createFastISel(*FuncInfo, LibInfo);
 999
1000   // Iterate over all basic blocks in the function.
1001   ReversePostOrderTraversal<const Function*> RPOT(&Fn);
1002   for (ReversePostOrderTraversal<const Function*>::rpo_iterator
1003        I = RPOT.begin(), E = RPOT.end(); I != E; ++I) {
1004     const BasicBlock *LLVMBB = *I;
1005
1006     if (OptLevel != CodeGenOpt::None) {
1007       bool AllPredsVisited = true;
1008       for (const_pred_iterator PI = pred_begin(LLVMBB), PE = pred_end(LLVMBB);
1009            PI != PE; ++PI) {
1010         if (!FuncInfo->VisitedBBs.count(*PI)) {
1011           AllPredsVisited = false;
1012           break;
1013         }
1014       }
1015
1016       if (AllPredsVisited) {
1017         for (BasicBlock::const_iterator I = LLVMBB->begin();
1018              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
1019           FuncInfo->ComputePHILiveOutRegInfo(PN);
1020       } else {
1021         for (BasicBlock::const_iterator I = LLVMBB->begin();
1022              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
1023           FuncInfo->InvalidatePHILiveOutRegInfo(PN);
1024       }
1025
1026       FuncInfo->VisitedBBs.insert(LLVMBB);
1027     }
1028
1029     BasicBlock::const_iterator const Begin = LLVMBB->getFirstNonPHI();
1030     BasicBlock::const_iterator const End = LLVMBB->end();
1031     BasicBlock::const_iterator BI = End;
1032
1033     FuncInfo->MBB = FuncInfo->MBBMap[LLVMBB];
1034     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
1035
1036     // Setup an EH landing-pad block.
1037     FuncInfo->ExceptionPointerVirtReg = 0;
1038     FuncInfo->ExceptionSelectorVirtReg = 0;
1039     if (FuncInfo->MBB->isLandingPad())
1040       PrepareEHLandingPad();
1041
1042     // Before doing SelectionDAG ISel, see if FastISel has been requested.
1043     if (FastIS) {
1044       FastIS->startNewBlock();
1045
1046       // Emit code for any incoming arguments. This must happen before
1047       // beginning FastISel on the entry block.
1048       if (LLVMBB == &Fn.getEntryBlock()) {
1049         ++NumEntryBlocks;
1050
1051         // Lower any arguments needed in this block if this is the entry block.
1052         if (!FastIS->LowerArguments()) {
1053           // Fast isel failed to lower these arguments
1054           ++NumFastIselFailLowerArguments;
1055           if (EnableFastISelAbortArgs)
1056             llvm_unreachable("FastISel didn't lower all arguments");
1057
1058           // Use SelectionDAG argument lowering
1059           LowerArguments(Fn);
1060           CurDAG->setRoot(SDB->getControlRoot());
1061           SDB->clear();
1062           CodeGenAndEmitDAG();
1063         }
1064
1065         // If we inserted any instructions at the beginning, make a note of
1066         // where they are, so we can be sure to emit subsequent instructions
1067         // after them.
1068         if (FuncInfo->InsertPt != FuncInfo->MBB->begin())
1069           FastIS->setLastLocalValue(llvm::prior(FuncInfo->InsertPt));
1070         else
1071           FastIS->setLastLocalValue(0);
1072       }
1073
1074       unsigned NumFastIselRemaining = std::distance(Begin, End);
1075       // Do FastISel on as many instructions as possible.
1076       for (; BI != Begin; --BI) {
1077         const Instruction *Inst = llvm::prior(BI);
1078
1079         // If we no longer require this instruction, skip it.
1080         if (isFoldedOrDeadInstruction(Inst, FuncInfo)) {
1081           --NumFastIselRemaining;
1082           continue;
1083         }
1084
1085         // Bottom-up: reset the insert pos at the top, after any local-value
1086         // instructions.
1087         FastIS->recomputeInsertPt();
1088
1089         // Try to select the instruction with FastISel.
1090         if (FastIS->SelectInstruction(Inst)) {
1091           --NumFastIselRemaining;
1092           ++NumFastIselSuccess;
1093           // If fast isel succeeded, skip over all the folded instructions, and
1094           // then see if there is a load right before the selected instructions.
1095           // Try to fold the load if so.
1096           const Instruction *BeforeInst = Inst;
1097           while (BeforeInst != Begin) {
1098             BeforeInst = llvm::prior(BasicBlock::const_iterator(BeforeInst));
1099             if (!isFoldedOrDeadInstruction(BeforeInst, FuncInfo))
1100               break;
1101           }
1102           if (BeforeInst != Inst && isa<LoadInst>(BeforeInst) &&
1103               BeforeInst->hasOneUse() &&
1104               FastIS->tryToFoldLoad(cast<LoadInst>(BeforeInst), Inst)) {
1105             // If we succeeded, don't re-select the load.
1106             BI = llvm::next(BasicBlock::const_iterator(BeforeInst));
1107             --NumFastIselRemaining;
1108             ++NumFastIselSuccess;
1109           }
1110           continue;
1111         }
1112
1113 #ifndef NDEBUG
1114         if (EnableFastISelVerbose2)
1115           collectFailStats(Inst);
1116 #endif
1117
1118         // Then handle certain instructions as single-LLVM-Instruction blocks.
1119         if (isa<CallInst>(Inst)) {
1120
1121           if (EnableFastISelVerbose || EnableFastISelAbort) {
1122             dbgs() << "FastISel missed call: ";
1123             Inst->dump();
1124           }
1125
1126           if (!Inst->getType()->isVoidTy() && !Inst->use_empty()) {
1127             unsigned &R = FuncInfo->ValueMap[Inst];
1128             if (!R)
1129               R = FuncInfo->CreateRegs(Inst->getType());
1130           }
1131
1132           bool HadTailCall = false;
1133           MachineBasicBlock::iterator SavedInsertPt = FuncInfo->InsertPt;
1134           SelectBasicBlock(Inst, BI, HadTailCall);
1135
1136           // If the call was emitted as a tail call, we're done with the block.
1137           // We also need to delete any previously emitted instructions.
1138           if (HadTailCall) {
1139             FastIS->removeDeadCode(SavedInsertPt, FuncInfo->MBB->end());
1140             --BI;
1141             break;
1142           }
1143
1144           // Recompute NumFastIselRemaining as Selection DAG instruction
1145           // selection may have handled the call, input args, etc.
1146           unsigned RemainingNow = std::distance(Begin, BI);
1147           NumFastIselFailures += NumFastIselRemaining - RemainingNow;
1148           NumFastIselRemaining = RemainingNow;
1149           continue;
1150         }
1151
1152         if (isa<TerminatorInst>(Inst) && !isa<BranchInst>(Inst)) {
1153           // Don't abort, and use a different message for terminator misses.
1154           NumFastIselFailures += NumFastIselRemaining;
1155           if (EnableFastISelVerbose || EnableFastISelAbort) {
1156             dbgs() << "FastISel missed terminator: ";
1157             Inst->dump();
1158           }
1159         } else {
1160           NumFastIselFailures += NumFastIselRemaining;
1161           if (EnableFastISelVerbose || EnableFastISelAbort) {
1162             dbgs() << "FastISel miss: ";
1163             Inst->dump();
1164           }
1165           if (EnableFastISelAbort)
1166             // The "fast" selector couldn't handle something and bailed.
1167             // For the purpose of debugging, just abort.
1168             llvm_unreachable("FastISel didn't select the entire block");
1169         }
1170         break;
1171       }
1172
1173       FastIS->recomputeInsertPt();
1174     } else {
1175       // Lower any arguments needed in this block if this is the entry block.
1176       if (LLVMBB == &Fn.getEntryBlock()) {
1177         ++NumEntryBlocks;
1178         LowerArguments(Fn);
1179       }
1180     }
1181
1182     if (Begin != BI)
1183       ++NumDAGBlocks;
1184     else
1185       ++NumFastIselBlocks;
1186
1187     if (Begin != BI) {
1188       // Run SelectionDAG instruction selection on the remainder of the block
1189       // not handled by FastISel. If FastISel is not run, this is the entire
1190       // block.
1191       bool HadTailCall;
1192       SelectBasicBlock(Begin, BI, HadTailCall);
1193     }
1194
1195     FinishBasicBlock();
1196     FuncInfo->PHINodesToUpdate.clear();
1197   }
1198
1199   delete FastIS;
1200   SDB->clearDanglingDebugInfo();
1201   SDB->SPDescriptor.resetPerFunctionState();
1202 }
1203
1204 /// Given that the input MI is before a partial terminator sequence TSeq, return
1205 /// true if M + TSeq also a partial terminator sequence.
1206 ///
1207 /// A Terminator sequence is a sequence of MachineInstrs which at this point in
1208 /// lowering copy vregs into physical registers, which are then passed into
1209 /// terminator instructors so we can satisfy ABI constraints. A partial
1210 /// terminator sequence is an improper subset of a terminator sequence (i.e. it
1211 /// may be the whole terminator sequence).
1212 static bool MIIsInTerminatorSequence(const MachineInstr *MI) {
1213   // If we do not have a copy or an implicit def, we return true if and only if
1214   // MI is a debug value.
1215   if (!MI->isCopy() && !MI->isImplicitDef())
1216     // Sometimes DBG_VALUE MI sneak in between the copies from the vregs to the
1217     // physical registers if there is debug info associated with the terminator
1218     // of our mbb. We want to include said debug info in our terminator
1219     // sequence, so we return true in that case.
1220     return MI->isDebugValue();
1221
1222   // We have left the terminator sequence if we are not doing one of the
1223   // following:
1224   //
1225   // 1. Copying a vreg into a physical register.
1226   // 2. Copying a vreg into a vreg.
1227   // 3. Defining a register via an implicit def.
1228
1229   // OPI should always be a register definition...
1230   MachineInstr::const_mop_iterator OPI = MI->operands_begin();
1231   if (!OPI->isReg() || !OPI->isDef())
1232     return false;
1233
1234   // Defining any register via an implicit def is always ok.
1235   if (MI->isImplicitDef())
1236     return true;
1237
1238   // Grab the copy source...
1239   MachineInstr::const_mop_iterator OPI2 = OPI;
1240   ++OPI2;
1241   assert(OPI2 != MI->operands_end()
1242          && "Should have a copy implying we should have 2 arguments.");
1243
1244   // Make sure that the copy dest is not a vreg when the copy source is a
1245   // physical register.
1246   if (!OPI2->isReg() ||
1247       (!TargetRegisterInfo::isPhysicalRegister(OPI->getReg()) &&
1248        TargetRegisterInfo::isPhysicalRegister(OPI2->getReg())))
1249     return false;
1250
1251   return true;
1252 }
1253
1254 /// Find the split point at which to splice the end of BB into its success stack
1255 /// protector check machine basic block.
1256 ///
1257 /// On many platforms, due to ABI constraints, terminators, even before register
1258 /// allocation, use physical registers. This creates an issue for us since
1259 /// physical registers at this point can not travel across basic
1260 /// blocks. Luckily, selectiondag always moves physical registers into vregs
1261 /// when they enter functions and moves them through a sequence of copies back
1262 /// into the physical registers right before the terminator creating a
1263 /// ``Terminator Sequence''. This function is searching for the beginning of the
1264 /// terminator sequence so that we can ensure that we splice off not just the
1265 /// terminator, but additionally the copies that move the vregs into the
1266 /// physical registers.
1267 static MachineBasicBlock::iterator
1268 FindSplitPointForStackProtector(MachineBasicBlock *BB, DebugLoc DL) {
1269   MachineBasicBlock::iterator SplitPoint = BB->getFirstTerminator();
1270   //
1271   if (SplitPoint == BB->begin())
1272     return SplitPoint;
1273
1274   MachineBasicBlock::iterator Start = BB->begin();
1275   MachineBasicBlock::iterator Previous = SplitPoint;
1276   --Previous;
1277
1278   while (MIIsInTerminatorSequence(Previous)) {
1279     SplitPoint = Previous;
1280     if (Previous == Start)
1281       break;
1282     --Previous;
1283   }
1284
1285   return SplitPoint;
1286 }
1287
1288 void
1289 SelectionDAGISel::FinishBasicBlock() {
1290
1291   DEBUG(dbgs() << "Total amount of phi nodes to update: "
1292                << FuncInfo->PHINodesToUpdate.size() << "\n";
1293         for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i)
1294           dbgs() << "Node " << i << " : ("
1295                  << FuncInfo->PHINodesToUpdate[i].first
1296                  << ", " << FuncInfo->PHINodesToUpdate[i].second << ")\n");
1297
1298   const bool MustUpdatePHINodes = SDB->SwitchCases.empty() &&
1299                                   SDB->JTCases.empty() &&
1300                                   SDB->BitTestCases.empty();
1301
1302   // Next, now that we know what the last MBB the LLVM BB expanded is, update
1303   // PHI nodes in successors.
1304   if (MustUpdatePHINodes) {
1305     for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1306       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1307       assert(PHI->isPHI() &&
1308              "This is not a machine PHI node that we are updating!");
1309       if (!FuncInfo->MBB->isSuccessor(PHI->getParent()))
1310         continue;
1311       PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1312     }
1313   }
1314
1315   // Handle stack protector.
1316   if (SDB->SPDescriptor.shouldEmitStackProtector()) {
1317     MachineBasicBlock *ParentMBB = SDB->SPDescriptor.getParentMBB();
1318     MachineBasicBlock *SuccessMBB = SDB->SPDescriptor.getSuccessMBB();
1319
1320     // Find the split point to split the parent mbb. At the same time copy all
1321     // physical registers used in the tail of parent mbb into virtual registers
1322     // before the split point and back into physical registers after the split
1323     // point. This prevents us needing to deal with Live-ins and many other
1324     // register allocation issues caused by us splitting the parent mbb. The
1325     // register allocator will clean up said virtual copies later on.
1326     MachineBasicBlock::iterator SplitPoint =
1327       FindSplitPointForStackProtector(ParentMBB, SDB->getCurDebugLoc());
1328
1329     // Splice the terminator of ParentMBB into SuccessMBB.
1330     SuccessMBB->splice(SuccessMBB->end(), ParentMBB,
1331                        SplitPoint,
1332                        ParentMBB->end());
1333
1334     // Add compare/jump on neq/jump to the parent BB.
1335     FuncInfo->MBB = ParentMBB;
1336     FuncInfo->InsertPt = ParentMBB->end();
1337     SDB->visitSPDescriptorParent(SDB->SPDescriptor, ParentMBB);
1338     CurDAG->setRoot(SDB->getRoot());
1339     SDB->clear();
1340     CodeGenAndEmitDAG();
1341
1342     // CodeGen Failure MBB if we have not codegened it yet.
1343     MachineBasicBlock *FailureMBB = SDB->SPDescriptor.getFailureMBB();
1344     if (!FailureMBB->size()) {
1345       FuncInfo->MBB = FailureMBB;
1346       FuncInfo->InsertPt = FailureMBB->end();
1347       SDB->visitSPDescriptorFailure(SDB->SPDescriptor);
1348       CurDAG->setRoot(SDB->getRoot());
1349       SDB->clear();
1350       CodeGenAndEmitDAG();
1351     }
1352
1353     // Clear the Per-BB State.
1354     SDB->SPDescriptor.resetPerBBState();
1355   }
1356
1357   // If we updated PHI Nodes, return early.
1358   if (MustUpdatePHINodes)
1359     return;
1360
1361   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
1362     // Lower header first, if it wasn't already lowered
1363     if (!SDB->BitTestCases[i].Emitted) {
1364       // Set the current basic block to the mbb we wish to insert the code into
1365       FuncInfo->MBB = SDB->BitTestCases[i].Parent;
1366       FuncInfo->InsertPt = FuncInfo->MBB->end();
1367       // Emit the code
1368       SDB->visitBitTestHeader(SDB->BitTestCases[i], FuncInfo->MBB);
1369       CurDAG->setRoot(SDB->getRoot());
1370       SDB->clear();
1371       CodeGenAndEmitDAG();
1372     }
1373
1374     uint32_t UnhandledWeight = 0;
1375     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j)
1376       UnhandledWeight += SDB->BitTestCases[i].Cases[j].ExtraWeight;
1377
1378     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
1379       UnhandledWeight -= SDB->BitTestCases[i].Cases[j].ExtraWeight;
1380       // Set the current basic block to the mbb we wish to insert the code into
1381       FuncInfo->MBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1382       FuncInfo->InsertPt = FuncInfo->MBB->end();
1383       // Emit the code
1384       if (j+1 != ej)
1385         SDB->visitBitTestCase(SDB->BitTestCases[i],
1386                               SDB->BitTestCases[i].Cases[j+1].ThisBB,
1387                               UnhandledWeight,
1388                               SDB->BitTestCases[i].Reg,
1389                               SDB->BitTestCases[i].Cases[j],
1390                               FuncInfo->MBB);
1391       else
1392         SDB->visitBitTestCase(SDB->BitTestCases[i],
1393                               SDB->BitTestCases[i].Default,
1394                               UnhandledWeight,
1395                               SDB->BitTestCases[i].Reg,
1396                               SDB->BitTestCases[i].Cases[j],
1397                               FuncInfo->MBB);
1398
1399
1400       CurDAG->setRoot(SDB->getRoot());
1401       SDB->clear();
1402       CodeGenAndEmitDAG();
1403     }
1404
1405     // Update PHI Nodes
1406     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1407          pi != pe; ++pi) {
1408       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1409       MachineBasicBlock *PHIBB = PHI->getParent();
1410       assert(PHI->isPHI() &&
1411              "This is not a machine PHI node that we are updating!");
1412       // This is "default" BB. We have two jumps to it. From "header" BB and
1413       // from last "case" BB.
1414       if (PHIBB == SDB->BitTestCases[i].Default)
1415         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1416            .addMBB(SDB->BitTestCases[i].Parent)
1417            .addReg(FuncInfo->PHINodesToUpdate[pi].second)
1418            .addMBB(SDB->BitTestCases[i].Cases.back().ThisBB);
1419       // One of "cases" BB.
1420       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
1421            j != ej; ++j) {
1422         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1423         if (cBB->isSuccessor(PHIBB))
1424           PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(cBB);
1425       }
1426     }
1427   }
1428   SDB->BitTestCases.clear();
1429
1430   // If the JumpTable record is filled in, then we need to emit a jump table.
1431   // Updating the PHI nodes is tricky in this case, since we need to determine
1432   // whether the PHI is a successor of the range check MBB or the jump table MBB
1433   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
1434     // Lower header first, if it wasn't already lowered
1435     if (!SDB->JTCases[i].first.Emitted) {
1436       // Set the current basic block to the mbb we wish to insert the code into
1437       FuncInfo->MBB = SDB->JTCases[i].first.HeaderBB;
1438       FuncInfo->InsertPt = FuncInfo->MBB->end();
1439       // Emit the code
1440       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first,
1441                                 FuncInfo->MBB);
1442       CurDAG->setRoot(SDB->getRoot());
1443       SDB->clear();
1444       CodeGenAndEmitDAG();
1445     }
1446
1447     // Set the current basic block to the mbb we wish to insert the code into
1448     FuncInfo->MBB = SDB->JTCases[i].second.MBB;
1449     FuncInfo->InsertPt = FuncInfo->MBB->end();
1450     // Emit the code
1451     SDB->visitJumpTable(SDB->JTCases[i].second);
1452     CurDAG->setRoot(SDB->getRoot());
1453     SDB->clear();
1454     CodeGenAndEmitDAG();
1455
1456     // Update PHI Nodes
1457     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1458          pi != pe; ++pi) {
1459       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1460       MachineBasicBlock *PHIBB = PHI->getParent();
1461       assert(PHI->isPHI() &&
1462              "This is not a machine PHI node that we are updating!");
1463       // "default" BB. We can go there only from header BB.
1464       if (PHIBB == SDB->JTCases[i].second.Default)
1465         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1466            .addMBB(SDB->JTCases[i].first.HeaderBB);
1467       // JT BB. Just iterate over successors here
1468       if (FuncInfo->MBB->isSuccessor(PHIBB))
1469         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(FuncInfo->MBB);
1470     }
1471   }
1472   SDB->JTCases.clear();
1473
1474   // If the switch block involved a branch to one of the actual successors, we
1475   // need to update PHI nodes in that block.
1476   for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1477     MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1478     assert(PHI->isPHI() &&
1479            "This is not a machine PHI node that we are updating!");
1480     if (FuncInfo->MBB->isSuccessor(PHI->getParent()))
1481       PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1482   }
1483
1484   // If we generated any switch lowering information, build and codegen any
1485   // additional DAGs necessary.
1486   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1487     // Set the current basic block to the mbb we wish to insert the code into
1488     FuncInfo->MBB = SDB->SwitchCases[i].ThisBB;
1489     FuncInfo->InsertPt = FuncInfo->MBB->end();
1490
1491     // Determine the unique successors.
1492     SmallVector<MachineBasicBlock *, 2> Succs;
1493     Succs.push_back(SDB->SwitchCases[i].TrueBB);
1494     if (SDB->SwitchCases[i].TrueBB != SDB->SwitchCases[i].FalseBB)
1495       Succs.push_back(SDB->SwitchCases[i].FalseBB);
1496
1497     // Emit the code. Note that this could result in FuncInfo->MBB being split.
1498     SDB->visitSwitchCase(SDB->SwitchCases[i], FuncInfo->MBB);
1499     CurDAG->setRoot(SDB->getRoot());
1500     SDB->clear();
1501     CodeGenAndEmitDAG();
1502
1503     // Remember the last block, now that any splitting is done, for use in
1504     // populating PHI nodes in successors.
1505     MachineBasicBlock *ThisBB = FuncInfo->MBB;
1506
1507     // Handle any PHI nodes in successors of this chunk, as if we were coming
1508     // from the original BB before switch expansion.  Note that PHI nodes can
1509     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1510     // handle them the right number of times.
1511     for (unsigned i = 0, e = Succs.size(); i != e; ++i) {
1512       FuncInfo->MBB = Succs[i];
1513       FuncInfo->InsertPt = FuncInfo->MBB->end();
1514       // FuncInfo->MBB may have been removed from the CFG if a branch was
1515       // constant folded.
1516       if (ThisBB->isSuccessor(FuncInfo->MBB)) {
1517         for (MachineBasicBlock::iterator
1518              MBBI = FuncInfo->MBB->begin(), MBBE = FuncInfo->MBB->end();
1519              MBBI != MBBE && MBBI->isPHI(); ++MBBI) {
1520           MachineInstrBuilder PHI(*MF, MBBI);
1521           // This value for this PHI node is recorded in PHINodesToUpdate.
1522           for (unsigned pn = 0; ; ++pn) {
1523             assert(pn != FuncInfo->PHINodesToUpdate.size() &&
1524                    "Didn't find PHI entry!");
1525             if (FuncInfo->PHINodesToUpdate[pn].first == PHI) {
1526               PHI.addReg(FuncInfo->PHINodesToUpdate[pn].second).addMBB(ThisBB);
1527               break;
1528             }
1529           }
1530         }
1531       }
1532     }
1533   }
1534   SDB->SwitchCases.clear();
1535 }
1536
1537
1538 /// Create the scheduler. If a specific scheduler was specified
1539 /// via the SchedulerRegistry, use it, otherwise select the
1540 /// one preferred by the target.
1541 ///
1542 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1543   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1544
1545   if (!Ctor) {
1546     Ctor = ISHeuristic;
1547     RegisterScheduler::setDefault(Ctor);
1548   }
1549
1550   return Ctor(this, OptLevel);
1551 }
1552
1553 //===----------------------------------------------------------------------===//
1554 // Helper functions used by the generated instruction selector.
1555 //===----------------------------------------------------------------------===//
1556 // Calls to these methods are generated by tblgen.
1557
1558 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1559 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1560 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1561 /// specified in the .td file (e.g. 255).
1562 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1563                                     int64_t DesiredMaskS) const {
1564   const APInt &ActualMask = RHS->getAPIntValue();
1565   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1566
1567   // If the actual mask exactly matches, success!
1568   if (ActualMask == DesiredMask)
1569     return true;
1570
1571   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1572   if (ActualMask.intersects(~DesiredMask))
1573     return false;
1574
1575   // Otherwise, the DAG Combiner may have proven that the value coming in is
1576   // either already zero or is not demanded.  Check for known zero input bits.
1577   APInt NeededMask = DesiredMask & ~ActualMask;
1578   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1579     return true;
1580
1581   // TODO: check to see if missing bits are just not demanded.
1582
1583   // Otherwise, this pattern doesn't match.
1584   return false;
1585 }
1586
1587 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1588 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1589 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1590 /// specified in the .td file (e.g. 255).
1591 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1592                                    int64_t DesiredMaskS) const {
1593   const APInt &ActualMask = RHS->getAPIntValue();
1594   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1595
1596   // If the actual mask exactly matches, success!
1597   if (ActualMask == DesiredMask)
1598     return true;
1599
1600   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1601   if (ActualMask.intersects(~DesiredMask))
1602     return false;
1603
1604   // Otherwise, the DAG Combiner may have proven that the value coming in is
1605   // either already zero or is not demanded.  Check for known zero input bits.
1606   APInt NeededMask = DesiredMask & ~ActualMask;
1607
1608   APInt KnownZero, KnownOne;
1609   CurDAG->ComputeMaskedBits(LHS, KnownZero, KnownOne);
1610
1611   // If all the missing bits in the or are already known to be set, match!
1612   if ((NeededMask & KnownOne) == NeededMask)
1613     return true;
1614
1615   // TODO: check to see if missing bits are just not demanded.
1616
1617   // Otherwise, this pattern doesn't match.
1618   return false;
1619 }
1620
1621
1622 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1623 /// by tblgen.  Others should not call it.
1624 void SelectionDAGISel::
1625 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops) {
1626   std::vector<SDValue> InOps;
1627   std::swap(InOps, Ops);
1628
1629   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1630   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1631   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1632   Ops.push_back(InOps[InlineAsm::Op_ExtraInfo]);  // 3 (SideEffect, AlignStack)
1633
1634   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1635   if (InOps[e-1].getValueType() == MVT::Glue)
1636     --e;  // Don't process a glue operand if it is here.
1637
1638   while (i != e) {
1639     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1640     if (!InlineAsm::isMemKind(Flags)) {
1641       // Just skip over this operand, copying the operands verbatim.
1642       Ops.insert(Ops.end(), InOps.begin()+i,
1643                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1644       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1645     } else {
1646       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1647              "Memory operand with multiple values?");
1648       // Otherwise, this is a memory operand.  Ask the target to select it.
1649       std::vector<SDValue> SelOps;
1650       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps))
1651         report_fatal_error("Could not match memory address.  Inline asm"
1652                            " failure!");
1653
1654       // Add this to the output node.
1655       unsigned NewFlags =
1656         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1657       Ops.push_back(CurDAG->getTargetConstant(NewFlags, MVT::i32));
1658       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1659       i += 2;
1660     }
1661   }
1662
1663   // Add the glue input back if present.
1664   if (e != InOps.size())
1665     Ops.push_back(InOps.back());
1666 }
1667
1668 /// findGlueUse - Return use of MVT::Glue value produced by the specified
1669 /// SDNode.
1670 ///
1671 static SDNode *findGlueUse(SDNode *N) {
1672   unsigned FlagResNo = N->getNumValues()-1;
1673   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1674     SDUse &Use = I.getUse();
1675     if (Use.getResNo() == FlagResNo)
1676       return Use.getUser();
1677   }
1678   return NULL;
1679 }
1680
1681 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1682 /// This function recursively traverses up the operand chain, ignoring
1683 /// certain nodes.
1684 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1685                           SDNode *Root, SmallPtrSet<SDNode*, 16> &Visited,
1686                           bool IgnoreChains) {
1687   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1688   // greater than all of its (recursive) operands.  If we scan to a point where
1689   // 'use' is smaller than the node we're scanning for, then we know we will
1690   // never find it.
1691   //
1692   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1693   // happen because we scan down to newly selected nodes in the case of glue
1694   // uses.
1695   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1696     return false;
1697
1698   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1699   // won't fail if we scan it again.
1700   if (!Visited.insert(Use))
1701     return false;
1702
1703   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1704     // Ignore chain uses, they are validated by HandleMergeInputChains.
1705     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1706       continue;
1707
1708     SDNode *N = Use->getOperand(i).getNode();
1709     if (N == Def) {
1710       if (Use == ImmedUse || Use == Root)
1711         continue;  // We are not looking for immediate use.
1712       assert(N != Root);
1713       return true;
1714     }
1715
1716     // Traverse up the operand chain.
1717     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1718       return true;
1719   }
1720   return false;
1721 }
1722
1723 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1724 /// operand node N of U during instruction selection that starts at Root.
1725 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1726                                           SDNode *Root) const {
1727   if (OptLevel == CodeGenOpt::None) return false;
1728   return N.hasOneUse();
1729 }
1730
1731 /// IsLegalToFold - Returns true if the specific operand node N of
1732 /// U can be folded during instruction selection that starts at Root.
1733 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1734                                      CodeGenOpt::Level OptLevel,
1735                                      bool IgnoreChains) {
1736   if (OptLevel == CodeGenOpt::None) return false;
1737
1738   // If Root use can somehow reach N through a path that that doesn't contain
1739   // U then folding N would create a cycle. e.g. In the following
1740   // diagram, Root can reach N through X. If N is folded into into Root, then
1741   // X is both a predecessor and a successor of U.
1742   //
1743   //          [N*]           //
1744   //         ^   ^           //
1745   //        /     \          //
1746   //      [U*]    [X]?       //
1747   //        ^     ^          //
1748   //         \   /           //
1749   //          \ /            //
1750   //         [Root*]         //
1751   //
1752   // * indicates nodes to be folded together.
1753   //
1754   // If Root produces glue, then it gets (even more) interesting. Since it
1755   // will be "glued" together with its glue use in the scheduler, we need to
1756   // check if it might reach N.
1757   //
1758   //          [N*]           //
1759   //         ^   ^           //
1760   //        /     \          //
1761   //      [U*]    [X]?       //
1762   //        ^       ^        //
1763   //         \       \       //
1764   //          \      |       //
1765   //         [Root*] |       //
1766   //          ^      |       //
1767   //          f      |       //
1768   //          |      /       //
1769   //         [Y]    /        //
1770   //           ^   /         //
1771   //           f  /          //
1772   //           | /           //
1773   //          [GU]           //
1774   //
1775   // If GU (glue use) indirectly reaches N (the load), and Root folds N
1776   // (call it Fold), then X is a predecessor of GU and a successor of
1777   // Fold. But since Fold and GU are glued together, this will create
1778   // a cycle in the scheduling graph.
1779
1780   // If the node has glue, walk down the graph to the "lowest" node in the
1781   // glueged set.
1782   EVT VT = Root->getValueType(Root->getNumValues()-1);
1783   while (VT == MVT::Glue) {
1784     SDNode *GU = findGlueUse(Root);
1785     if (GU == NULL)
1786       break;
1787     Root = GU;
1788     VT = Root->getValueType(Root->getNumValues()-1);
1789
1790     // If our query node has a glue result with a use, we've walked up it.  If
1791     // the user (which has already been selected) has a chain or indirectly uses
1792     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1793     // this, we cannot ignore chains in this predicate.
1794     IgnoreChains = false;
1795   }
1796
1797
1798   SmallPtrSet<SDNode*, 16> Visited;
1799   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1800 }
1801
1802 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1803   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1804   SelectInlineAsmMemoryOperands(Ops);
1805
1806   EVT VTs[] = { MVT::Other, MVT::Glue };
1807   SDValue New = CurDAG->getNode(ISD::INLINEASM, SDLoc(N),
1808                                 VTs, &Ops[0], Ops.size());
1809   New->setNodeId(-1);
1810   return New.getNode();
1811 }
1812
1813 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1814   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1815 }
1816
1817 /// GetVBR - decode a vbr encoding whose top bit is set.
1818 LLVM_ATTRIBUTE_ALWAYS_INLINE static uint64_t
1819 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1820   assert(Val >= 128 && "Not a VBR");
1821   Val &= 127;  // Remove first vbr bit.
1822
1823   unsigned Shift = 7;
1824   uint64_t NextBits;
1825   do {
1826     NextBits = MatcherTable[Idx++];
1827     Val |= (NextBits&127) << Shift;
1828     Shift += 7;
1829   } while (NextBits & 128);
1830
1831   return Val;
1832 }
1833
1834
1835 /// UpdateChainsAndGlue - When a match is complete, this method updates uses of
1836 /// interior glue and chain results to use the new glue and chain results.
1837 void SelectionDAGISel::
1838 UpdateChainsAndGlue(SDNode *NodeToMatch, SDValue InputChain,
1839                     const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1840                     SDValue InputGlue,
1841                     const SmallVectorImpl<SDNode*> &GlueResultNodesMatched,
1842                     bool isMorphNodeTo) {
1843   SmallVector<SDNode*, 4> NowDeadNodes;
1844
1845   // Now that all the normal results are replaced, we replace the chain and
1846   // glue results if present.
1847   if (!ChainNodesMatched.empty()) {
1848     assert(InputChain.getNode() != 0 &&
1849            "Matched input chains but didn't produce a chain");
1850     // Loop over all of the nodes we matched that produced a chain result.
1851     // Replace all the chain results with the final chain we ended up with.
1852     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1853       SDNode *ChainNode = ChainNodesMatched[i];
1854
1855       // If this node was already deleted, don't look at it.
1856       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1857         continue;
1858
1859       // Don't replace the results of the root node if we're doing a
1860       // MorphNodeTo.
1861       if (ChainNode == NodeToMatch && isMorphNodeTo)
1862         continue;
1863
1864       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1865       if (ChainVal.getValueType() == MVT::Glue)
1866         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
1867       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
1868       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain);
1869
1870       // If the node became dead and we haven't already seen it, delete it.
1871       if (ChainNode->use_empty() &&
1872           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
1873         NowDeadNodes.push_back(ChainNode);
1874     }
1875   }
1876
1877   // If the result produces glue, update any glue results in the matched
1878   // pattern with the glue result.
1879   if (InputGlue.getNode() != 0) {
1880     // Handle any interior nodes explicitly marked.
1881     for (unsigned i = 0, e = GlueResultNodesMatched.size(); i != e; ++i) {
1882       SDNode *FRN = GlueResultNodesMatched[i];
1883
1884       // If this node was already deleted, don't look at it.
1885       if (FRN->getOpcode() == ISD::DELETED_NODE)
1886         continue;
1887
1888       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Glue &&
1889              "Doesn't have a glue result");
1890       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
1891                                         InputGlue);
1892
1893       // If the node became dead and we haven't already seen it, delete it.
1894       if (FRN->use_empty() &&
1895           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
1896         NowDeadNodes.push_back(FRN);
1897     }
1898   }
1899
1900   if (!NowDeadNodes.empty())
1901     CurDAG->RemoveDeadNodes(NowDeadNodes);
1902
1903   DEBUG(dbgs() << "ISEL: Match complete!\n");
1904 }
1905
1906 enum ChainResult {
1907   CR_Simple,
1908   CR_InducesCycle,
1909   CR_LeadsToInteriorNode
1910 };
1911
1912 /// WalkChainUsers - Walk down the users of the specified chained node that is
1913 /// part of the pattern we're matching, looking at all of the users we find.
1914 /// This determines whether something is an interior node, whether we have a
1915 /// non-pattern node in between two pattern nodes (which prevent folding because
1916 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
1917 /// between pattern nodes (in which case the TF becomes part of the pattern).
1918 ///
1919 /// The walk we do here is guaranteed to be small because we quickly get down to
1920 /// already selected nodes "below" us.
1921 static ChainResult
1922 WalkChainUsers(const SDNode *ChainedNode,
1923                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
1924                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
1925   ChainResult Result = CR_Simple;
1926
1927   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
1928          E = ChainedNode->use_end(); UI != E; ++UI) {
1929     // Make sure the use is of the chain, not some other value we produce.
1930     if (UI.getUse().getValueType() != MVT::Other) continue;
1931
1932     SDNode *User = *UI;
1933
1934     if (User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
1935       continue;
1936
1937     // If we see an already-selected machine node, then we've gone beyond the
1938     // pattern that we're selecting down into the already selected chunk of the
1939     // DAG.
1940     unsigned UserOpcode = User->getOpcode();
1941     if (User->isMachineOpcode() ||
1942         UserOpcode == ISD::CopyToReg ||
1943         UserOpcode == ISD::CopyFromReg ||
1944         UserOpcode == ISD::INLINEASM ||
1945         UserOpcode == ISD::EH_LABEL ||
1946         UserOpcode == ISD::LIFETIME_START ||
1947         UserOpcode == ISD::LIFETIME_END) {
1948       // If their node ID got reset to -1 then they've already been selected.
1949       // Treat them like a MachineOpcode.
1950       if (User->getNodeId() == -1)
1951         continue;
1952     }
1953
1954     // If we have a TokenFactor, we handle it specially.
1955     if (User->getOpcode() != ISD::TokenFactor) {
1956       // If the node isn't a token factor and isn't part of our pattern, then it
1957       // must be a random chained node in between two nodes we're selecting.
1958       // This happens when we have something like:
1959       //   x = load ptr
1960       //   call
1961       //   y = x+4
1962       //   store y -> ptr
1963       // Because we structurally match the load/store as a read/modify/write,
1964       // but the call is chained between them.  We cannot fold in this case
1965       // because it would induce a cycle in the graph.
1966       if (!std::count(ChainedNodesInPattern.begin(),
1967                       ChainedNodesInPattern.end(), User))
1968         return CR_InducesCycle;
1969
1970       // Otherwise we found a node that is part of our pattern.  For example in:
1971       //   x = load ptr
1972       //   y = x+4
1973       //   store y -> ptr
1974       // This would happen when we're scanning down from the load and see the
1975       // store as a user.  Record that there is a use of ChainedNode that is
1976       // part of the pattern and keep scanning uses.
1977       Result = CR_LeadsToInteriorNode;
1978       InteriorChainedNodes.push_back(User);
1979       continue;
1980     }
1981
1982     // If we found a TokenFactor, there are two cases to consider: first if the
1983     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
1984     // uses of the TF are in our pattern) we just want to ignore it.  Second,
1985     // the TokenFactor can be sandwiched in between two chained nodes, like so:
1986     //     [Load chain]
1987     //         ^
1988     //         |
1989     //       [Load]
1990     //       ^    ^
1991     //       |    \                    DAG's like cheese
1992     //      /       \                       do you?
1993     //     /         |
1994     // [TokenFactor] [Op]
1995     //     ^          ^
1996     //     |          |
1997     //      \        /
1998     //       \      /
1999     //       [Store]
2000     //
2001     // In this case, the TokenFactor becomes part of our match and we rewrite it
2002     // as a new TokenFactor.
2003     //
2004     // To distinguish these two cases, do a recursive walk down the uses.
2005     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
2006     case CR_Simple:
2007       // If the uses of the TokenFactor are just already-selected nodes, ignore
2008       // it, it is "below" our pattern.
2009       continue;
2010     case CR_InducesCycle:
2011       // If the uses of the TokenFactor lead to nodes that are not part of our
2012       // pattern that are not selected, folding would turn this into a cycle,
2013       // bail out now.
2014       return CR_InducesCycle;
2015     case CR_LeadsToInteriorNode:
2016       break;  // Otherwise, keep processing.
2017     }
2018
2019     // Okay, we know we're in the interesting interior case.  The TokenFactor
2020     // is now going to be considered part of the pattern so that we rewrite its
2021     // uses (it may have uses that are not part of the pattern) with the
2022     // ultimate chain result of the generated code.  We will also add its chain
2023     // inputs as inputs to the ultimate TokenFactor we create.
2024     Result = CR_LeadsToInteriorNode;
2025     ChainedNodesInPattern.push_back(User);
2026     InteriorChainedNodes.push_back(User);
2027     continue;
2028   }
2029
2030   return Result;
2031 }
2032
2033 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
2034 /// operation for when the pattern matched at least one node with a chains.  The
2035 /// input vector contains a list of all of the chained nodes that we match.  We
2036 /// must determine if this is a valid thing to cover (i.e. matching it won't
2037 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
2038 /// be used as the input node chain for the generated nodes.
2039 static SDValue
2040 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
2041                        SelectionDAG *CurDAG) {
2042   // Walk all of the chained nodes we've matched, recursively scanning down the
2043   // users of the chain result. This adds any TokenFactor nodes that are caught
2044   // in between chained nodes to the chained and interior nodes list.
2045   SmallVector<SDNode*, 3> InteriorChainedNodes;
2046   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2047     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
2048                        InteriorChainedNodes) == CR_InducesCycle)
2049       return SDValue(); // Would induce a cycle.
2050   }
2051
2052   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
2053   // that we are interested in.  Form our input TokenFactor node.
2054   SmallVector<SDValue, 3> InputChains;
2055   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2056     // Add the input chain of this node to the InputChains list (which will be
2057     // the operands of the generated TokenFactor) if it's not an interior node.
2058     SDNode *N = ChainNodesMatched[i];
2059     if (N->getOpcode() != ISD::TokenFactor) {
2060       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
2061         continue;
2062
2063       // Otherwise, add the input chain.
2064       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
2065       assert(InChain.getValueType() == MVT::Other && "Not a chain");
2066       InputChains.push_back(InChain);
2067       continue;
2068     }
2069
2070     // If we have a token factor, we want to add all inputs of the token factor
2071     // that are not part of the pattern we're matching.
2072     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
2073       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
2074                       N->getOperand(op).getNode()))
2075         InputChains.push_back(N->getOperand(op));
2076     }
2077   }
2078
2079   if (InputChains.size() == 1)
2080     return InputChains[0];
2081   return CurDAG->getNode(ISD::TokenFactor, SDLoc(ChainNodesMatched[0]),
2082                          MVT::Other, &InputChains[0], InputChains.size());
2083 }
2084
2085 /// MorphNode - Handle morphing a node in place for the selector.
2086 SDNode *SelectionDAGISel::
2087 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
2088           const SDValue *Ops, unsigned NumOps, unsigned EmitNodeInfo) {
2089   // It is possible we're using MorphNodeTo to replace a node with no
2090   // normal results with one that has a normal result (or we could be
2091   // adding a chain) and the input could have glue and chains as well.
2092   // In this case we need to shift the operands down.
2093   // FIXME: This is a horrible hack and broken in obscure cases, no worse
2094   // than the old isel though.
2095   int OldGlueResultNo = -1, OldChainResultNo = -1;
2096
2097   unsigned NTMNumResults = Node->getNumValues();
2098   if (Node->getValueType(NTMNumResults-1) == MVT::Glue) {
2099     OldGlueResultNo = NTMNumResults-1;
2100     if (NTMNumResults != 1 &&
2101         Node->getValueType(NTMNumResults-2) == MVT::Other)
2102       OldChainResultNo = NTMNumResults-2;
2103   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
2104     OldChainResultNo = NTMNumResults-1;
2105
2106   // Call the underlying SelectionDAG routine to do the transmogrification. Note
2107   // that this deletes operands of the old node that become dead.
2108   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops, NumOps);
2109
2110   // MorphNodeTo can operate in two ways: if an existing node with the
2111   // specified operands exists, it can just return it.  Otherwise, it
2112   // updates the node in place to have the requested operands.
2113   if (Res == Node) {
2114     // If we updated the node in place, reset the node ID.  To the isel,
2115     // this should be just like a newly allocated machine node.
2116     Res->setNodeId(-1);
2117   }
2118
2119   unsigned ResNumResults = Res->getNumValues();
2120   // Move the glue if needed.
2121   if ((EmitNodeInfo & OPFL_GlueOutput) && OldGlueResultNo != -1 &&
2122       (unsigned)OldGlueResultNo != ResNumResults-1)
2123     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldGlueResultNo),
2124                                       SDValue(Res, ResNumResults-1));
2125
2126   if ((EmitNodeInfo & OPFL_GlueOutput) != 0)
2127     --ResNumResults;
2128
2129   // Move the chain reference if needed.
2130   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
2131       (unsigned)OldChainResultNo != ResNumResults-1)
2132     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
2133                                       SDValue(Res, ResNumResults-1));
2134
2135   // Otherwise, no replacement happened because the node already exists. Replace
2136   // Uses of the old node with the new one.
2137   if (Res != Node)
2138     CurDAG->ReplaceAllUsesWith(Node, Res);
2139
2140   return Res;
2141 }
2142
2143 /// CheckSame - Implements OP_CheckSame.
2144 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2145 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2146           SDValue N,
2147           const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2148   // Accept if it is exactly the same as a previously recorded node.
2149   unsigned RecNo = MatcherTable[MatcherIndex++];
2150   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2151   return N == RecordedNodes[RecNo].first;
2152 }
2153
2154 /// CheckChildSame - Implements OP_CheckChildXSame.
2155 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2156 CheckChildSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2157              SDValue N,
2158              const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes,
2159              unsigned ChildNo) {
2160   if (ChildNo >= N.getNumOperands())
2161     return false;  // Match fails if out of range child #.
2162   return ::CheckSame(MatcherTable, MatcherIndex, N.getOperand(ChildNo),
2163                      RecordedNodes);
2164 }
2165
2166 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
2167 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2168 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2169                       const SelectionDAGISel &SDISel) {
2170   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
2171 }
2172
2173 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
2174 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2175 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2176                    const SelectionDAGISel &SDISel, SDNode *N) {
2177   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
2178 }
2179
2180 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2181 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2182             SDNode *N) {
2183   uint16_t Opc = MatcherTable[MatcherIndex++];
2184   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2185   return N->getOpcode() == Opc;
2186 }
2187
2188 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2189 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2190           SDValue N, const TargetLowering *TLI) {
2191   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2192   if (N.getValueType() == VT) return true;
2193
2194   // Handle the case when VT is iPTR.
2195   return VT == MVT::iPTR && N.getValueType() == TLI->getPointerTy();
2196 }
2197
2198 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2199 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2200                SDValue N, const TargetLowering *TLI,
2201                unsigned ChildNo) {
2202   if (ChildNo >= N.getNumOperands())
2203     return false;  // Match fails if out of range child #.
2204   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
2205 }
2206
2207 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2208 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2209               SDValue N) {
2210   return cast<CondCodeSDNode>(N)->get() ==
2211       (ISD::CondCode)MatcherTable[MatcherIndex++];
2212 }
2213
2214 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2215 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2216                SDValue N, const TargetLowering *TLI) {
2217   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2218   if (cast<VTSDNode>(N)->getVT() == VT)
2219     return true;
2220
2221   // Handle the case when VT is iPTR.
2222   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI->getPointerTy();
2223 }
2224
2225 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2226 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2227              SDValue N) {
2228   int64_t Val = MatcherTable[MatcherIndex++];
2229   if (Val & 128)
2230     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2231
2232   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
2233   return C != 0 && C->getSExtValue() == Val;
2234 }
2235
2236 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2237 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2238             SDValue N, const SelectionDAGISel &SDISel) {
2239   int64_t Val = MatcherTable[MatcherIndex++];
2240   if (Val & 128)
2241     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2242
2243   if (N->getOpcode() != ISD::AND) return false;
2244
2245   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2246   return C != 0 && SDISel.CheckAndMask(N.getOperand(0), C, Val);
2247 }
2248
2249 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2250 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2251            SDValue N, const SelectionDAGISel &SDISel) {
2252   int64_t Val = MatcherTable[MatcherIndex++];
2253   if (Val & 128)
2254     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2255
2256   if (N->getOpcode() != ISD::OR) return false;
2257
2258   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2259   return C != 0 && SDISel.CheckOrMask(N.getOperand(0), C, Val);
2260 }
2261
2262 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
2263 /// scope, evaluate the current node.  If the current predicate is known to
2264 /// fail, set Result=true and return anything.  If the current predicate is
2265 /// known to pass, set Result=false and return the MatcherIndex to continue
2266 /// with.  If the current predicate is unknown, set Result=false and return the
2267 /// MatcherIndex to continue with.
2268 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
2269                                        unsigned Index, SDValue N,
2270                                        bool &Result,
2271                                        const SelectionDAGISel &SDISel,
2272                  SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2273   switch (Table[Index++]) {
2274   default:
2275     Result = false;
2276     return Index-1;  // Could not evaluate this predicate.
2277   case SelectionDAGISel::OPC_CheckSame:
2278     Result = !::CheckSame(Table, Index, N, RecordedNodes);
2279     return Index;
2280   case SelectionDAGISel::OPC_CheckChild0Same:
2281   case SelectionDAGISel::OPC_CheckChild1Same:
2282   case SelectionDAGISel::OPC_CheckChild2Same:
2283   case SelectionDAGISel::OPC_CheckChild3Same:
2284     Result = !::CheckChildSame(Table, Index, N, RecordedNodes,
2285                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Same);
2286     return Index;
2287   case SelectionDAGISel::OPC_CheckPatternPredicate:
2288     Result = !::CheckPatternPredicate(Table, Index, SDISel);
2289     return Index;
2290   case SelectionDAGISel::OPC_CheckPredicate:
2291     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
2292     return Index;
2293   case SelectionDAGISel::OPC_CheckOpcode:
2294     Result = !::CheckOpcode(Table, Index, N.getNode());
2295     return Index;
2296   case SelectionDAGISel::OPC_CheckType:
2297     Result = !::CheckType(Table, Index, N, SDISel.getTargetLowering());
2298     return Index;
2299   case SelectionDAGISel::OPC_CheckChild0Type:
2300   case SelectionDAGISel::OPC_CheckChild1Type:
2301   case SelectionDAGISel::OPC_CheckChild2Type:
2302   case SelectionDAGISel::OPC_CheckChild3Type:
2303   case SelectionDAGISel::OPC_CheckChild4Type:
2304   case SelectionDAGISel::OPC_CheckChild5Type:
2305   case SelectionDAGISel::OPC_CheckChild6Type:
2306   case SelectionDAGISel::OPC_CheckChild7Type:
2307     Result = !::CheckChildType(Table, Index, N, SDISel.getTargetLowering(),
2308                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Type);
2309     return Index;
2310   case SelectionDAGISel::OPC_CheckCondCode:
2311     Result = !::CheckCondCode(Table, Index, N);
2312     return Index;
2313   case SelectionDAGISel::OPC_CheckValueType:
2314     Result = !::CheckValueType(Table, Index, N, SDISel.getTargetLowering());
2315     return Index;
2316   case SelectionDAGISel::OPC_CheckInteger:
2317     Result = !::CheckInteger(Table, Index, N);
2318     return Index;
2319   case SelectionDAGISel::OPC_CheckAndImm:
2320     Result = !::CheckAndImm(Table, Index, N, SDISel);
2321     return Index;
2322   case SelectionDAGISel::OPC_CheckOrImm:
2323     Result = !::CheckOrImm(Table, Index, N, SDISel);
2324     return Index;
2325   }
2326 }
2327
2328 namespace {
2329
2330 struct MatchScope {
2331   /// FailIndex - If this match fails, this is the index to continue with.
2332   unsigned FailIndex;
2333
2334   /// NodeStack - The node stack when the scope was formed.
2335   SmallVector<SDValue, 4> NodeStack;
2336
2337   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
2338   unsigned NumRecordedNodes;
2339
2340   /// NumMatchedMemRefs - The number of matched memref entries.
2341   unsigned NumMatchedMemRefs;
2342
2343   /// InputChain/InputGlue - The current chain/glue
2344   SDValue InputChain, InputGlue;
2345
2346   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
2347   bool HasChainNodesMatched, HasGlueResultNodesMatched;
2348 };
2349
2350 }
2351
2352 SDNode *SelectionDAGISel::
2353 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
2354                  unsigned TableSize) {
2355   // FIXME: Should these even be selected?  Handle these cases in the caller?
2356   switch (NodeToMatch->getOpcode()) {
2357   default:
2358     break;
2359   case ISD::EntryToken:       // These nodes remain the same.
2360   case ISD::BasicBlock:
2361   case ISD::Register:
2362   case ISD::RegisterMask:
2363   //case ISD::VALUETYPE:
2364   //case ISD::CONDCODE:
2365   case ISD::HANDLENODE:
2366   case ISD::MDNODE_SDNODE:
2367   case ISD::TargetConstant:
2368   case ISD::TargetConstantFP:
2369   case ISD::TargetConstantPool:
2370   case ISD::TargetFrameIndex:
2371   case ISD::TargetExternalSymbol:
2372   case ISD::TargetBlockAddress:
2373   case ISD::TargetJumpTable:
2374   case ISD::TargetGlobalTLSAddress:
2375   case ISD::TargetGlobalAddress:
2376   case ISD::TokenFactor:
2377   case ISD::CopyFromReg:
2378   case ISD::CopyToReg:
2379   case ISD::EH_LABEL:
2380   case ISD::LIFETIME_START:
2381   case ISD::LIFETIME_END:
2382     NodeToMatch->setNodeId(-1); // Mark selected.
2383     return 0;
2384   case ISD::AssertSext:
2385   case ISD::AssertZext:
2386     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
2387                                       NodeToMatch->getOperand(0));
2388     return 0;
2389   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
2390   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
2391   }
2392
2393   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
2394
2395   // Set up the node stack with NodeToMatch as the only node on the stack.
2396   SmallVector<SDValue, 8> NodeStack;
2397   SDValue N = SDValue(NodeToMatch, 0);
2398   NodeStack.push_back(N);
2399
2400   // MatchScopes - Scopes used when matching, if a match failure happens, this
2401   // indicates where to continue checking.
2402   SmallVector<MatchScope, 8> MatchScopes;
2403
2404   // RecordedNodes - This is the set of nodes that have been recorded by the
2405   // state machine.  The second value is the parent of the node, or null if the
2406   // root is recorded.
2407   SmallVector<std::pair<SDValue, SDNode*>, 8> RecordedNodes;
2408
2409   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
2410   // pattern.
2411   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
2412
2413   // These are the current input chain and glue for use when generating nodes.
2414   // Various Emit operations change these.  For example, emitting a copytoreg
2415   // uses and updates these.
2416   SDValue InputChain, InputGlue;
2417
2418   // ChainNodesMatched - If a pattern matches nodes that have input/output
2419   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
2420   // which ones they are.  The result is captured into this list so that we can
2421   // update the chain results when the pattern is complete.
2422   SmallVector<SDNode*, 3> ChainNodesMatched;
2423   SmallVector<SDNode*, 3> GlueResultNodesMatched;
2424
2425   DEBUG(dbgs() << "ISEL: Starting pattern match on root node: ";
2426         NodeToMatch->dump(CurDAG);
2427         dbgs() << '\n');
2428
2429   // Determine where to start the interpreter.  Normally we start at opcode #0,
2430   // but if the state machine starts with an OPC_SwitchOpcode, then we
2431   // accelerate the first lookup (which is guaranteed to be hot) with the
2432   // OpcodeOffset table.
2433   unsigned MatcherIndex = 0;
2434
2435   if (!OpcodeOffset.empty()) {
2436     // Already computed the OpcodeOffset table, just index into it.
2437     if (N.getOpcode() < OpcodeOffset.size())
2438       MatcherIndex = OpcodeOffset[N.getOpcode()];
2439     DEBUG(dbgs() << "  Initial Opcode index to " << MatcherIndex << "\n");
2440
2441   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
2442     // Otherwise, the table isn't computed, but the state machine does start
2443     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
2444     // is the first time we're selecting an instruction.
2445     unsigned Idx = 1;
2446     while (1) {
2447       // Get the size of this case.
2448       unsigned CaseSize = MatcherTable[Idx++];
2449       if (CaseSize & 128)
2450         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2451       if (CaseSize == 0) break;
2452
2453       // Get the opcode, add the index to the table.
2454       uint16_t Opc = MatcherTable[Idx++];
2455       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2456       if (Opc >= OpcodeOffset.size())
2457         OpcodeOffset.resize((Opc+1)*2);
2458       OpcodeOffset[Opc] = Idx;
2459       Idx += CaseSize;
2460     }
2461
2462     // Okay, do the lookup for the first opcode.
2463     if (N.getOpcode() < OpcodeOffset.size())
2464       MatcherIndex = OpcodeOffset[N.getOpcode()];
2465   }
2466
2467   while (1) {
2468     assert(MatcherIndex < TableSize && "Invalid index");
2469 #ifndef NDEBUG
2470     unsigned CurrentOpcodeIndex = MatcherIndex;
2471 #endif
2472     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2473     switch (Opcode) {
2474     case OPC_Scope: {
2475       // Okay, the semantics of this operation are that we should push a scope
2476       // then evaluate the first child.  However, pushing a scope only to have
2477       // the first check fail (which then pops it) is inefficient.  If we can
2478       // determine immediately that the first check (or first several) will
2479       // immediately fail, don't even bother pushing a scope for them.
2480       unsigned FailIndex;
2481
2482       while (1) {
2483         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2484         if (NumToSkip & 128)
2485           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2486         // Found the end of the scope with no match.
2487         if (NumToSkip == 0) {
2488           FailIndex = 0;
2489           break;
2490         }
2491
2492         FailIndex = MatcherIndex+NumToSkip;
2493
2494         unsigned MatcherIndexOfPredicate = MatcherIndex;
2495         (void)MatcherIndexOfPredicate; // silence warning.
2496
2497         // If we can't evaluate this predicate without pushing a scope (e.g. if
2498         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2499         // push the scope and evaluate the full predicate chain.
2500         bool Result;
2501         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2502                                               Result, *this, RecordedNodes);
2503         if (!Result)
2504           break;
2505
2506         DEBUG(dbgs() << "  Skipped scope entry (due to false predicate) at "
2507                      << "index " << MatcherIndexOfPredicate
2508                      << ", continuing at " << FailIndex << "\n");
2509         ++NumDAGIselRetries;
2510
2511         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2512         // move to the next case.
2513         MatcherIndex = FailIndex;
2514       }
2515
2516       // If the whole scope failed to match, bail.
2517       if (FailIndex == 0) break;
2518
2519       // Push a MatchScope which indicates where to go if the first child fails
2520       // to match.
2521       MatchScope NewEntry;
2522       NewEntry.FailIndex = FailIndex;
2523       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2524       NewEntry.NumRecordedNodes = RecordedNodes.size();
2525       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2526       NewEntry.InputChain = InputChain;
2527       NewEntry.InputGlue = InputGlue;
2528       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2529       NewEntry.HasGlueResultNodesMatched = !GlueResultNodesMatched.empty();
2530       MatchScopes.push_back(NewEntry);
2531       continue;
2532     }
2533     case OPC_RecordNode: {
2534       // Remember this node, it may end up being an operand in the pattern.
2535       SDNode *Parent = 0;
2536       if (NodeStack.size() > 1)
2537         Parent = NodeStack[NodeStack.size()-2].getNode();
2538       RecordedNodes.push_back(std::make_pair(N, Parent));
2539       continue;
2540     }
2541
2542     case OPC_RecordChild0: case OPC_RecordChild1:
2543     case OPC_RecordChild2: case OPC_RecordChild3:
2544     case OPC_RecordChild4: case OPC_RecordChild5:
2545     case OPC_RecordChild6: case OPC_RecordChild7: {
2546       unsigned ChildNo = Opcode-OPC_RecordChild0;
2547       if (ChildNo >= N.getNumOperands())
2548         break;  // Match fails if out of range child #.
2549
2550       RecordedNodes.push_back(std::make_pair(N->getOperand(ChildNo),
2551                                              N.getNode()));
2552       continue;
2553     }
2554     case OPC_RecordMemRef:
2555       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2556       continue;
2557
2558     case OPC_CaptureGlueInput:
2559       // If the current node has an input glue, capture it in InputGlue.
2560       if (N->getNumOperands() != 0 &&
2561           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Glue)
2562         InputGlue = N->getOperand(N->getNumOperands()-1);
2563       continue;
2564
2565     case OPC_MoveChild: {
2566       unsigned ChildNo = MatcherTable[MatcherIndex++];
2567       if (ChildNo >= N.getNumOperands())
2568         break;  // Match fails if out of range child #.
2569       N = N.getOperand(ChildNo);
2570       NodeStack.push_back(N);
2571       continue;
2572     }
2573
2574     case OPC_MoveParent:
2575       // Pop the current node off the NodeStack.
2576       NodeStack.pop_back();
2577       assert(!NodeStack.empty() && "Node stack imbalance!");
2578       N = NodeStack.back();
2579       continue;
2580
2581     case OPC_CheckSame:
2582       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2583       continue;
2584
2585     case OPC_CheckChild0Same: case OPC_CheckChild1Same:
2586     case OPC_CheckChild2Same: case OPC_CheckChild3Same:
2587       if (!::CheckChildSame(MatcherTable, MatcherIndex, N, RecordedNodes,
2588                             Opcode-OPC_CheckChild0Same))
2589         break;
2590       continue;
2591
2592     case OPC_CheckPatternPredicate:
2593       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2594       continue;
2595     case OPC_CheckPredicate:
2596       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2597                                 N.getNode()))
2598         break;
2599       continue;
2600     case OPC_CheckComplexPat: {
2601       unsigned CPNum = MatcherTable[MatcherIndex++];
2602       unsigned RecNo = MatcherTable[MatcherIndex++];
2603       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2604       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo].second,
2605                                RecordedNodes[RecNo].first, CPNum,
2606                                RecordedNodes))
2607         break;
2608       continue;
2609     }
2610     case OPC_CheckOpcode:
2611       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2612       continue;
2613
2614     case OPC_CheckType:
2615       if (!::CheckType(MatcherTable, MatcherIndex, N, getTargetLowering()))
2616         break;
2617       continue;
2618
2619     case OPC_SwitchOpcode: {
2620       unsigned CurNodeOpcode = N.getOpcode();
2621       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2622       unsigned CaseSize;
2623       while (1) {
2624         // Get the size of this case.
2625         CaseSize = MatcherTable[MatcherIndex++];
2626         if (CaseSize & 128)
2627           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2628         if (CaseSize == 0) break;
2629
2630         uint16_t Opc = MatcherTable[MatcherIndex++];
2631         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2632
2633         // If the opcode matches, then we will execute this case.
2634         if (CurNodeOpcode == Opc)
2635           break;
2636
2637         // Otherwise, skip over this case.
2638         MatcherIndex += CaseSize;
2639       }
2640
2641       // If no cases matched, bail out.
2642       if (CaseSize == 0) break;
2643
2644       // Otherwise, execute the case we found.
2645       DEBUG(dbgs() << "  OpcodeSwitch from " << SwitchStart
2646                    << " to " << MatcherIndex << "\n");
2647       continue;
2648     }
2649
2650     case OPC_SwitchType: {
2651       MVT CurNodeVT = N.getSimpleValueType();
2652       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2653       unsigned CaseSize;
2654       while (1) {
2655         // Get the size of this case.
2656         CaseSize = MatcherTable[MatcherIndex++];
2657         if (CaseSize & 128)
2658           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2659         if (CaseSize == 0) break;
2660
2661         MVT CaseVT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2662         if (CaseVT == MVT::iPTR)
2663           CaseVT = getTargetLowering()->getPointerTy();
2664
2665         // If the VT matches, then we will execute this case.
2666         if (CurNodeVT == CaseVT)
2667           break;
2668
2669         // Otherwise, skip over this case.
2670         MatcherIndex += CaseSize;
2671       }
2672
2673       // If no cases matched, bail out.
2674       if (CaseSize == 0) break;
2675
2676       // Otherwise, execute the case we found.
2677       DEBUG(dbgs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2678                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2679       continue;
2680     }
2681     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2682     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2683     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2684     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2685       if (!::CheckChildType(MatcherTable, MatcherIndex, N, getTargetLowering(),
2686                             Opcode-OPC_CheckChild0Type))
2687         break;
2688       continue;
2689     case OPC_CheckCondCode:
2690       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2691       continue;
2692     case OPC_CheckValueType:
2693       if (!::CheckValueType(MatcherTable, MatcherIndex, N, getTargetLowering()))
2694         break;
2695       continue;
2696     case OPC_CheckInteger:
2697       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2698       continue;
2699     case OPC_CheckAndImm:
2700       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2701       continue;
2702     case OPC_CheckOrImm:
2703       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2704       continue;
2705
2706     case OPC_CheckFoldableChainNode: {
2707       assert(NodeStack.size() != 1 && "No parent node");
2708       // Verify that all intermediate nodes between the root and this one have
2709       // a single use.
2710       bool HasMultipleUses = false;
2711       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2712         if (!NodeStack[i].hasOneUse()) {
2713           HasMultipleUses = true;
2714           break;
2715         }
2716       if (HasMultipleUses) break;
2717
2718       // Check to see that the target thinks this is profitable to fold and that
2719       // we can fold it without inducing cycles in the graph.
2720       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2721                               NodeToMatch) ||
2722           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2723                          NodeToMatch, OptLevel,
2724                          true/*We validate our own chains*/))
2725         break;
2726
2727       continue;
2728     }
2729     case OPC_EmitInteger: {
2730       MVT::SimpleValueType VT =
2731         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2732       int64_t Val = MatcherTable[MatcherIndex++];
2733       if (Val & 128)
2734         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2735       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2736                               CurDAG->getTargetConstant(Val, VT), (SDNode*)0));
2737       continue;
2738     }
2739     case OPC_EmitRegister: {
2740       MVT::SimpleValueType VT =
2741         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2742       unsigned RegNo = MatcherTable[MatcherIndex++];
2743       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2744                               CurDAG->getRegister(RegNo, VT), (SDNode*)0));
2745       continue;
2746     }
2747     case OPC_EmitRegister2: {
2748       // For targets w/ more than 256 register names, the register enum
2749       // values are stored in two bytes in the matcher table (just like
2750       // opcodes).
2751       MVT::SimpleValueType VT =
2752         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2753       unsigned RegNo = MatcherTable[MatcherIndex++];
2754       RegNo |= MatcherTable[MatcherIndex++] << 8;
2755       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2756                               CurDAG->getRegister(RegNo, VT), (SDNode*)0));
2757       continue;
2758     }
2759
2760     case OPC_EmitConvertToTarget:  {
2761       // Convert from IMM/FPIMM to target version.
2762       unsigned RecNo = MatcherTable[MatcherIndex++];
2763       assert(RecNo < RecordedNodes.size() && "Invalid EmitConvertToTarget");
2764       SDValue Imm = RecordedNodes[RecNo].first;
2765
2766       if (Imm->getOpcode() == ISD::Constant) {
2767         const ConstantInt *Val=cast<ConstantSDNode>(Imm)->getConstantIntValue();
2768         Imm = CurDAG->getConstant(*Val, Imm.getValueType(), true);
2769       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2770         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2771         Imm = CurDAG->getConstantFP(*Val, Imm.getValueType(), true);
2772       }
2773
2774       RecordedNodes.push_back(std::make_pair(Imm, RecordedNodes[RecNo].second));
2775       continue;
2776     }
2777
2778     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
2779     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
2780       // These are space-optimized forms of OPC_EmitMergeInputChains.
2781       assert(InputChain.getNode() == 0 &&
2782              "EmitMergeInputChains should be the first chain producing node");
2783       assert(ChainNodesMatched.empty() &&
2784              "Should only have one EmitMergeInputChains per match");
2785
2786       // Read all of the chained nodes.
2787       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
2788       assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
2789       ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2790
2791       // FIXME: What if other value results of the node have uses not matched
2792       // by this pattern?
2793       if (ChainNodesMatched.back() != NodeToMatch &&
2794           !RecordedNodes[RecNo].first.hasOneUse()) {
2795         ChainNodesMatched.clear();
2796         break;
2797       }
2798
2799       // Merge the input chains if they are not intra-pattern references.
2800       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2801
2802       if (InputChain.getNode() == 0)
2803         break;  // Failed to merge.
2804       continue;
2805     }
2806
2807     case OPC_EmitMergeInputChains: {
2808       assert(InputChain.getNode() == 0 &&
2809              "EmitMergeInputChains should be the first chain producing node");
2810       // This node gets a list of nodes we matched in the input that have
2811       // chains.  We want to token factor all of the input chains to these nodes
2812       // together.  However, if any of the input chains is actually one of the
2813       // nodes matched in this pattern, then we have an intra-match reference.
2814       // Ignore these because the newly token factored chain should not refer to
2815       // the old nodes.
2816       unsigned NumChains = MatcherTable[MatcherIndex++];
2817       assert(NumChains != 0 && "Can't TF zero chains");
2818
2819       assert(ChainNodesMatched.empty() &&
2820              "Should only have one EmitMergeInputChains per match");
2821
2822       // Read all of the chained nodes.
2823       for (unsigned i = 0; i != NumChains; ++i) {
2824         unsigned RecNo = MatcherTable[MatcherIndex++];
2825         assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
2826         ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2827
2828         // FIXME: What if other value results of the node have uses not matched
2829         // by this pattern?
2830         if (ChainNodesMatched.back() != NodeToMatch &&
2831             !RecordedNodes[RecNo].first.hasOneUse()) {
2832           ChainNodesMatched.clear();
2833           break;
2834         }
2835       }
2836
2837       // If the inner loop broke out, the match fails.
2838       if (ChainNodesMatched.empty())
2839         break;
2840
2841       // Merge the input chains if they are not intra-pattern references.
2842       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2843
2844       if (InputChain.getNode() == 0)
2845         break;  // Failed to merge.
2846
2847       continue;
2848     }
2849
2850     case OPC_EmitCopyToReg: {
2851       unsigned RecNo = MatcherTable[MatcherIndex++];
2852       assert(RecNo < RecordedNodes.size() && "Invalid EmitCopyToReg");
2853       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
2854
2855       if (InputChain.getNode() == 0)
2856         InputChain = CurDAG->getEntryNode();
2857
2858       InputChain = CurDAG->getCopyToReg(InputChain, SDLoc(NodeToMatch),
2859                                         DestPhysReg, RecordedNodes[RecNo].first,
2860                                         InputGlue);
2861
2862       InputGlue = InputChain.getValue(1);
2863       continue;
2864     }
2865
2866     case OPC_EmitNodeXForm: {
2867       unsigned XFormNo = MatcherTable[MatcherIndex++];
2868       unsigned RecNo = MatcherTable[MatcherIndex++];
2869       assert(RecNo < RecordedNodes.size() && "Invalid EmitNodeXForm");
2870       SDValue Res = RunSDNodeXForm(RecordedNodes[RecNo].first, XFormNo);
2871       RecordedNodes.push_back(std::pair<SDValue,SDNode*>(Res, (SDNode*) 0));
2872       continue;
2873     }
2874
2875     case OPC_EmitNode:
2876     case OPC_MorphNodeTo: {
2877       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
2878       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2879       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
2880       // Get the result VT list.
2881       unsigned NumVTs = MatcherTable[MatcherIndex++];
2882       SmallVector<EVT, 4> VTs;
2883       for (unsigned i = 0; i != NumVTs; ++i) {
2884         MVT::SimpleValueType VT =
2885           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2886         if (VT == MVT::iPTR) VT = getTargetLowering()->getPointerTy().SimpleTy;
2887         VTs.push_back(VT);
2888       }
2889
2890       if (EmitNodeInfo & OPFL_Chain)
2891         VTs.push_back(MVT::Other);
2892       if (EmitNodeInfo & OPFL_GlueOutput)
2893         VTs.push_back(MVT::Glue);
2894
2895       // This is hot code, so optimize the two most common cases of 1 and 2
2896       // results.
2897       SDVTList VTList;
2898       if (VTs.size() == 1)
2899         VTList = CurDAG->getVTList(VTs[0]);
2900       else if (VTs.size() == 2)
2901         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
2902       else
2903         VTList = CurDAG->getVTList(VTs.data(), VTs.size());
2904
2905       // Get the operand list.
2906       unsigned NumOps = MatcherTable[MatcherIndex++];
2907       SmallVector<SDValue, 8> Ops;
2908       for (unsigned i = 0; i != NumOps; ++i) {
2909         unsigned RecNo = MatcherTable[MatcherIndex++];
2910         if (RecNo & 128)
2911           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2912
2913         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
2914         Ops.push_back(RecordedNodes[RecNo].first);
2915       }
2916
2917       // If there are variadic operands to add, handle them now.
2918       if (EmitNodeInfo & OPFL_VariadicInfo) {
2919         // Determine the start index to copy from.
2920         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
2921         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
2922         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
2923                "Invalid variadic node");
2924         // Copy all of the variadic operands, not including a potential glue
2925         // input.
2926         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
2927              i != e; ++i) {
2928           SDValue V = NodeToMatch->getOperand(i);
2929           if (V.getValueType() == MVT::Glue) break;
2930           Ops.push_back(V);
2931         }
2932       }
2933
2934       // If this has chain/glue inputs, add them.
2935       if (EmitNodeInfo & OPFL_Chain)
2936         Ops.push_back(InputChain);
2937       if ((EmitNodeInfo & OPFL_GlueInput) && InputGlue.getNode() != 0)
2938         Ops.push_back(InputGlue);
2939
2940       // Create the node.
2941       SDNode *Res = 0;
2942       if (Opcode != OPC_MorphNodeTo) {
2943         // If this is a normal EmitNode command, just create the new node and
2944         // add the results to the RecordedNodes list.
2945         Res = CurDAG->getMachineNode(TargetOpc, SDLoc(NodeToMatch),
2946                                      VTList, Ops);
2947
2948         // Add all the non-glue/non-chain results to the RecordedNodes list.
2949         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
2950           if (VTs[i] == MVT::Other || VTs[i] == MVT::Glue) break;
2951           RecordedNodes.push_back(std::pair<SDValue,SDNode*>(SDValue(Res, i),
2952                                                              (SDNode*) 0));
2953         }
2954
2955       } else if (NodeToMatch->getOpcode() != ISD::DELETED_NODE) {
2956         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops.data(), Ops.size(),
2957                         EmitNodeInfo);
2958       } else {
2959         // NodeToMatch was eliminated by CSE when the target changed the DAG.
2960         // We will visit the equivalent node later.
2961         DEBUG(dbgs() << "Node was eliminated by CSE\n");
2962         return 0;
2963       }
2964
2965       // If the node had chain/glue results, update our notion of the current
2966       // chain and glue.
2967       if (EmitNodeInfo & OPFL_GlueOutput) {
2968         InputGlue = SDValue(Res, VTs.size()-1);
2969         if (EmitNodeInfo & OPFL_Chain)
2970           InputChain = SDValue(Res, VTs.size()-2);
2971       } else if (EmitNodeInfo & OPFL_Chain)
2972         InputChain = SDValue(Res, VTs.size()-1);
2973
2974       // If the OPFL_MemRefs glue is set on this node, slap all of the
2975       // accumulated memrefs onto it.
2976       //
2977       // FIXME: This is vastly incorrect for patterns with multiple outputs
2978       // instructions that access memory and for ComplexPatterns that match
2979       // loads.
2980       if (EmitNodeInfo & OPFL_MemRefs) {
2981         // Only attach load or store memory operands if the generated
2982         // instruction may load or store.
2983         const MCInstrDesc &MCID = TM.getInstrInfo()->get(TargetOpc);
2984         bool mayLoad = MCID.mayLoad();
2985         bool mayStore = MCID.mayStore();
2986
2987         unsigned NumMemRefs = 0;
2988         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
2989                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
2990           if ((*I)->isLoad()) {
2991             if (mayLoad)
2992               ++NumMemRefs;
2993           } else if ((*I)->isStore()) {
2994             if (mayStore)
2995               ++NumMemRefs;
2996           } else {
2997             ++NumMemRefs;
2998           }
2999         }
3000
3001         MachineSDNode::mmo_iterator MemRefs =
3002           MF->allocateMemRefsArray(NumMemRefs);
3003
3004         MachineSDNode::mmo_iterator MemRefsPos = MemRefs;
3005         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
3006                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
3007           if ((*I)->isLoad()) {
3008             if (mayLoad)
3009               *MemRefsPos++ = *I;
3010           } else if ((*I)->isStore()) {
3011             if (mayStore)
3012               *MemRefsPos++ = *I;
3013           } else {
3014             *MemRefsPos++ = *I;
3015           }
3016         }
3017
3018         cast<MachineSDNode>(Res)
3019           ->setMemRefs(MemRefs, MemRefs + NumMemRefs);
3020       }
3021
3022       DEBUG(dbgs() << "  "
3023                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
3024                    << " node: "; Res->dump(CurDAG); dbgs() << "\n");
3025
3026       // If this was a MorphNodeTo then we're completely done!
3027       if (Opcode == OPC_MorphNodeTo) {
3028         // Update chain and glue uses.
3029         UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3030                             InputGlue, GlueResultNodesMatched, true);
3031         return Res;
3032       }
3033
3034       continue;
3035     }
3036
3037     case OPC_MarkGlueResults: {
3038       unsigned NumNodes = MatcherTable[MatcherIndex++];
3039
3040       // Read and remember all the glue-result nodes.
3041       for (unsigned i = 0; i != NumNodes; ++i) {
3042         unsigned RecNo = MatcherTable[MatcherIndex++];
3043         if (RecNo & 128)
3044           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
3045
3046         assert(RecNo < RecordedNodes.size() && "Invalid MarkGlueResults");
3047         GlueResultNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
3048       }
3049       continue;
3050     }
3051
3052     case OPC_CompleteMatch: {
3053       // The match has been completed, and any new nodes (if any) have been
3054       // created.  Patch up references to the matched dag to use the newly
3055       // created nodes.
3056       unsigned NumResults = MatcherTable[MatcherIndex++];
3057
3058       for (unsigned i = 0; i != NumResults; ++i) {
3059         unsigned ResSlot = MatcherTable[MatcherIndex++];
3060         if (ResSlot & 128)
3061           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
3062
3063         assert(ResSlot < RecordedNodes.size() && "Invalid CompleteMatch");
3064         SDValue Res = RecordedNodes[ResSlot].first;
3065
3066         assert(i < NodeToMatch->getNumValues() &&
3067                NodeToMatch->getValueType(i) != MVT::Other &&
3068                NodeToMatch->getValueType(i) != MVT::Glue &&
3069                "Invalid number of results to complete!");
3070         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
3071                 NodeToMatch->getValueType(i) == MVT::iPTR ||
3072                 Res.getValueType() == MVT::iPTR ||
3073                 NodeToMatch->getValueType(i).getSizeInBits() ==
3074                     Res.getValueType().getSizeInBits()) &&
3075                "invalid replacement");
3076         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
3077       }
3078
3079       // If the root node defines glue, add it to the glue nodes to update list.
3080       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Glue)
3081         GlueResultNodesMatched.push_back(NodeToMatch);
3082
3083       // Update chain and glue uses.
3084       UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3085                           InputGlue, GlueResultNodesMatched, false);
3086
3087       assert(NodeToMatch->use_empty() &&
3088              "Didn't replace all uses of the node?");
3089
3090       // FIXME: We just return here, which interacts correctly with SelectRoot
3091       // above.  We should fix this to not return an SDNode* anymore.
3092       return 0;
3093     }
3094     }
3095
3096     // If the code reached this point, then the match failed.  See if there is
3097     // another child to try in the current 'Scope', otherwise pop it until we
3098     // find a case to check.
3099     DEBUG(dbgs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
3100     ++NumDAGIselRetries;
3101     while (1) {
3102       if (MatchScopes.empty()) {
3103         CannotYetSelect(NodeToMatch);
3104         return 0;
3105       }
3106
3107       // Restore the interpreter state back to the point where the scope was
3108       // formed.
3109       MatchScope &LastScope = MatchScopes.back();
3110       RecordedNodes.resize(LastScope.NumRecordedNodes);
3111       NodeStack.clear();
3112       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
3113       N = NodeStack.back();
3114
3115       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
3116         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
3117       MatcherIndex = LastScope.FailIndex;
3118
3119       DEBUG(dbgs() << "  Continuing at " << MatcherIndex << "\n");
3120
3121       InputChain = LastScope.InputChain;
3122       InputGlue = LastScope.InputGlue;
3123       if (!LastScope.HasChainNodesMatched)
3124         ChainNodesMatched.clear();
3125       if (!LastScope.HasGlueResultNodesMatched)
3126         GlueResultNodesMatched.clear();
3127
3128       // Check to see what the offset is at the new MatcherIndex.  If it is zero
3129       // we have reached the end of this scope, otherwise we have another child
3130       // in the current scope to try.
3131       unsigned NumToSkip = MatcherTable[MatcherIndex++];
3132       if (NumToSkip & 128)
3133         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
3134
3135       // If we have another child in this scope to match, update FailIndex and
3136       // try it.
3137       if (NumToSkip != 0) {
3138         LastScope.FailIndex = MatcherIndex+NumToSkip;
3139         break;
3140       }
3141
3142       // End of this scope, pop it and try the next child in the containing
3143       // scope.
3144       MatchScopes.pop_back();
3145     }
3146   }
3147 }
3148
3149
3150
3151 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
3152   std::string msg;
3153   raw_string_ostream Msg(msg);
3154   Msg << "Cannot select: ";
3155
3156   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
3157       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
3158       N->getOpcode() != ISD::INTRINSIC_VOID) {
3159     N->printrFull(Msg, CurDAG);
3160     Msg << "\nIn function: " << MF->getName();
3161   } else {
3162     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
3163     unsigned iid =
3164       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
3165     if (iid < Intrinsic::num_intrinsics)
3166       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
3167     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
3168       Msg << "target intrinsic %" << TII->getName(iid);
3169     else
3170       Msg << "unknown intrinsic #" << iid;
3171   }
3172   report_fatal_error(Msg.str());
3173 }
3174
3175 char SelectionDAGISel::ID = 0;