lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "isel"
  15 #include "ScheduleDAGSDNodes.h"
  16 #include "SelectionDAGBuilder.h"
  17 #include "FunctionLoweringInfo.h"
  18 #include "llvm/CodeGen/SelectionDAGISel.h"
  19 #include "llvm/Analysis/AliasAnalysis.h"
  20 #include "llvm/Analysis/DebugInfo.h"
  21 #include "llvm/Constants.h"
  22 #include "llvm/CallingConv.h"
  23 #include "llvm/DerivedTypes.h"
  24 #include "llvm/Function.h"
  25 #include "llvm/GlobalVariable.h"
  26 #include "llvm/InlineAsm.h"
  27 #include "llvm/Instructions.h"
  28 #include "llvm/Intrinsics.h"
  29 #include "llvm/IntrinsicInst.h"
  30 #include "llvm/LLVMContext.h"
  31 #include "llvm/CodeGen/FastISel.h"
  32 #include "llvm/CodeGen/GCStrategy.h"
  33 #include "llvm/CodeGen/GCMetadata.h"
  34 #include "llvm/CodeGen/MachineFunction.h"
  35 #include "llvm/CodeGen/MachineFunctionAnalysis.h"
  36 #include "llvm/CodeGen/MachineFrameInfo.h"
  37 #include "llvm/CodeGen/MachineInstrBuilder.h"
  38 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  39 #include "llvm/CodeGen/MachineModuleInfo.h"
  40 #include "llvm/CodeGen/MachineRegisterInfo.h"
  41 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
  42 #include "llvm/CodeGen/SchedulerRegistry.h"
  43 #include "llvm/CodeGen/SelectionDAG.h"
  44 #include "llvm/CodeGen/DwarfWriter.h"
  45 #include "llvm/Target/TargetRegisterInfo.h"
  46 #include "llvm/Target/TargetData.h"
  47 #include "llvm/Target/TargetFrameInfo.h"
  48 #include "llvm/Target/TargetIntrinsicInfo.h"
  49 #include "llvm/Target/TargetInstrInfo.h"
  50 #include "llvm/Target/TargetLowering.h"
  51 #include "llvm/Target/TargetMachine.h"
  52 #include "llvm/Target/TargetOptions.h"
  53 #include "llvm/Support/Compiler.h"
  54 #include "llvm/Support/Debug.h"
  55 #include "llvm/Support/ErrorHandling.h"
  56 #include "llvm/Support/MathExtras.h"
  57 #include "llvm/Support/Timer.h"
  58 #include "llvm/Support/raw_ostream.h"
  59 #include "llvm/ADT/Statistic.h"
  60 #include <algorithm>
  61 using namespace llvm;
  62
  63 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
  64
  65 static cl::opt<bool>
  66 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
  67           cl::desc("Enable verbose messages in the \"fast\" "
  68                    "instruction selector"));
  69 static cl::opt<bool>
  70 EnableFastISelAbort("fast-isel-abort", cl::Hidden,
  71           cl::desc("Enable abort calls when \"fast\" instruction fails"));
  72 static cl::opt<bool>
  73 SchedLiveInCopies("schedule-livein-copies", cl::Hidden,
  74                   cl::desc("Schedule copies of livein registers"),
  75                   cl::init(false));
  76
  77 #ifndef NDEBUG
  78 static cl::opt<bool>
  79 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
  80           cl::desc("Pop up a window to show dags before the first "
  81                    "dag combine pass"));
  82 static cl::opt<bool>
  83 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
  84           cl::desc("Pop up a window to show dags before legalize types"));
  85 static cl::opt<bool>
  86 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
  87           cl::desc("Pop up a window to show dags before legalize"));
  88 static cl::opt<bool>
  89 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
  90           cl::desc("Pop up a window to show dags before the second "
  91                    "dag combine pass"));
  92 static cl::opt<bool>
  93 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
  94           cl::desc("Pop up a window to show dags before the post legalize types"
  95                    " dag combine pass"));
  96 static cl::opt<bool>
  97 ViewISelDAGs("view-isel-dags", cl::Hidden,
  98           cl::desc("Pop up a window to show isel dags as they are selected"));
  99 static cl::opt<bool>
 100 ViewSchedDAGs("view-sched-dags", cl::Hidden,
 101           cl::desc("Pop up a window to show sched dags as they are processed"));
 102 static cl::opt<bool>
 103 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
 104       cl::desc("Pop up a window to show SUnit dags after they are processed"));
 105 #else
 106 static const bool ViewDAGCombine1 = false,
 107                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
 108                   ViewDAGCombine2 = false,
 109                   ViewDAGCombineLT = false,
 110                   ViewISelDAGs = false, ViewSchedDAGs = false,
 111                   ViewSUnitDAGs = false;
 112 #endif
 113
 114 //===---------------------------------------------------------------------===//
 115 ///
 116 /// RegisterScheduler class - Track the registration of instruction schedulers.
 117 ///
 118 //===---------------------------------------------------------------------===//
 119 MachinePassRegistry RegisterScheduler::Registry;
 120
 121 //===---------------------------------------------------------------------===//
 122 ///
 123 /// ISHeuristic command line option for instruction schedulers.
 124 ///
 125 //===---------------------------------------------------------------------===//
 126 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
 127                RegisterPassParser<RegisterScheduler> >
 128 ISHeuristic("pre-RA-sched",
 129             cl::init(&createDefaultScheduler),
 130             cl::desc("Instruction schedulers available (before register"
 131                      " allocation):"));
 132
 133 static RegisterScheduler
 134 defaultListDAGScheduler("default", "Best scheduler for the target",
 135                         createDefaultScheduler);
 136
 137 namespace llvm {
 138   //===--------------------------------------------------------------------===//
 139   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 140   /// for the target.
 141   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
 142                                              CodeGenOpt::Level OptLevel) {
 143     const TargetLowering &TLI = IS->getTargetLowering();
 144
 145     if (OptLevel == CodeGenOpt::None)
 146       return createFastDAGScheduler(IS, OptLevel);
 147     if (TLI.getSchedulingPreference() == TargetLowering::SchedulingForLatency)
 148       return createTDListDAGScheduler(IS, OptLevel);
 149     assert(TLI.getSchedulingPreference() ==
 150            TargetLowering::SchedulingForRegPressure && "Unknown sched type!");
 151     return createBURRListDAGScheduler(IS, OptLevel);
 152   }
 153 }
 154
 155 // EmitInstrWithCustomInserter - This method should be implemented by targets
 156 // that mark instructions with the 'usesCustomInserter' flag.  These
 157 // instructions are special in various ways, which require special support to
 158 // insert.  The specified MachineInstr is created but not inserted into any
 159 // basic blocks, and this method is called to expand it into a sequence of
 160 // instructions, potentially also creating new basic blocks and control flow.
 161 // When new basic blocks are inserted and the edges from MBB to its successors
 162 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
 163 // DenseMap.
 164 MachineBasicBlock *TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 165                                                          MachineBasicBlock *MBB,
 166                    DenseMap<MachineBasicBlock*, MachineBasicBlock*> *EM) const {
 167 #ifndef NDEBUG
 168   dbgs() << "If a target marks an instruction with "
 169           "'usesCustomInserter', it must implement "
 170           "TargetLowering::EmitInstrWithCustomInserter!";
 171 #endif
 172   llvm_unreachable(0);
 173   return 0;
 174 }
 175
 176 /// EmitLiveInCopy - Emit a copy for a live in physical register. If the
 177 /// physical register has only a single copy use, then coalesced the copy
 178 /// if possible.
 179 static void EmitLiveInCopy(MachineBasicBlock *MBB,
 180                            MachineBasicBlock::iterator &InsertPos,
 181                            unsigned VirtReg, unsigned PhysReg,
 182                            const TargetRegisterClass *RC,
 183                            DenseMap<MachineInstr*, unsigned> &CopyRegMap,
 184                            const MachineRegisterInfo &MRI,
 185                            const TargetRegisterInfo &TRI,
 186                            const TargetInstrInfo &TII) {
 187   unsigned NumUses = 0;
 188   MachineInstr *UseMI = NULL;
 189   for (MachineRegisterInfo::use_iterator UI = MRI.use_begin(VirtReg),
 190          UE = MRI.use_end(); UI != UE; ++UI) {
 191     UseMI = &*UI;
 192     if (++NumUses > 1)
 193       break;
 194   }
 195
 196   // If the number of uses is not one, or the use is not a move instruction,
 197   // don't coalesce. Also, only coalesce away a virtual register to virtual
 198   // register copy.
 199   bool Coalesced = false;
 200   unsigned SrcReg, DstReg, SrcSubReg, DstSubReg;
 201   if (NumUses == 1 &&
 202       TII.isMoveInstr(*UseMI, SrcReg, DstReg, SrcSubReg, DstSubReg) &&
 203       TargetRegisterInfo::isVirtualRegister(DstReg)) {
 204     VirtReg = DstReg;
 205     Coalesced = true;
 206   }
 207
 208   // Now find an ideal location to insert the copy.
 209   MachineBasicBlock::iterator Pos = InsertPos;
 210   while (Pos != MBB->begin()) {
 211     MachineInstr *PrevMI = prior(Pos);
 212     DenseMap<MachineInstr*, unsigned>::iterator RI = CopyRegMap.find(PrevMI);
 213     // copyRegToReg might emit multiple instructions to do a copy.
 214     unsigned CopyDstReg = (RI == CopyRegMap.end()) ? 0 : RI->second;
 215     if (CopyDstReg && !TRI.regsOverlap(CopyDstReg, PhysReg))
 216       // This is what the BB looks like right now:
 217       // r1024 = mov r0
 218       // ...
 219       // r1    = mov r1024
 220       //
 221       // We want to insert "r1025 = mov r1". Inserting this copy below the
 222       // move to r1024 makes it impossible for that move to be coalesced.
 223       //
 224       // r1025 = mov r1
 225       // r1024 = mov r0
 226       // ...
 227       // r1    = mov 1024
 228       // r2    = mov 1025
 229       break; // Woot! Found a good location.
 230     --Pos;
 231   }
 232
 233   bool Emitted = TII.copyRegToReg(*MBB, Pos, VirtReg, PhysReg, RC, RC);
 234   assert(Emitted && "Unable to issue a live-in copy instruction!\n");
 235   (void) Emitted;
 236
 237   CopyRegMap.insert(std::make_pair(prior(Pos), VirtReg));
 238   if (Coalesced) {
 239     if (&*InsertPos == UseMI) ++InsertPos;
 240     MBB->erase(UseMI);
 241   }
 242 }
 243
 244 /// EmitLiveInCopies - If this is the first basic block in the function,
 245 /// and if it has live ins that need to be copied into vregs, emit the
 246 /// copies into the block.
 247 static void EmitLiveInCopies(MachineBasicBlock *EntryMBB,
 248                              const MachineRegisterInfo &MRI,
 249                              const TargetRegisterInfo &TRI,
 250                              const TargetInstrInfo &TII) {
 251   if (SchedLiveInCopies) {
 252     // Emit the copies at a heuristically-determined location in the block.
 253     DenseMap<MachineInstr*, unsigned> CopyRegMap;
 254     MachineBasicBlock::iterator InsertPos = EntryMBB->begin();
 255     for (MachineRegisterInfo::livein_iterator LI = MRI.livein_begin(),
 256            E = MRI.livein_end(); LI != E; ++LI)
 257       if (LI->second) {
 258         const TargetRegisterClass *RC = MRI.getRegClass(LI->second);
 259         EmitLiveInCopy(EntryMBB, InsertPos, LI->second, LI->first,
 260                        RC, CopyRegMap, MRI, TRI, TII);
 261       }
 262   } else {
 263     // Emit the copies into the top of the block.
 264     for (MachineRegisterInfo::livein_iterator LI = MRI.livein_begin(),
 265            E = MRI.livein_end(); LI != E; ++LI)
 266       if (LI->second) {
 267         const TargetRegisterClass *RC = MRI.getRegClass(LI->second);
 268         bool Emitted = TII.copyRegToReg(*EntryMBB, EntryMBB->begin(),
 269                                         LI->second, LI->first, RC, RC);
 270         assert(Emitted && "Unable to issue a live-in copy instruction!\n");
 271         (void) Emitted;
 272       }
 273   }
 274 }
 275
 276 //===----------------------------------------------------------------------===//
 277 // SelectionDAGISel code
 278 //===----------------------------------------------------------------------===//
 279
 280 SelectionDAGISel::SelectionDAGISel(TargetMachine &tm, CodeGenOpt::Level OL) :
 281   MachineFunctionPass(&ID), TM(tm), TLI(*tm.getTargetLowering()),
 282   FuncInfo(new FunctionLoweringInfo(TLI)),
 283   CurDAG(new SelectionDAG(TLI, *FuncInfo)),
 284   SDB(new SelectionDAGBuilder(*CurDAG, TLI, *FuncInfo, OL)),
 285   GFI(),
 286   OptLevel(OL),
 287   DAGSize(0)
 288 {}
 289
 290 SelectionDAGISel::~SelectionDAGISel() {
 291   delete SDB;
 292   delete CurDAG;
 293   delete FuncInfo;
 294 }
 295
 296 unsigned SelectionDAGISel::MakeReg(EVT VT) {
 297   return RegInfo->createVirtualRegister(TLI.getRegClassFor(VT));
 298 }
 299
 300 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
 301   AU.addRequired<AliasAnalysis>();
 302   AU.addPreserved<AliasAnalysis>();
 303   AU.addRequired<GCModuleInfo>();
 304   AU.addPreserved<GCModuleInfo>();
 305   AU.addRequired<DwarfWriter>();
 306   AU.addPreserved<DwarfWriter>();
 307   MachineFunctionPass::getAnalysisUsage(AU);
 308 }
 309
 310 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
 311   Function &Fn = *mf.getFunction();
 312
 313   // Do some sanity-checking on the command-line options.
 314   assert((!EnableFastISelVerbose || EnableFastISel) &&
 315          "-fast-isel-verbose requires -fast-isel");
 316   assert((!EnableFastISelAbort || EnableFastISel) &&
 317          "-fast-isel-abort requires -fast-isel");
 318
 319   // Get alias analysis for load/store combining.
 320   AA = &getAnalysis<AliasAnalysis>();
 321
 322   MF = &mf;
 323   const TargetInstrInfo &TII = *TM.getInstrInfo();
 324   const TargetRegisterInfo &TRI = *TM.getRegisterInfo();
 325
 326   if (Fn.hasGC())
 327     GFI = &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn);
 328   else
 329     GFI = 0;
 330   RegInfo = &MF->getRegInfo();
 331   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
 332
 333   MachineModuleInfo *MMI = getAnalysisIfAvailable<MachineModuleInfo>();
 334   DwarfWriter *DW = getAnalysisIfAvailable<DwarfWriter>();
 335   CurDAG->init(*MF, MMI, DW);
 336   FuncInfo->set(Fn, *MF, EnableFastISel);
 337   SDB->init(GFI, *AA);
 338
 339   for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I)
 340     if (InvokeInst *Invoke = dyn_cast<InvokeInst>(I->getTerminator()))
 341       // Mark landing pad.
 342       FuncInfo->MBBMap[Invoke->getSuccessor(1)]->setIsLandingPad();
 343
 344   SelectAllBasicBlocks(Fn, *MF, MMI, DW, TII);
 345
 346   // If the first basic block in the function has live ins that need to be
 347   // copied into vregs, emit the copies into the top of the block before
 348   // emitting the code for the block.
 349   EmitLiveInCopies(MF->begin(), *RegInfo, TRI, TII);
 350
 351   // Add function live-ins to entry block live-in set.
 352   for (MachineRegisterInfo::livein_iterator I = RegInfo->livein_begin(),
 353          E = RegInfo->livein_end(); I != E; ++I)
 354     MF->begin()->addLiveIn(I->first);
 355
 356 #ifndef NDEBUG
 357   assert(FuncInfo->CatchInfoFound.size() == FuncInfo->CatchInfoLost.size() &&
 358          "Not all catch info was assigned to a landing pad!");
 359 #endif
 360
 361   FuncInfo->clear();
 362
 363   return true;
 364 }
 365
 366 /// SetDebugLoc - Update MF's and SDB's DebugLocs if debug information is
 367 /// attached with this instruction.
 368 static void SetDebugLoc(unsigned MDDbgKind, Instruction *I,
 369                         SelectionDAGBuilder *SDB,
 370                         FastISel *FastIS, MachineFunction *MF) {
 371   if (isa<DbgInfoIntrinsic>(I)) return;
 372
 373   if (MDNode *Dbg = I->getMetadata(MDDbgKind)) {
 374     DILocation DILoc(Dbg);
 375     DebugLoc Loc = ExtractDebugLocation(DILoc, MF->getDebugLocInfo());
 376
 377     SDB->setCurDebugLoc(Loc);
 378
 379     if (FastIS)
 380       FastIS->setCurDebugLoc(Loc);
 381
 382     // If the function doesn't have a default debug location yet, set
 383     // it. This is kind of a hack.
 384     if (MF->getDefaultDebugLoc().isUnknown())
 385       MF->setDefaultDebugLoc(Loc);
 386   }
 387 }
 388
 389 /// ResetDebugLoc - Set MF's and SDB's DebugLocs to Unknown.
 390 static void ResetDebugLoc(SelectionDAGBuilder *SDB, FastISel *FastIS) {
 391   SDB->setCurDebugLoc(DebugLoc::getUnknownLoc());
 392   if (FastIS)
 393     FastIS->setCurDebugLoc(DebugLoc::getUnknownLoc());
 394 }
 395
 396 void SelectionDAGISel::SelectBasicBlock(BasicBlock *LLVMBB,
 397                                         BasicBlock::iterator Begin,
 398                                         BasicBlock::iterator End,
 399                                         bool &HadTailCall) {
 400   SDB->setCurrentBasicBlock(BB);
 401   unsigned MDDbgKind = LLVMBB->getContext().getMDKindID("dbg");
 402
 403   // Lower all of the non-terminator instructions. If a call is emitted
 404   // as a tail call, cease emitting nodes for this block.
 405   for (BasicBlock::iterator I = Begin; I != End && !SDB->HasTailCall; ++I) {
 406     SetDebugLoc(MDDbgKind, I, SDB, 0, MF);
 407
 408     if (!isa<TerminatorInst>(I)) {
 409       SDB->visit(*I);
 410
 411       // Set the current debug location back to "unknown" so that it doesn't
 412       // spuriously apply to subsequent instructions.
 413       ResetDebugLoc(SDB, 0);
 414     }
 415   }
 416
 417   if (!SDB->HasTailCall) {
 418     // Ensure that all instructions which are used outside of their defining
 419     // blocks are available as virtual registers.  Invoke is handled elsewhere.
 420     for (BasicBlock::iterator I = Begin; I != End; ++I)
 421       if (!isa<PHINode>(I) && !isa<InvokeInst>(I))
 422         SDB->CopyToExportRegsIfNeeded(I);
 423
 424     // Handle PHI nodes in successor blocks.
 425     if (End == LLVMBB->end()) {
 426       HandlePHINodesInSuccessorBlocks(LLVMBB);
 427
 428       // Lower the terminator after the copies are emitted.
 429       SetDebugLoc(MDDbgKind, LLVMBB->getTerminator(), SDB, 0, MF);
 430       SDB->visit(*LLVMBB->getTerminator());
 431       ResetDebugLoc(SDB, 0);
 432     }
 433   }
 434
 435   // Make sure the root of the DAG is up-to-date.
 436   CurDAG->setRoot(SDB->getControlRoot());
 437
 438   // Final step, emit the lowered DAG as machine code.
 439   CodeGenAndEmitDAG();
 440   HadTailCall = SDB->HasTailCall;
 441   SDB->clear();
 442 }
 443
 444 namespace {
 445 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 446 /// nodes from the worklist.
 447 class SDOPsWorkListRemover : public SelectionDAG::DAGUpdateListener {
 448   SmallVector<SDNode*, 128> &Worklist;
 449 public:
 450   SDOPsWorkListRemover(SmallVector<SDNode*, 128> &wl) : Worklist(wl) {}
 451
 452   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 453     Worklist.erase(std::remove(Worklist.begin(), Worklist.end(), N),
 454                    Worklist.end());
 455   }
 456
 457   virtual void NodeUpdated(SDNode *N) {
 458     // Ignore updates.
 459   }
 460 };
 461 }
 462
 463 /// TrivialTruncElim - Eliminate some trivial nops that can result from
 464 /// ShrinkDemandedOps: (trunc (ext n)) -> n.
 465 static bool TrivialTruncElim(SDValue Op,
 466                              TargetLowering::TargetLoweringOpt &TLO) {
 467   SDValue N0 = Op.getOperand(0);
 468   EVT VT = Op.getValueType();
 469   if ((N0.getOpcode() == ISD::ZERO_EXTEND ||
 470        N0.getOpcode() == ISD::SIGN_EXTEND ||
 471        N0.getOpcode() == ISD::ANY_EXTEND) &&
 472       N0.getOperand(0).getValueType() == VT) {
 473     return TLO.CombineTo(Op, N0.getOperand(0));
 474   }
 475   return false;
 476 }
 477
 478 /// ShrinkDemandedOps - A late transformation pass that shrink expressions
 479 /// using TargetLowering::TargetLoweringOpt::ShrinkDemandedOp. It converts
 480 /// x+y to (VT)((SmallVT)x+(SmallVT)y) if the casts are free.
 481 void SelectionDAGISel::ShrinkDemandedOps() {
 482   SmallVector<SDNode*, 128> Worklist;
 483
 484   // Add all the dag nodes to the worklist.
 485   Worklist.reserve(CurDAG->allnodes_size());
 486   for (SelectionDAG::allnodes_iterator I = CurDAG->allnodes_begin(),
 487        E = CurDAG->allnodes_end(); I != E; ++I)
 488     Worklist.push_back(I);
 489
 490   APInt Mask;
 491   APInt KnownZero;
 492   APInt KnownOne;
 493
 494   TargetLowering::TargetLoweringOpt TLO(*CurDAG, true);
 495   while (!Worklist.empty()) {
 496     SDNode *N = Worklist.pop_back_val();
 497
 498     if (N->use_empty() && N != CurDAG->getRoot().getNode()) {
 499       CurDAG->DeleteNode(N);
 500       continue;
 501     }
 502
 503     // Run ShrinkDemandedOp on scalar binary operations.
 504     if (N->getNumValues() == 1 &&
 505         N->getValueType(0).isSimple() && N->getValueType(0).isInteger()) {
 506       unsigned BitWidth = N->getValueType(0).getScalarType().getSizeInBits();
 507       APInt Demanded = APInt::getAllOnesValue(BitWidth);
 508       APInt KnownZero, KnownOne;
 509       if (TLI.SimplifyDemandedBits(SDValue(N, 0), Demanded,
 510                                    KnownZero, KnownOne, TLO) ||
 511           (N->getOpcode() == ISD::TRUNCATE &&
 512            TrivialTruncElim(SDValue(N, 0), TLO))) {
 513         // Revisit the node.
 514         Worklist.erase(std::remove(Worklist.begin(), Worklist.end(), N),
 515                        Worklist.end());
 516         Worklist.push_back(N);
 517
 518         // Replace the old value with the new one.
 519         DEBUG(errs() << "\nReplacing ";
 520               TLO.Old.getNode()->dump(CurDAG);
 521               errs() << "\nWith: ";
 522               TLO.New.getNode()->dump(CurDAG);
 523               errs() << '\n');
 524
 525         Worklist.push_back(TLO.New.getNode());
 526
 527         SDOPsWorkListRemover DeadNodes(Worklist);
 528         CurDAG->ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &DeadNodes);
 529
 530         if (TLO.Old.getNode()->use_empty()) {
 531           for (unsigned i = 0, e = TLO.Old.getNode()->getNumOperands();
 532                i != e; ++i) {
 533             SDNode *OpNode = TLO.Old.getNode()->getOperand(i).getNode();
 534             if (OpNode->hasOneUse()) {
 535               Worklist.erase(std::remove(Worklist.begin(), Worklist.end(),
 536                                          OpNode), Worklist.end());
 537               Worklist.push_back(OpNode);
 538             }
 539           }
 540
 541           Worklist.erase(std::remove(Worklist.begin(), Worklist.end(),
 542                                      TLO.Old.getNode()), Worklist.end());
 543           CurDAG->DeleteNode(TLO.Old.getNode());
 544         }
 545       }
 546     }
 547   }
 548 }
 549
 550 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
 551   SmallPtrSet<SDNode*, 128> VisitedNodes;
 552   SmallVector<SDNode*, 128> Worklist;
 553
 554   Worklist.push_back(CurDAG->getRoot().getNode());
 555
 556   APInt Mask;
 557   APInt KnownZero;
 558   APInt KnownOne;
 559
 560   do {
 561     SDNode *N = Worklist.pop_back_val();
 562
 563     // If we've already seen this node, ignore it.
 564     if (!VisitedNodes.insert(N))
 565       continue;
 566
 567     // Otherwise, add all chain operands to the worklist.
 568     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 569       if (N->getOperand(i).getValueType() == MVT::Other)
 570         Worklist.push_back(N->getOperand(i).getNode());
 571
 572     // If this is a CopyToReg with a vreg dest, process it.
 573     if (N->getOpcode() != ISD::CopyToReg)
 574       continue;
 575
 576     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
 577     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 578       continue;
 579
 580     // Ignore non-scalar or non-integer values.
 581     SDValue Src = N->getOperand(2);
 582     EVT SrcVT = Src.getValueType();
 583     if (!SrcVT.isInteger() || SrcVT.isVector())
 584       continue;
 585
 586     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
 587     Mask = APInt::getAllOnesValue(SrcVT.getSizeInBits());
 588     CurDAG->ComputeMaskedBits(Src, Mask, KnownZero, KnownOne);
 589
 590     // Only install this information if it tells us something.
 591     if (NumSignBits != 1 || KnownZero != 0 || KnownOne != 0) {
 592       DestReg -= TargetRegisterInfo::FirstVirtualRegister;
 593       if (DestReg >= FuncInfo->LiveOutRegInfo.size())
 594         FuncInfo->LiveOutRegInfo.resize(DestReg+1);
 595       FunctionLoweringInfo::LiveOutInfo &LOI =
 596         FuncInfo->LiveOutRegInfo[DestReg];
 597       LOI.NumSignBits = NumSignBits;
 598       LOI.KnownOne = KnownOne;
 599       LOI.KnownZero = KnownZero;
 600     }
 601   } while (!Worklist.empty());
 602 }
 603
 604 void SelectionDAGISel::CodeGenAndEmitDAG() {
 605   std::string GroupName;
 606   if (TimePassesIsEnabled)
 607     GroupName = "Instruction Selection and Scheduling";
 608   std::string BlockName;
 609   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
 610       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
 611       ViewSUnitDAGs)
 612     BlockName = MF->getFunction()->getNameStr() + ":" +
 613                 BB->getBasicBlock()->getNameStr();
 614
 615   DEBUG(dbgs() << "Initial selection DAG:\n");
 616   DEBUG(CurDAG->dump());
 617
 618   if (ViewDAGCombine1) CurDAG->viewGraph("dag-combine1 input for " + BlockName);
 619
 620   // Run the DAG combiner in pre-legalize mode.
 621   if (TimePassesIsEnabled) {
 622     NamedRegionTimer T("DAG Combining 1", GroupName);
 623     CurDAG->Combine(Unrestricted, *AA, OptLevel);
 624   } else {
 625     CurDAG->Combine(Unrestricted, *AA, OptLevel);
 626   }
 627
 628   DEBUG(dbgs() << "Optimized lowered selection DAG:\n");
 629   DEBUG(CurDAG->dump());
 630
 631   // Second step, hack on the DAG until it only uses operations and types that
 632   // the target supports.
 633   if (ViewLegalizeTypesDAGs) CurDAG->viewGraph("legalize-types input for " +
 634                                                BlockName);
 635
 636   bool Changed;
 637   if (TimePassesIsEnabled) {
 638     NamedRegionTimer T("Type Legalization", GroupName);
 639     Changed = CurDAG->LegalizeTypes();
 640   } else {
 641     Changed = CurDAG->LegalizeTypes();
 642   }
 643
 644   DEBUG(dbgs() << "Type-legalized selection DAG:\n");
 645   DEBUG(CurDAG->dump());
 646
 647   if (Changed) {
 648     if (ViewDAGCombineLT)
 649       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
 650
 651     // Run the DAG combiner in post-type-legalize mode.
 652     if (TimePassesIsEnabled) {
 653       NamedRegionTimer T("DAG Combining after legalize types", GroupName);
 654       CurDAG->Combine(NoIllegalTypes, *AA, OptLevel);
 655     } else {
 656       CurDAG->Combine(NoIllegalTypes, *AA, OptLevel);
 657     }
 658
 659     DEBUG(dbgs() << "Optimized type-legalized selection DAG:\n");
 660     DEBUG(CurDAG->dump());
 661   }
 662
 663   if (TimePassesIsEnabled) {
 664     NamedRegionTimer T("Vector Legalization", GroupName);
 665     Changed = CurDAG->LegalizeVectors();
 666   } else {
 667     Changed = CurDAG->LegalizeVectors();
 668   }
 669
 670   if (Changed) {
 671     if (TimePassesIsEnabled) {
 672       NamedRegionTimer T("Type Legalization 2", GroupName);
 673       CurDAG->LegalizeTypes();
 674     } else {
 675       CurDAG->LegalizeTypes();
 676     }
 677
 678     if (ViewDAGCombineLT)
 679       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
 680
 681     // Run the DAG combiner in post-type-legalize mode.
 682     if (TimePassesIsEnabled) {
 683       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName);
 684       CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 685     } else {
 686       CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 687     }
 688
 689     DEBUG(dbgs() << "Optimized vector-legalized selection DAG:\n");
 690     DEBUG(CurDAG->dump());
 691   }
 692
 693   if (ViewLegalizeDAGs) CurDAG->viewGraph("legalize input for " + BlockName);
 694
 695   if (TimePassesIsEnabled) {
 696     NamedRegionTimer T("DAG Legalization", GroupName);
 697     CurDAG->Legalize(OptLevel);
 698   } else {
 699     CurDAG->Legalize(OptLevel);
 700   }
 701
 702   DEBUG(dbgs() << "Legalized selection DAG:\n");
 703   DEBUG(CurDAG->dump());
 704
 705   if (ViewDAGCombine2) CurDAG->viewGraph("dag-combine2 input for " + BlockName);
 706
 707   // Run the DAG combiner in post-legalize mode.
 708   if (TimePassesIsEnabled) {
 709     NamedRegionTimer T("DAG Combining 2", GroupName);
 710     CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 711   } else {
 712     CurDAG->Combine(NoIllegalOperations, *AA, OptLevel);
 713   }
 714
 715   DEBUG(dbgs() << "Optimized legalized selection DAG:\n");
 716   DEBUG(CurDAG->dump());
 717
 718   if (OptLevel != CodeGenOpt::None) {
 719     ShrinkDemandedOps();
 720     ComputeLiveOutVRegInfo();
 721   }
 722
 723   if (ViewISelDAGs) CurDAG->viewGraph("isel input for " + BlockName);
 724
 725   // Third, instruction select all of the operations to machine code, adding the
 726   // code to the MachineBasicBlock.
 727   if (TimePassesIsEnabled) {
 728     NamedRegionTimer T("Instruction Selection", GroupName);
 729     DoInstructionSelection();
 730   } else {
 731     DoInstructionSelection();
 732   }
 733
 734   DEBUG(dbgs() << "Selected selection DAG:\n");
 735   DEBUG(CurDAG->dump());
 736
 737   if (ViewSchedDAGs) CurDAG->viewGraph("scheduler input for " + BlockName);
 738
 739   // Schedule machine code.
 740   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
 741   if (TimePassesIsEnabled) {
 742     NamedRegionTimer T("Instruction Scheduling", GroupName);
 743     Scheduler->Run(CurDAG, BB, BB->end());
 744   } else {
 745     Scheduler->Run(CurDAG, BB, BB->end());
 746   }
 747
 748   if (ViewSUnitDAGs) Scheduler->viewGraph();
 749
 750   // Emit machine code to BB.  This can change 'BB' to the last block being
 751   // inserted into.
 752   if (TimePassesIsEnabled) {
 753     NamedRegionTimer T("Instruction Creation", GroupName);
 754     BB = Scheduler->EmitSchedule(&SDB->EdgeMapping);
 755   } else {
 756     BB = Scheduler->EmitSchedule(&SDB->EdgeMapping);
 757   }
 758
 759   // Free the scheduler state.
 760   if (TimePassesIsEnabled) {
 761     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName);
 762     delete Scheduler;
 763   } else {
 764     delete Scheduler;
 765   }
 766
 767   DEBUG(dbgs() << "Selected machine code:\n");
 768   DEBUG(BB->dump());
 769 }
 770
 771 void SelectionDAGISel::DoInstructionSelection() {
 772   DEBUG(errs() << "===== Instruction selection begins:\n");
 773
 774   PreprocessISelDAG();
 775
 776   // Select target instructions for the DAG.
 777   {
 778     // Number all nodes with a topological order and set DAGSize.
 779     DAGSize = CurDAG->AssignTopologicalOrder();
 780
 781     // Create a dummy node (which is not added to allnodes), that adds
 782     // a reference to the root node, preventing it from being deleted,
 783     // and tracking any changes of the root.
 784     HandleSDNode Dummy(CurDAG->getRoot());
 785     ISelPosition = SelectionDAG::allnodes_iterator(CurDAG->getRoot().getNode());
 786     ++ISelPosition;
 787
 788     // The AllNodes list is now topological-sorted. Visit the
 789     // nodes by starting at the end of the list (the root of the
 790     // graph) and preceding back toward the beginning (the entry
 791     // node).
 792     while (ISelPosition != CurDAG->allnodes_begin()) {
 793       SDNode *Node = --ISelPosition;
 794       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
 795       // but there are currently some corner cases that it misses. Also, this
 796       // makes it theoretically possible to disable the DAGCombiner.
 797       if (Node->use_empty())
 798         continue;
 799
 800       SDNode *ResNode = Select(Node);
 801
 802       // FIXME: This is pretty gross.  'Select' should be changed to not return
 803       // anything at all and this code should be nuked with a tactical strike.
 804
 805       // If node should not be replaced, continue with the next one.
 806       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
 807         continue;
 808       // Replace node.
 809       if (ResNode)
 810         ReplaceUses(Node, ResNode);
 811
 812       // If after the replacement this node is not used any more,
 813       // remove this dead node.
 814       if (Node->use_empty()) { // Don't delete EntryToken, etc.
 815         ISelUpdater ISU(ISelPosition);
 816         CurDAG->RemoveDeadNode(Node, &ISU);
 817       }
 818     }
 819
 820     CurDAG->setRoot(Dummy.getValue());
 821   }
 822   DEBUG(errs() << "===== Instruction selection ends:\n");
 823
 824   PostprocessISelDAG();
 825
 826   // FIXME: This shouldn't be needed, remove it.
 827   CurDAG->RemoveDeadNodes();
 828 }
 829
 830
 831 void SelectionDAGISel::SelectAllBasicBlocks(Function &Fn,
 832                                             MachineFunction &MF,
 833                                             MachineModuleInfo *MMI,
 834                                             DwarfWriter *DW,
 835                                             const TargetInstrInfo &TII) {
 836   // Initialize the Fast-ISel state, if needed.
 837   FastISel *FastIS = 0;
 838   if (EnableFastISel)
 839     FastIS = TLI.createFastISel(MF, MMI, DW,
 840                                 FuncInfo->ValueMap,
 841                                 FuncInfo->MBBMap,
 842                                 FuncInfo->StaticAllocaMap
 843 #ifndef NDEBUG
 844                                 , FuncInfo->CatchInfoLost
 845 #endif
 846                                 );
 847
 848   unsigned MDDbgKind = Fn.getContext().getMDKindID("dbg");
 849
 850   // Iterate over all basic blocks in the function.
 851   for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I) {
 852     BasicBlock *LLVMBB = &*I;
 853     BB = FuncInfo->MBBMap[LLVMBB];
 854
 855     BasicBlock::iterator const Begin = LLVMBB->begin();
 856     BasicBlock::iterator const End = LLVMBB->end();
 857     BasicBlock::iterator BI = Begin;
 858
 859     // Lower any arguments needed in this block if this is the entry block.
 860     bool SuppressFastISel = false;
 861     if (LLVMBB == &Fn.getEntryBlock()) {
 862       LowerArguments(LLVMBB);
 863
 864       // If any of the arguments has the byval attribute, forgo
 865       // fast-isel in the entry block.
 866       if (FastIS) {
 867         unsigned j = 1;
 868         for (Function::arg_iterator I = Fn.arg_begin(), E = Fn.arg_end();
 869              I != E; ++I, ++j)
 870           if (Fn.paramHasAttr(j, Attribute::ByVal)) {
 871             if (EnableFastISelVerbose || EnableFastISelAbort)
 872               dbgs() << "FastISel skips entry block due to byval argument\n";
 873             SuppressFastISel = true;
 874             break;
 875           }
 876       }
 877     }
 878
 879     if (MMI && BB->isLandingPad()) {
 880       // Add a label to mark the beginning of the landing pad.  Deletion of the
 881       // landing pad can thus be detected via the MachineModuleInfo.
 882       MCSymbol *Label = MMI->addLandingPad(BB);
 883
 884       const TargetInstrDesc &II = TII.get(TargetOpcode::EH_LABEL);
 885       BuildMI(BB, SDB->getCurDebugLoc(), II).addSym(Label);
 886
 887       // Mark exception register as live in.
 888       unsigned Reg = TLI.getExceptionAddressRegister();
 889       if (Reg) BB->addLiveIn(Reg);
 890
 891       // Mark exception selector register as live in.
 892       Reg = TLI.getExceptionSelectorRegister();
 893       if (Reg) BB->addLiveIn(Reg);
 894
 895       // FIXME: Hack around an exception handling flaw (PR1508): the personality
 896       // function and list of typeids logically belong to the invoke (or, if you
 897       // like, the basic block containing the invoke), and need to be associated
 898       // with it in the dwarf exception handling tables.  Currently however the
 899       // information is provided by an intrinsic (eh.selector) that can be moved
 900       // to unexpected places by the optimizers: if the unwind edge is critical,
 901       // then breaking it can result in the intrinsics being in the successor of
 902       // the landing pad, not the landing pad itself.  This results
 903       // in exceptions not being caught because no typeids are associated with
 904       // the invoke.  This may not be the only way things can go wrong, but it
 905       // is the only way we try to work around for the moment.
 906       BranchInst *Br = dyn_cast<BranchInst>(LLVMBB->getTerminator());
 907
 908       if (Br && Br->isUnconditional()) { // Critical edge?
 909         BasicBlock::iterator I, E;
 910         for (I = LLVMBB->begin(), E = --LLVMBB->end(); I != E; ++I)
 911           if (isa<EHSelectorInst>(I))
 912             break;
 913
 914         if (I == E)
 915           // No catch info found - try to extract some from the successor.
 916           CopyCatchInfo(Br->getSuccessor(0), LLVMBB, MMI, *FuncInfo);
 917       }
 918     }
 919
 920     // Before doing SelectionDAG ISel, see if FastISel has been requested.
 921     if (FastIS && !SuppressFastISel) {
 922       // Emit code for any incoming arguments. This must happen before
 923       // beginning FastISel on the entry block.
 924       if (LLVMBB == &Fn.getEntryBlock()) {
 925         CurDAG->setRoot(SDB->getControlRoot());
 926         CodeGenAndEmitDAG();
 927         SDB->clear();
 928       }
 929       FastIS->startNewBlock(BB);
 930       // Do FastISel on as many instructions as possible.
 931       for (; BI != End; ++BI) {
 932         // Just before the terminator instruction, insert instructions to
 933         // feed PHI nodes in successor blocks.
 934         if (isa<TerminatorInst>(BI))
 935           if (!HandlePHINodesInSuccessorBlocksFast(LLVMBB, FastIS)) {
 936             ++NumFastIselFailures;
 937             ResetDebugLoc(SDB, FastIS);
 938             if (EnableFastISelVerbose || EnableFastISelAbort) {
 939               dbgs() << "FastISel miss: ";
 940               BI->dump();
 941             }
 942             assert(!EnableFastISelAbort &&
 943                    "FastISel didn't handle a PHI in a successor");
 944             break;
 945           }
 946
 947         SetDebugLoc(MDDbgKind, BI, SDB, FastIS, &MF);
 948
 949         // Try to select the instruction with FastISel.
 950         if (FastIS->SelectInstruction(BI)) {
 951           ResetDebugLoc(SDB, FastIS);
 952           continue;
 953         }
 954
 955         // Clear out the debug location so that it doesn't carry over to
 956         // unrelated instructions.
 957         ResetDebugLoc(SDB, FastIS);
 958
 959         // Then handle certain instructions as single-LLVM-Instruction blocks.
 960         if (isa<CallInst>(BI)) {
 961           ++NumFastIselFailures;
 962           if (EnableFastISelVerbose || EnableFastISelAbort) {
 963             dbgs() << "FastISel missed call: ";
 964             BI->dump();
 965           }
 966
 967           if (!BI->getType()->isVoidTy()) {
 968             unsigned &R = FuncInfo->ValueMap[BI];
 969             if (!R)
 970               R = FuncInfo->CreateRegForValue(BI);
 971           }
 972
 973           bool HadTailCall = false;
 974           SelectBasicBlock(LLVMBB, BI, llvm::next(BI), HadTailCall);
 975
 976           // If the call was emitted as a tail call, we're done with the block.
 977           if (HadTailCall) {
 978             BI = End;
 979             break;
 980           }
 981
 982           // If the instruction was codegen'd with multiple blocks,
 983           // inform the FastISel object where to resume inserting.
 984           FastIS->setCurrentBlock(BB);
 985           continue;
 986         }
 987
 988         // Otherwise, give up on FastISel for the rest of the block.
 989         // For now, be a little lenient about non-branch terminators.
 990         if (!isa<TerminatorInst>(BI) || isa<BranchInst>(BI)) {
 991           ++NumFastIselFailures;
 992           if (EnableFastISelVerbose || EnableFastISelAbort) {
 993             dbgs() << "FastISel miss: ";
 994             BI->dump();
 995           }
 996           if (EnableFastISelAbort)
 997             // The "fast" selector couldn't handle something and bailed.
 998             // For the purpose of debugging, just abort.
 999             llvm_unreachable("FastISel didn't select the entire block");
1000         }
1001         break;
1002       }
1003     }
1004
1005     // Run SelectionDAG instruction selection on the remainder of the block
1006     // not handled by FastISel. If FastISel is not run, this is the entire
1007     // block.
1008     if (BI != End) {
1009       bool HadTailCall;
1010       SelectBasicBlock(LLVMBB, BI, End, HadTailCall);
1011     }
1012
1013     FinishBasicBlock();
1014   }
1015
1016   delete FastIS;
1017 }
1018
1019 void
1020 SelectionDAGISel::FinishBasicBlock() {
1021
1022   DEBUG(dbgs() << "Target-post-processed machine code:\n");
1023   DEBUG(BB->dump());
1024
1025   DEBUG(dbgs() << "Total amount of phi nodes to update: "
1026                << SDB->PHINodesToUpdate.size() << "\n");
1027   DEBUG(for (unsigned i = 0, e = SDB->PHINodesToUpdate.size(); i != e; ++i)
1028           dbgs() << "Node " << i << " : ("
1029                  << SDB->PHINodesToUpdate[i].first
1030                  << ", " << SDB->PHINodesToUpdate[i].second << ")\n");
1031
1032   // Next, now that we know what the last MBB the LLVM BB expanded is, update
1033   // PHI nodes in successors.
1034   if (SDB->SwitchCases.empty() &&
1035       SDB->JTCases.empty() &&
1036       SDB->BitTestCases.empty()) {
1037     for (unsigned i = 0, e = SDB->PHINodesToUpdate.size(); i != e; ++i) {
1038       MachineInstr *PHI = SDB->PHINodesToUpdate[i].first;
1039       assert(PHI->isPHI() &&
1040              "This is not a machine PHI node that we are updating!");
1041       if (!BB->isSuccessor(PHI->getParent()))
1042         continue;
1043       PHI->addOperand(MachineOperand::CreateReg(SDB->PHINodesToUpdate[i].second,
1044                                                 false));
1045       PHI->addOperand(MachineOperand::CreateMBB(BB));
1046     }
1047     SDB->PHINodesToUpdate.clear();
1048     return;
1049   }
1050
1051   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
1052     // Lower header first, if it wasn't already lowered
1053     if (!SDB->BitTestCases[i].Emitted) {
1054       // Set the current basic block to the mbb we wish to insert the code into
1055       BB = SDB->BitTestCases[i].Parent;
1056       SDB->setCurrentBasicBlock(BB);
1057       // Emit the code
1058       SDB->visitBitTestHeader(SDB->BitTestCases[i]);
1059       CurDAG->setRoot(SDB->getRoot());
1060       CodeGenAndEmitDAG();
1061       SDB->clear();
1062     }
1063
1064     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
1065       // Set the current basic block to the mbb we wish to insert the code into
1066       BB = SDB->BitTestCases[i].Cases[j].ThisBB;
1067       SDB->setCurrentBasicBlock(BB);
1068       // Emit the code
1069       if (j+1 != ej)
1070         SDB->visitBitTestCase(SDB->BitTestCases[i].Cases[j+1].ThisBB,
1071                               SDB->BitTestCases[i].Reg,
1072                               SDB->BitTestCases[i].Cases[j]);
1073       else
1074         SDB->visitBitTestCase(SDB->BitTestCases[i].Default,
1075                               SDB->BitTestCases[i].Reg,
1076                               SDB->BitTestCases[i].Cases[j]);
1077
1078
1079       CurDAG->setRoot(SDB->getRoot());
1080       CodeGenAndEmitDAG();
1081       SDB->clear();
1082     }
1083
1084     // Update PHI Nodes
1085     for (unsigned pi = 0, pe = SDB->PHINodesToUpdate.size(); pi != pe; ++pi) {
1086       MachineInstr *PHI = SDB->PHINodesToUpdate[pi].first;
1087       MachineBasicBlock *PHIBB = PHI->getParent();
1088       assert(PHI->isPHI() &&
1089              "This is not a machine PHI node that we are updating!");
1090       // This is "default" BB. We have two jumps to it. From "header" BB and
1091       // from last "case" BB.
1092       if (PHIBB == SDB->BitTestCases[i].Default) {
1093         PHI->addOperand(MachineOperand::
1094                         CreateReg(SDB->PHINodesToUpdate[pi].second, false));
1095         PHI->addOperand(MachineOperand::CreateMBB(SDB->BitTestCases[i].Parent));
1096         PHI->addOperand(MachineOperand::
1097                         CreateReg(SDB->PHINodesToUpdate[pi].second, false));
1098         PHI->addOperand(MachineOperand::CreateMBB(SDB->BitTestCases[i].Cases.
1099                                                   back().ThisBB));
1100       }
1101       // One of "cases" BB.
1102       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
1103            j != ej; ++j) {
1104         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1105         if (cBB->isSuccessor(PHIBB)) {
1106           PHI->addOperand(MachineOperand::
1107                           CreateReg(SDB->PHINodesToUpdate[pi].second, false));
1108           PHI->addOperand(MachineOperand::CreateMBB(cBB));
1109         }
1110       }
1111     }
1112   }
1113   SDB->BitTestCases.clear();
1114
1115   // If the JumpTable record is filled in, then we need to emit a jump table.
1116   // Updating the PHI nodes is tricky in this case, since we need to determine
1117   // whether the PHI is a successor of the range check MBB or the jump table MBB
1118   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
1119     // Lower header first, if it wasn't already lowered
1120     if (!SDB->JTCases[i].first.Emitted) {
1121       // Set the current basic block to the mbb we wish to insert the code into
1122       BB = SDB->JTCases[i].first.HeaderBB;
1123       SDB->setCurrentBasicBlock(BB);
1124       // Emit the code
1125       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first);
1126       CurDAG->setRoot(SDB->getRoot());
1127       CodeGenAndEmitDAG();
1128       SDB->clear();
1129     }
1130
1131     // Set the current basic block to the mbb we wish to insert the code into
1132     BB = SDB->JTCases[i].second.MBB;
1133     SDB->setCurrentBasicBlock(BB);
1134     // Emit the code
1135     SDB->visitJumpTable(SDB->JTCases[i].second);
1136     CurDAG->setRoot(SDB->getRoot());
1137     CodeGenAndEmitDAG();
1138     SDB->clear();
1139
1140     // Update PHI Nodes
1141     for (unsigned pi = 0, pe = SDB->PHINodesToUpdate.size(); pi != pe; ++pi) {
1142       MachineInstr *PHI = SDB->PHINodesToUpdate[pi].first;
1143       MachineBasicBlock *PHIBB = PHI->getParent();
1144       assert(PHI->isPHI() &&
1145              "This is not a machine PHI node that we are updating!");
1146       // "default" BB. We can go there only from header BB.
1147       if (PHIBB == SDB->JTCases[i].second.Default) {
1148         PHI->addOperand
1149           (MachineOperand::CreateReg(SDB->PHINodesToUpdate[pi].second, false));
1150         PHI->addOperand
1151           (MachineOperand::CreateMBB(SDB->JTCases[i].first.HeaderBB));
1152       }
1153       // JT BB. Just iterate over successors here
1154       if (BB->isSuccessor(PHIBB)) {
1155         PHI->addOperand
1156           (MachineOperand::CreateReg(SDB->PHINodesToUpdate[pi].second, false));
1157         PHI->addOperand(MachineOperand::CreateMBB(BB));
1158       }
1159     }
1160   }
1161   SDB->JTCases.clear();
1162
1163   // If the switch block involved a branch to one of the actual successors, we
1164   // need to update PHI nodes in that block.
1165   for (unsigned i = 0, e = SDB->PHINodesToUpdate.size(); i != e; ++i) {
1166     MachineInstr *PHI = SDB->PHINodesToUpdate[i].first;
1167     assert(PHI->isPHI() &&
1168            "This is not a machine PHI node that we are updating!");
1169     if (BB->isSuccessor(PHI->getParent())) {
1170       PHI->addOperand(MachineOperand::CreateReg(SDB->PHINodesToUpdate[i].second,
1171                                                 false));
1172       PHI->addOperand(MachineOperand::CreateMBB(BB));
1173     }
1174   }
1175
1176   // If we generated any switch lowering information, build and codegen any
1177   // additional DAGs necessary.
1178   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1179     // Set the current basic block to the mbb we wish to insert the code into
1180     MachineBasicBlock *ThisBB = BB = SDB->SwitchCases[i].ThisBB;
1181     SDB->setCurrentBasicBlock(BB);
1182
1183     // Emit the code
1184     SDB->visitSwitchCase(SDB->SwitchCases[i]);
1185     CurDAG->setRoot(SDB->getRoot());
1186     CodeGenAndEmitDAG();
1187
1188     // Handle any PHI nodes in successors of this chunk, as if we were coming
1189     // from the original BB before switch expansion.  Note that PHI nodes can
1190     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1191     // handle them the right number of times.
1192     while ((BB = SDB->SwitchCases[i].TrueBB)) {  // Handle LHS and RHS.
1193       // If new BB's are created during scheduling, the edges may have been
1194       // updated. That is, the edge from ThisBB to BB may have been split and
1195       // BB's predecessor is now another block.
1196       DenseMap<MachineBasicBlock*, MachineBasicBlock*>::iterator EI =
1197         SDB->EdgeMapping.find(BB);
1198       if (EI != SDB->EdgeMapping.end())
1199         ThisBB = EI->second;
1200
1201       // BB may have been removed from the CFG if a branch was constant folded.
1202       if (ThisBB->isSuccessor(BB)) {
1203         for (MachineBasicBlock::iterator Phi = BB->begin();
1204              Phi != BB->end() && Phi->isPHI();
1205              ++Phi) {
1206           // This value for this PHI node is recorded in PHINodesToUpdate.
1207           for (unsigned pn = 0; ; ++pn) {
1208             assert(pn != SDB->PHINodesToUpdate.size() &&
1209                    "Didn't find PHI entry!");
1210             if (SDB->PHINodesToUpdate[pn].first == Phi) {
1211               Phi->addOperand(MachineOperand::
1212                               CreateReg(SDB->PHINodesToUpdate[pn].second,
1213                                         false));
1214               Phi->addOperand(MachineOperand::CreateMBB(ThisBB));
1215               break;
1216             }
1217           }
1218         }
1219       }
1220
1221       // Don't process RHS if same block as LHS.
1222       if (BB == SDB->SwitchCases[i].FalseBB)
1223         SDB->SwitchCases[i].FalseBB = 0;
1224
1225       // If we haven't handled the RHS, do so now.  Otherwise, we're done.
1226       SDB->SwitchCases[i].TrueBB = SDB->SwitchCases[i].FalseBB;
1227       SDB->SwitchCases[i].FalseBB = 0;
1228     }
1229     assert(SDB->SwitchCases[i].TrueBB == 0 && SDB->SwitchCases[i].FalseBB == 0);
1230     SDB->clear();
1231   }
1232   SDB->SwitchCases.clear();
1233
1234   SDB->PHINodesToUpdate.clear();
1235 }
1236
1237
1238 /// Create the scheduler. If a specific scheduler was specified
1239 /// via the SchedulerRegistry, use it, otherwise select the
1240 /// one preferred by the target.
1241 ///
1242 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1243   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1244
1245   if (!Ctor) {
1246     Ctor = ISHeuristic;
1247     RegisterScheduler::setDefault(Ctor);
1248   }
1249
1250   return Ctor(this, OptLevel);
1251 }
1252
1253 ScheduleHazardRecognizer *SelectionDAGISel::CreateTargetHazardRecognizer() {
1254   return new ScheduleHazardRecognizer();
1255 }
1256
1257 //===----------------------------------------------------------------------===//
1258 // Helper functions used by the generated instruction selector.
1259 //===----------------------------------------------------------------------===//
1260 // Calls to these methods are generated by tblgen.
1261
1262 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1263 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1264 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1265 /// specified in the .td file (e.g. 255).
1266 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1267                                     int64_t DesiredMaskS) const {
1268   const APInt &ActualMask = RHS->getAPIntValue();
1269   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1270
1271   // If the actual mask exactly matches, success!
1272   if (ActualMask == DesiredMask)
1273     return true;
1274
1275   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1276   if (ActualMask.intersects(~DesiredMask))
1277     return false;
1278
1279   // Otherwise, the DAG Combiner may have proven that the value coming in is
1280   // either already zero or is not demanded.  Check for known zero input bits.
1281   APInt NeededMask = DesiredMask & ~ActualMask;
1282   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1283     return true;
1284
1285   // TODO: check to see if missing bits are just not demanded.
1286
1287   // Otherwise, this pattern doesn't match.
1288   return false;
1289 }
1290
1291 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1292 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1293 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1294 /// specified in the .td file (e.g. 255).
1295 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1296                                    int64_t DesiredMaskS) const {
1297   const APInt &ActualMask = RHS->getAPIntValue();
1298   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1299
1300   // If the actual mask exactly matches, success!
1301   if (ActualMask == DesiredMask)
1302     return true;
1303
1304   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1305   if (ActualMask.intersects(~DesiredMask))
1306     return false;
1307
1308   // Otherwise, the DAG Combiner may have proven that the value coming in is
1309   // either already zero or is not demanded.  Check for known zero input bits.
1310   APInt NeededMask = DesiredMask & ~ActualMask;
1311
1312   APInt KnownZero, KnownOne;
1313   CurDAG->ComputeMaskedBits(LHS, NeededMask, KnownZero, KnownOne);
1314
1315   // If all the missing bits in the or are already known to be set, match!
1316   if ((NeededMask & KnownOne) == NeededMask)
1317     return true;
1318
1319   // TODO: check to see if missing bits are just not demanded.
1320
1321   // Otherwise, this pattern doesn't match.
1322   return false;
1323 }
1324
1325
1326 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1327 /// by tblgen.  Others should not call it.
1328 void SelectionDAGISel::
1329 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops) {
1330   std::vector<SDValue> InOps;
1331   std::swap(InOps, Ops);
1332
1333   Ops.push_back(InOps[0]);  // input chain.
1334   Ops.push_back(InOps[1]);  // input asm string.
1335
1336   unsigned i = 2, e = InOps.size();
1337   if (InOps[e-1].getValueType() == MVT::Flag)
1338     --e;  // Don't process a flag operand if it is here.
1339
1340   while (i != e) {
1341     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1342     if ((Flags & 7) != 4 /*MEM*/) {
1343       // Just skip over this operand, copying the operands verbatim.
1344       Ops.insert(Ops.end(), InOps.begin()+i,
1345                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1346       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1347     } else {
1348       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1349              "Memory operand with multiple values?");
1350       // Otherwise, this is a memory operand.  Ask the target to select it.
1351       std::vector<SDValue> SelOps;
1352       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps)) {
1353         llvm_report_error("Could not match memory address.  Inline asm"
1354                           " failure!");
1355       }
1356
1357       // Add this to the output node.
1358       Ops.push_back(CurDAG->getTargetConstant(4/*MEM*/ | (SelOps.size()<< 3),
1359                                               MVT::i32));
1360       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1361       i += 2;
1362     }
1363   }
1364
1365   // Add the flag input back if present.
1366   if (e != InOps.size())
1367     Ops.push_back(InOps.back());
1368 }
1369
1370 /// findFlagUse - Return use of EVT::Flag value produced by the specified
1371 /// SDNode.
1372 ///
1373 static SDNode *findFlagUse(SDNode *N) {
1374   unsigned FlagResNo = N->getNumValues()-1;
1375   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1376     SDUse &Use = I.getUse();
1377     if (Use.getResNo() == FlagResNo)
1378       return Use.getUser();
1379   }
1380   return NULL;
1381 }
1382
1383 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1384 /// This function recursively traverses up the operand chain, ignoring
1385 /// certain nodes.
1386 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1387                           SDNode *Root, SmallPtrSet<SDNode*, 16> &Visited,
1388                           bool IgnoreChains) {
1389   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1390   // greater than all of its (recursive) operands.  If we scan to a point where
1391   // 'use' is smaller than the node we're scanning for, then we know we will
1392   // never find it.
1393   //
1394   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1395   // happen because we scan down to newly selected nodes in the case of flag
1396   // uses.
1397   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1398     return false;
1399
1400   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1401   // won't fail if we scan it again.
1402   if (!Visited.insert(Use))
1403     return false;
1404
1405   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1406     // Ignore chain uses, they are validated by HandleMergeInputChains.
1407     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1408       continue;
1409
1410     SDNode *N = Use->getOperand(i).getNode();
1411     if (N == Def) {
1412       if (Use == ImmedUse || Use == Root)
1413         continue;  // We are not looking for immediate use.
1414       assert(N != Root);
1415       return true;
1416     }
1417
1418     // Traverse up the operand chain.
1419     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1420       return true;
1421   }
1422   return false;
1423 }
1424
1425 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1426 /// operand node N of U during instruction selection that starts at Root.
1427 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1428                                           SDNode *Root) const {
1429   if (OptLevel == CodeGenOpt::None) return false;
1430   return N.hasOneUse();
1431 }
1432
1433 /// IsLegalToFold - Returns true if the specific operand node N of
1434 /// U can be folded during instruction selection that starts at Root.
1435 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1436                                      bool IgnoreChains) const {
1437   if (OptLevel == CodeGenOpt::None) return false;
1438
1439   // If Root use can somehow reach N through a path that that doesn't contain
1440   // U then folding N would create a cycle. e.g. In the following
1441   // diagram, Root can reach N through X. If N is folded into into Root, then
1442   // X is both a predecessor and a successor of U.
1443   //
1444   //          [N*]           //
1445   //         ^   ^           //
1446   //        /     \          //
1447   //      [U*]    [X]?       //
1448   //        ^     ^          //
1449   //         \   /           //
1450   //          \ /            //
1451   //         [Root*]         //
1452   //
1453   // * indicates nodes to be folded together.
1454   //
1455   // If Root produces a flag, then it gets (even more) interesting. Since it
1456   // will be "glued" together with its flag use in the scheduler, we need to
1457   // check if it might reach N.
1458   //
1459   //          [N*]           //
1460   //         ^   ^           //
1461   //        /     \          //
1462   //      [U*]    [X]?       //
1463   //        ^       ^        //
1464   //         \       \       //
1465   //          \      |       //
1466   //         [Root*] |       //
1467   //          ^      |       //
1468   //          f      |       //
1469   //          |      /       //
1470   //         [Y]    /        //
1471   //           ^   /         //
1472   //           f  /          //
1473   //           | /           //
1474   //          [FU]           //
1475   //
1476   // If FU (flag use) indirectly reaches N (the load), and Root folds N
1477   // (call it Fold), then X is a predecessor of FU and a successor of
1478   // Fold. But since Fold and FU are flagged together, this will create
1479   // a cycle in the scheduling graph.
1480
1481   // If the node has flags, walk down the graph to the "lowest" node in the
1482   // flagged set.
1483   EVT VT = Root->getValueType(Root->getNumValues()-1);
1484   while (VT == MVT::Flag) {
1485     SDNode *FU = findFlagUse(Root);
1486     if (FU == NULL)
1487       break;
1488     Root = FU;
1489     VT = Root->getValueType(Root->getNumValues()-1);
1490
1491     // If our query node has a flag result with a use, we've walked up it.  If
1492     // the user (which has already been selected) has a chain or indirectly uses
1493     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1494     // this, we cannot ignore chains in this predicate.
1495     IgnoreChains = false;
1496   }
1497
1498
1499   SmallPtrSet<SDNode*, 16> Visited;
1500   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1501 }
1502
1503 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1504   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1505   SelectInlineAsmMemoryOperands(Ops);
1506
1507   std::vector<EVT> VTs;
1508   VTs.push_back(MVT::Other);
1509   VTs.push_back(MVT::Flag);
1510   SDValue New = CurDAG->getNode(ISD::INLINEASM, N->getDebugLoc(),
1511                                 VTs, &Ops[0], Ops.size());
1512   New->setNodeId(-1);
1513   return New.getNode();
1514 }
1515
1516 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1517   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1518 }
1519
1520 /// GetVBR - decode a vbr encoding whose top bit is set.
1521 ALWAYS_INLINE static uint64_t
1522 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1523   assert(Val >= 128 && "Not a VBR");
1524   Val &= 127;  // Remove first vbr bit.
1525
1526   unsigned Shift = 7;
1527   uint64_t NextBits;
1528   do {
1529     NextBits = MatcherTable[Idx++];
1530     Val |= (NextBits&127) << Shift;
1531     Shift += 7;
1532   } while (NextBits & 128);
1533
1534   return Val;
1535 }
1536
1537
1538 /// UpdateChainsAndFlags - When a match is complete, this method updates uses of
1539 /// interior flag and chain results to use the new flag and chain results.
1540 void SelectionDAGISel::
1541 UpdateChainsAndFlags(SDNode *NodeToMatch, SDValue InputChain,
1542                      const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1543                      SDValue InputFlag,
1544                      const SmallVectorImpl<SDNode*> &FlagResultNodesMatched,
1545                      bool isMorphNodeTo) {
1546   SmallVector<SDNode*, 4> NowDeadNodes;
1547
1548   ISelUpdater ISU(ISelPosition);
1549
1550   // Now that all the normal results are replaced, we replace the chain and
1551   // flag results if present.
1552   if (!ChainNodesMatched.empty()) {
1553     assert(InputChain.getNode() != 0 &&
1554            "Matched input chains but didn't produce a chain");
1555     // Loop over all of the nodes we matched that produced a chain result.
1556     // Replace all the chain results with the final chain we ended up with.
1557     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1558       SDNode *ChainNode = ChainNodesMatched[i];
1559
1560       // If this node was already deleted, don't look at it.
1561       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1562         continue;
1563
1564       // Don't replace the results of the root node if we're doing a
1565       // MorphNodeTo.
1566       if (ChainNode == NodeToMatch && isMorphNodeTo)
1567         continue;
1568
1569       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1570       if (ChainVal.getValueType() == MVT::Flag)
1571         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
1572       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
1573       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain, &ISU);
1574
1575       // If the node became dead, delete it.
1576       if (ChainNode->use_empty())
1577         NowDeadNodes.push_back(ChainNode);
1578     }
1579   }
1580
1581   // If the result produces a flag, update any flag results in the matched
1582   // pattern with the flag result.
1583   if (InputFlag.getNode() != 0) {
1584     // Handle any interior nodes explicitly marked.
1585     for (unsigned i = 0, e = FlagResultNodesMatched.size(); i != e; ++i) {
1586       SDNode *FRN = FlagResultNodesMatched[i];
1587
1588       // If this node was already deleted, don't look at it.
1589       if (FRN->getOpcode() == ISD::DELETED_NODE)
1590         continue;
1591
1592       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Flag &&
1593              "Doesn't have a flag result");
1594       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
1595                                         InputFlag, &ISU);
1596
1597       // If the node became dead, delete it.
1598       if (FRN->use_empty())
1599         NowDeadNodes.push_back(FRN);
1600     }
1601   }
1602
1603   if (!NowDeadNodes.empty())
1604     CurDAG->RemoveDeadNodes(NowDeadNodes, &ISU);
1605
1606   DEBUG(errs() << "ISEL: Match complete!\n");
1607 }
1608
1609 enum ChainResult {
1610   CR_Simple,
1611   CR_InducesCycle,
1612   CR_LeadsToInteriorNode
1613 };
1614
1615 /// WalkChainUsers - Walk down the users of the specified chained node that is
1616 /// part of the pattern we're matching, looking at all of the users we find.
1617 /// This determines whether something is an interior node, whether we have a
1618 /// non-pattern node in between two pattern nodes (which prevent folding because
1619 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
1620 /// between pattern nodes (in which case the TF becomes part of the pattern).
1621 ///
1622 /// The walk we do here is guaranteed to be small because we quickly get down to
1623 /// already selected nodes "below" us.
1624 static ChainResult
1625 WalkChainUsers(SDNode *ChainedNode,
1626                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
1627                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
1628   ChainResult Result = CR_Simple;
1629
1630   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
1631          E = ChainedNode->use_end(); UI != E; ++UI) {
1632     // Make sure the use is of the chain, not some other value we produce.
1633     if (UI.getUse().getValueType() != MVT::Other) continue;
1634
1635     SDNode *User = *UI;
1636
1637     // If we see an already-selected machine node, then we've gone beyond the
1638     // pattern that we're selecting down into the already selected chunk of the
1639     // DAG.
1640     if (User->isMachineOpcode() ||
1641         User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
1642       continue;
1643
1644     if (User->getOpcode() == ISD::CopyToReg ||
1645         User->getOpcode() == ISD::CopyFromReg ||
1646         User->getOpcode() == ISD::INLINEASM ||
1647         User->getOpcode() == ISD::EH_LABEL) {
1648       // If their node ID got reset to -1 then they've already been selected.
1649       // Treat them like a MachineOpcode.
1650       if (User->getNodeId() == -1)
1651         continue;
1652     }
1653
1654     // If we have a TokenFactor, we handle it specially.
1655     if (User->getOpcode() != ISD::TokenFactor) {
1656       // If the node isn't a token factor and isn't part of our pattern, then it
1657       // must be a random chained node in between two nodes we're selecting.
1658       // This happens when we have something like:
1659       //   x = load ptr
1660       //   call
1661       //   y = x+4
1662       //   store y -> ptr
1663       // Because we structurally match the load/store as a read/modify/write,
1664       // but the call is chained between them.  We cannot fold in this case
1665       // because it would induce a cycle in the graph.
1666       if (!std::count(ChainedNodesInPattern.begin(),
1667                       ChainedNodesInPattern.end(), User))
1668         return CR_InducesCycle;
1669
1670       // Otherwise we found a node that is part of our pattern.  For example in:
1671       //   x = load ptr
1672       //   y = x+4
1673       //   store y -> ptr
1674       // This would happen when we're scanning down from the load and see the
1675       // store as a user.  Record that there is a use of ChainedNode that is
1676       // part of the pattern and keep scanning uses.
1677       Result = CR_LeadsToInteriorNode;
1678       InteriorChainedNodes.push_back(User);
1679       continue;
1680     }
1681
1682     // If we found a TokenFactor, there are two cases to consider: first if the
1683     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
1684     // uses of the TF are in our pattern) we just want to ignore it.  Second,
1685     // the TokenFactor can be sandwiched in between two chained nodes, like so:
1686     //     [Load chain]
1687     //         ^
1688     //         |
1689     //       [Load]
1690     //       ^    ^
1691     //       |    \                    DAG's like cheese
1692     //      /       \                       do you?
1693     //     /         |
1694     // [TokenFactor] [Op]
1695     //     ^          ^
1696     //     |          |
1697     //      \        /
1698     //       \      /
1699     //       [Store]
1700     //
1701     // In this case, the TokenFactor becomes part of our match and we rewrite it
1702     // as a new TokenFactor.
1703     //
1704     // To distinguish these two cases, do a recursive walk down the uses.
1705     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
1706     case CR_Simple:
1707       // If the uses of the TokenFactor are just already-selected nodes, ignore
1708       // it, it is "below" our pattern.
1709       continue;
1710     case CR_InducesCycle:
1711       // If the uses of the TokenFactor lead to nodes that are not part of our
1712       // pattern that are not selected, folding would turn this into a cycle,
1713       // bail out now.
1714       return CR_InducesCycle;
1715     case CR_LeadsToInteriorNode:
1716       break;  // Otherwise, keep processing.
1717     }
1718
1719     // Okay, we know we're in the interesting interior case.  The TokenFactor
1720     // is now going to be considered part of the pattern so that we rewrite its
1721     // uses (it may have uses that are not part of the pattern) with the
1722     // ultimate chain result of the generated code.  We will also add its chain
1723     // inputs as inputs to the ultimate TokenFactor we create.
1724     Result = CR_LeadsToInteriorNode;
1725     ChainedNodesInPattern.push_back(User);
1726     InteriorChainedNodes.push_back(User);
1727     continue;
1728   }
1729
1730   return Result;
1731 }
1732
1733 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
1734 /// operation for when the pattern matched at least one node with a chains.  The
1735 /// input vector contains a list of all of the chained nodes that we match.  We
1736 /// must determine if this is a valid thing to cover (i.e. matching it won't
1737 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
1738 /// be used as the input node chain for the generated nodes.
1739 static SDValue
1740 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
1741                        SelectionDAG *CurDAG) {
1742   // Walk all of the chained nodes we've matched, recursively scanning down the
1743   // users of the chain result. This adds any TokenFactor nodes that are caught
1744   // in between chained nodes to the chained and interior nodes list.
1745   SmallVector<SDNode*, 3> InteriorChainedNodes;
1746   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1747     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
1748                        InteriorChainedNodes) == CR_InducesCycle)
1749       return SDValue(); // Would induce a cycle.
1750   }
1751
1752   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
1753   // that we are interested in.  Form our input TokenFactor node.
1754   SmallVector<SDValue, 3> InputChains;
1755   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1756     // Add the input chain of this node to the InputChains list (which will be
1757     // the operands of the generated TokenFactor) if it's not an interior node.
1758     SDNode *N = ChainNodesMatched[i];
1759     if (N->getOpcode() != ISD::TokenFactor) {
1760       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
1761         continue;
1762
1763       // Otherwise, add the input chain.
1764       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
1765       assert(InChain.getValueType() == MVT::Other && "Not a chain");
1766       InputChains.push_back(InChain);
1767       continue;
1768     }
1769
1770     // If we have a token factor, we want to add all inputs of the token factor
1771     // that are not part of the pattern we're matching.
1772     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
1773       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
1774                       N->getOperand(op).getNode()))
1775         InputChains.push_back(N->getOperand(op));
1776     }
1777   }
1778
1779   SDValue Res;
1780   if (InputChains.size() == 1)
1781     return InputChains[0];
1782   return CurDAG->getNode(ISD::TokenFactor, ChainNodesMatched[0]->getDebugLoc(),
1783                          MVT::Other, &InputChains[0], InputChains.size());
1784 }
1785
1786 /// MorphNode - Handle morphing a node in place for the selector.
1787 SDNode *SelectionDAGISel::
1788 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
1789           const SDValue *Ops, unsigned NumOps, unsigned EmitNodeInfo) {
1790   // It is possible we're using MorphNodeTo to replace a node with no
1791   // normal results with one that has a normal result (or we could be
1792   // adding a chain) and the input could have flags and chains as well.
1793   // In this case we need to shifting the operands down.
1794   // FIXME: This is a horrible hack and broken in obscure cases, no worse
1795   // than the old isel though.  We should sink this into MorphNodeTo.
1796   int OldFlagResultNo = -1, OldChainResultNo = -1;
1797
1798   unsigned NTMNumResults = Node->getNumValues();
1799   if (Node->getValueType(NTMNumResults-1) == MVT::Flag) {
1800     OldFlagResultNo = NTMNumResults-1;
1801     if (NTMNumResults != 1 &&
1802         Node->getValueType(NTMNumResults-2) == MVT::Other)
1803       OldChainResultNo = NTMNumResults-2;
1804   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
1805     OldChainResultNo = NTMNumResults-1;
1806
1807   // Call the underlying SelectionDAG routine to do the transmogrification. Note
1808   // that this deletes operands of the old node that become dead.
1809   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops, NumOps);
1810
1811   // MorphNodeTo can operate in two ways: if an existing node with the
1812   // specified operands exists, it can just return it.  Otherwise, it
1813   // updates the node in place to have the requested operands.
1814   if (Res == Node) {
1815     // If we updated the node in place, reset the node ID.  To the isel,
1816     // this should be just like a newly allocated machine node.
1817     Res->setNodeId(-1);
1818   }
1819
1820   unsigned ResNumResults = Res->getNumValues();
1821   // Move the flag if needed.
1822   if ((EmitNodeInfo & OPFL_FlagOutput) && OldFlagResultNo != -1 &&
1823       (unsigned)OldFlagResultNo != ResNumResults-1)
1824     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldFlagResultNo),
1825                                       SDValue(Res, ResNumResults-1));
1826
1827   if ((EmitNodeInfo & OPFL_FlagOutput) != 0)
1828   --ResNumResults;
1829
1830   // Move the chain reference if needed.
1831   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
1832       (unsigned)OldChainResultNo != ResNumResults-1)
1833     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
1834                                       SDValue(Res, ResNumResults-1));
1835
1836   // Otherwise, no replacement happened because the node already exists. Replace
1837   // Uses of the old node with the new one.
1838   if (Res != Node)
1839     CurDAG->ReplaceAllUsesWith(Node, Res);
1840
1841   return Res;
1842 }
1843
1844 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
1845 ALWAYS_INLINE static bool
1846 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1847           SDValue N, const SmallVectorImpl<SDValue> &RecordedNodes) {
1848   // Accept if it is exactly the same as a previously recorded node.
1849   unsigned RecNo = MatcherTable[MatcherIndex++];
1850   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
1851   return N == RecordedNodes[RecNo];
1852 }
1853
1854 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
1855 ALWAYS_INLINE static bool
1856 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1857                       SelectionDAGISel &SDISel) {
1858   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
1859 }
1860
1861 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
1862 ALWAYS_INLINE static bool
1863 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1864                    SelectionDAGISel &SDISel, SDNode *N) {
1865   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
1866 }
1867
1868 ALWAYS_INLINE static bool
1869 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1870             SDNode *N) {
1871   return N->getOpcode() == MatcherTable[MatcherIndex++];
1872 }
1873
1874 ALWAYS_INLINE static bool
1875 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1876           SDValue N, const TargetLowering &TLI) {
1877   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
1878   if (N.getValueType() == VT) return true;
1879
1880   // Handle the case when VT is iPTR.
1881   return VT == MVT::iPTR && N.getValueType() == TLI.getPointerTy();
1882 }
1883
1884 ALWAYS_INLINE static bool
1885 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1886                SDValue N, const TargetLowering &TLI,
1887                unsigned ChildNo) {
1888   if (ChildNo >= N.getNumOperands())
1889     return false;  // Match fails if out of range child #.
1890   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
1891 }
1892
1893
1894 ALWAYS_INLINE static bool
1895 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1896               SDValue N) {
1897   return cast<CondCodeSDNode>(N)->get() ==
1898       (ISD::CondCode)MatcherTable[MatcherIndex++];
1899 }
1900
1901 ALWAYS_INLINE static bool
1902 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1903                SDValue N, const TargetLowering &TLI) {
1904   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
1905   if (cast<VTSDNode>(N)->getVT() == VT)
1906     return true;
1907
1908   // Handle the case when VT is iPTR.
1909   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI.getPointerTy();
1910 }
1911
1912 ALWAYS_INLINE static bool
1913 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1914              SDValue N) {
1915   int64_t Val = MatcherTable[MatcherIndex++];
1916   if (Val & 128)
1917     Val = GetVBR(Val, MatcherTable, MatcherIndex);
1918
1919   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
1920   return C != 0 && C->getSExtValue() == Val;
1921 }
1922
1923 ALWAYS_INLINE static bool
1924 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1925             SDValue N, SelectionDAGISel &SDISel) {
1926   int64_t Val = MatcherTable[MatcherIndex++];
1927   if (Val & 128)
1928     Val = GetVBR(Val, MatcherTable, MatcherIndex);
1929
1930   if (N->getOpcode() != ISD::AND) return false;
1931
1932   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
1933   return C != 0 && SDISel.CheckAndMask(N.getOperand(0), C, Val);
1934 }
1935
1936 ALWAYS_INLINE static bool
1937 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
1938            SDValue N, SelectionDAGISel &SDISel) {
1939   int64_t Val = MatcherTable[MatcherIndex++];
1940   if (Val & 128)
1941     Val = GetVBR(Val, MatcherTable, MatcherIndex);
1942
1943   if (N->getOpcode() != ISD::OR) return false;
1944
1945   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
1946   return C != 0 && SDISel.CheckOrMask(N.getOperand(0), C, Val);
1947 }
1948
1949 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
1950 /// scope, evaluate the current node.  If the current predicate is known to
1951 /// fail, set Result=true and return anything.  If the current predicate is
1952 /// known to pass, set Result=false and return the MatcherIndex to continue
1953 /// with.  If the current predicate is unknown, set Result=false and return the
1954 /// MatcherIndex to continue with.
1955 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
1956                                        unsigned Index, SDValue N,
1957                                        bool &Result, SelectionDAGISel &SDISel,
1958                                        SmallVectorImpl<SDValue> &RecordedNodes){
1959   switch (Table[Index++]) {
1960   default:
1961     Result = false;
1962     return Index-1;  // Could not evaluate this predicate.
1963   case SelectionDAGISel::OPC_CheckSame:
1964     Result = !::CheckSame(Table, Index, N, RecordedNodes);
1965     return Index;
1966   case SelectionDAGISel::OPC_CheckPatternPredicate:
1967     Result = !::CheckPatternPredicate(Table, Index, SDISel);
1968     return Index;
1969   case SelectionDAGISel::OPC_CheckPredicate:
1970     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
1971     return Index;
1972   case SelectionDAGISel::OPC_CheckOpcode:
1973     Result = !::CheckOpcode(Table, Index, N.getNode());
1974     return Index;
1975   case SelectionDAGISel::OPC_CheckType:
1976     Result = !::CheckType(Table, Index, N, SDISel.TLI);
1977     return Index;
1978   case SelectionDAGISel::OPC_CheckChild0Type:
1979   case SelectionDAGISel::OPC_CheckChild1Type:
1980   case SelectionDAGISel::OPC_CheckChild2Type:
1981   case SelectionDAGISel::OPC_CheckChild3Type:
1982   case SelectionDAGISel::OPC_CheckChild4Type:
1983   case SelectionDAGISel::OPC_CheckChild5Type:
1984   case SelectionDAGISel::OPC_CheckChild6Type:
1985   case SelectionDAGISel::OPC_CheckChild7Type:
1986     Result = !::CheckChildType(Table, Index, N, SDISel.TLI,
1987                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Type);
1988     return Index;
1989   case SelectionDAGISel::OPC_CheckCondCode:
1990     Result = !::CheckCondCode(Table, Index, N);
1991     return Index;
1992   case SelectionDAGISel::OPC_CheckValueType:
1993     Result = !::CheckValueType(Table, Index, N, SDISel.TLI);
1994     return Index;
1995   case SelectionDAGISel::OPC_CheckInteger:
1996     Result = !::CheckInteger(Table, Index, N);
1997     return Index;
1998   case SelectionDAGISel::OPC_CheckAndImm:
1999     Result = !::CheckAndImm(Table, Index, N, SDISel);
2000     return Index;
2001   case SelectionDAGISel::OPC_CheckOrImm:
2002     Result = !::CheckOrImm(Table, Index, N, SDISel);
2003     return Index;
2004   }
2005 }
2006
2007
2008 struct MatchScope {
2009   /// FailIndex - If this match fails, this is the index to continue with.
2010   unsigned FailIndex;
2011
2012   /// NodeStack - The node stack when the scope was formed.
2013   SmallVector<SDValue, 4> NodeStack;
2014
2015   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
2016   unsigned NumRecordedNodes;
2017
2018   /// NumMatchedMemRefs - The number of matched memref entries.
2019   unsigned NumMatchedMemRefs;
2020
2021   /// InputChain/InputFlag - The current chain/flag
2022   SDValue InputChain, InputFlag;
2023
2024   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
2025   bool HasChainNodesMatched, HasFlagResultNodesMatched;
2026 };
2027
2028 SDNode *SelectionDAGISel::
2029 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
2030                  unsigned TableSize) {
2031   // FIXME: Should these even be selected?  Handle these cases in the caller?
2032   switch (NodeToMatch->getOpcode()) {
2033   default:
2034     break;
2035   case ISD::EntryToken:       // These nodes remain the same.
2036   case ISD::BasicBlock:
2037   case ISD::Register:
2038   //case ISD::VALUETYPE:
2039   //case ISD::CONDCODE:
2040   case ISD::HANDLENODE:
2041   case ISD::TargetConstant:
2042   case ISD::TargetConstantFP:
2043   case ISD::TargetConstantPool:
2044   case ISD::TargetFrameIndex:
2045   case ISD::TargetExternalSymbol:
2046   case ISD::TargetBlockAddress:
2047   case ISD::TargetJumpTable:
2048   case ISD::TargetGlobalTLSAddress:
2049   case ISD::TargetGlobalAddress:
2050   case ISD::TokenFactor:
2051   case ISD::CopyFromReg:
2052   case ISD::CopyToReg:
2053   case ISD::EH_LABEL:
2054     NodeToMatch->setNodeId(-1); // Mark selected.
2055     return 0;
2056   case ISD::AssertSext:
2057   case ISD::AssertZext:
2058     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
2059                                       NodeToMatch->getOperand(0));
2060     return 0;
2061   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
2062   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
2063   }
2064
2065   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
2066
2067   // Set up the node stack with NodeToMatch as the only node on the stack.
2068   SmallVector<SDValue, 8> NodeStack;
2069   SDValue N = SDValue(NodeToMatch, 0);
2070   NodeStack.push_back(N);
2071
2072   // MatchScopes - Scopes used when matching, if a match failure happens, this
2073   // indicates where to continue checking.
2074   SmallVector<MatchScope, 8> MatchScopes;
2075
2076   // RecordedNodes - This is the set of nodes that have been recorded by the
2077   // state machine.
2078   SmallVector<SDValue, 8> RecordedNodes;
2079
2080   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
2081   // pattern.
2082   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
2083
2084   // These are the current input chain and flag for use when generating nodes.
2085   // Various Emit operations change these.  For example, emitting a copytoreg
2086   // uses and updates these.
2087   SDValue InputChain, InputFlag;
2088
2089   // ChainNodesMatched - If a pattern matches nodes that have input/output
2090   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
2091   // which ones they are.  The result is captured into this list so that we can
2092   // update the chain results when the pattern is complete.
2093   SmallVector<SDNode*, 3> ChainNodesMatched;
2094   SmallVector<SDNode*, 3> FlagResultNodesMatched;
2095
2096   DEBUG(errs() << "ISEL: Starting pattern match on root node: ";
2097         NodeToMatch->dump(CurDAG);
2098         errs() << '\n');
2099
2100   // Determine where to start the interpreter.  Normally we start at opcode #0,
2101   // but if the state machine starts with an OPC_SwitchOpcode, then we
2102   // accelerate the first lookup (which is guaranteed to be hot) with the
2103   // OpcodeOffset table.
2104   unsigned MatcherIndex = 0;
2105
2106   if (!OpcodeOffset.empty()) {
2107     // Already computed the OpcodeOffset table, just index into it.
2108     if (N.getOpcode() < OpcodeOffset.size())
2109       MatcherIndex = OpcodeOffset[N.getOpcode()];
2110     DEBUG(errs() << "  Initial Opcode index to " << MatcherIndex << "\n");
2111
2112   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
2113     // Otherwise, the table isn't computed, but the state machine does start
2114     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
2115     // is the first time we're selecting an instruction.
2116     unsigned Idx = 1;
2117     while (1) {
2118       // Get the size of this case.
2119       unsigned CaseSize = MatcherTable[Idx++];
2120       if (CaseSize & 128)
2121         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2122       if (CaseSize == 0) break;
2123
2124       // Get the opcode, add the index to the table.
2125       unsigned Opc = MatcherTable[Idx++];
2126       if (Opc >= OpcodeOffset.size())
2127         OpcodeOffset.resize((Opc+1)*2);
2128       OpcodeOffset[Opc] = Idx;
2129       Idx += CaseSize;
2130     }
2131
2132     // Okay, do the lookup for the first opcode.
2133     if (N.getOpcode() < OpcodeOffset.size())
2134       MatcherIndex = OpcodeOffset[N.getOpcode()];
2135   }
2136
2137   while (1) {
2138     assert(MatcherIndex < TableSize && "Invalid index");
2139 #ifndef NDEBUG
2140     unsigned CurrentOpcodeIndex = MatcherIndex;
2141 #endif
2142     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2143     switch (Opcode) {
2144     case OPC_Scope: {
2145       // Okay, the semantics of this operation are that we should push a scope
2146       // then evaluate the first child.  However, pushing a scope only to have
2147       // the first check fail (which then pops it) is inefficient.  If we can
2148       // determine immediately that the first check (or first several) will
2149       // immediately fail, don't even bother pushing a scope for them.
2150       unsigned FailIndex;
2151
2152       while (1) {
2153         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2154         if (NumToSkip & 128)
2155           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2156         // Found the end of the scope with no match.
2157         if (NumToSkip == 0) {
2158           FailIndex = 0;
2159           break;
2160         }
2161
2162         FailIndex = MatcherIndex+NumToSkip;
2163
2164         // If we can't evaluate this predicate without pushing a scope (e.g. if
2165         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2166         // push the scope and evaluate the full predicate chain.
2167         bool Result;
2168         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2169                                               Result, *this, RecordedNodes);
2170         if (!Result)
2171           break;
2172
2173         DEBUG(errs() << "  Skipped scope entry at index " << MatcherIndex
2174               << " continuing at " << FailIndex << "\n");
2175
2176
2177         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2178         // move to the next case.
2179         MatcherIndex = FailIndex;
2180       }
2181
2182       // If the whole scope failed to match, bail.
2183       if (FailIndex == 0) break;
2184
2185       // Push a MatchScope which indicates where to go if the first child fails
2186       // to match.
2187       MatchScope NewEntry;
2188       NewEntry.FailIndex = FailIndex;
2189       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2190       NewEntry.NumRecordedNodes = RecordedNodes.size();
2191       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2192       NewEntry.InputChain = InputChain;
2193       NewEntry.InputFlag = InputFlag;
2194       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2195       NewEntry.HasFlagResultNodesMatched = !FlagResultNodesMatched.empty();
2196       MatchScopes.push_back(NewEntry);
2197       continue;
2198     }
2199     case OPC_RecordNode:
2200       // Remember this node, it may end up being an operand in the pattern.
2201       RecordedNodes.push_back(N);
2202       continue;
2203
2204     case OPC_RecordChild0: case OPC_RecordChild1:
2205     case OPC_RecordChild2: case OPC_RecordChild3:
2206     case OPC_RecordChild4: case OPC_RecordChild5:
2207     case OPC_RecordChild6: case OPC_RecordChild7: {
2208       unsigned ChildNo = Opcode-OPC_RecordChild0;
2209       if (ChildNo >= N.getNumOperands())
2210         break;  // Match fails if out of range child #.
2211
2212       RecordedNodes.push_back(N->getOperand(ChildNo));
2213       continue;
2214     }
2215     case OPC_RecordMemRef:
2216       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2217       continue;
2218
2219     case OPC_CaptureFlagInput:
2220       // If the current node has an input flag, capture it in InputFlag.
2221       if (N->getNumOperands() != 0 &&
2222           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Flag)
2223         InputFlag = N->getOperand(N->getNumOperands()-1);
2224       continue;
2225
2226     case OPC_MoveChild: {
2227       unsigned ChildNo = MatcherTable[MatcherIndex++];
2228       if (ChildNo >= N.getNumOperands())
2229         break;  // Match fails if out of range child #.
2230       N = N.getOperand(ChildNo);
2231       NodeStack.push_back(N);
2232       continue;
2233     }
2234
2235     case OPC_MoveParent:
2236       // Pop the current node off the NodeStack.
2237       NodeStack.pop_back();
2238       assert(!NodeStack.empty() && "Node stack imbalance!");
2239       N = NodeStack.back();
2240       continue;
2241
2242     case OPC_CheckSame:
2243       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2244       continue;
2245     case OPC_CheckPatternPredicate:
2246       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2247       continue;
2248     case OPC_CheckPredicate:
2249       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2250                                 N.getNode()))
2251         break;
2252       continue;
2253     case OPC_CheckComplexPat: {
2254       unsigned CPNum = MatcherTable[MatcherIndex++];
2255       unsigned RecNo = MatcherTable[MatcherIndex++];
2256       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2257       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo], CPNum,
2258                                RecordedNodes))
2259         break;
2260       continue;
2261     }
2262     case OPC_CheckOpcode:
2263       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2264       continue;
2265
2266     case OPC_CheckType:
2267       if (!::CheckType(MatcherTable, MatcherIndex, N, TLI)) break;
2268       continue;
2269
2270     case OPC_SwitchOpcode: {
2271       unsigned CurNodeOpcode = N.getOpcode();
2272       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2273       unsigned CaseSize;
2274       while (1) {
2275         // Get the size of this case.
2276         CaseSize = MatcherTable[MatcherIndex++];
2277         if (CaseSize & 128)
2278           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2279         if (CaseSize == 0) break;
2280
2281         // If the opcode matches, then we will execute this case.
2282         if (CurNodeOpcode == MatcherTable[MatcherIndex++])
2283           break;
2284
2285         // Otherwise, skip over this case.
2286         MatcherIndex += CaseSize;
2287       }
2288
2289       // If no cases matched, bail out.
2290       if (CaseSize == 0) break;
2291
2292       // Otherwise, execute the case we found.
2293       DEBUG(errs() << "  OpcodeSwitch from " << SwitchStart
2294                    << " to " << MatcherIndex << "\n");
2295       continue;
2296     }
2297
2298     case OPC_SwitchType: {
2299       MVT::SimpleValueType CurNodeVT = N.getValueType().getSimpleVT().SimpleTy;
2300       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2301       unsigned CaseSize;
2302       while (1) {
2303         // Get the size of this case.
2304         CaseSize = MatcherTable[MatcherIndex++];
2305         if (CaseSize & 128)
2306           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2307         if (CaseSize == 0) break;
2308
2309         MVT::SimpleValueType CaseVT =
2310           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2311         if (CaseVT == MVT::iPTR)
2312           CaseVT = TLI.getPointerTy().SimpleTy;
2313
2314         // If the VT matches, then we will execute this case.
2315         if (CurNodeVT == CaseVT)
2316           break;
2317
2318         // Otherwise, skip over this case.
2319         MatcherIndex += CaseSize;
2320       }
2321
2322       // If no cases matched, bail out.
2323       if (CaseSize == 0) break;
2324
2325       // Otherwise, execute the case we found.
2326       DEBUG(errs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2327                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2328       continue;
2329     }
2330     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2331     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2332     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2333     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2334       if (!::CheckChildType(MatcherTable, MatcherIndex, N, TLI,
2335                             Opcode-OPC_CheckChild0Type))
2336         break;
2337       continue;
2338     case OPC_CheckCondCode:
2339       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2340       continue;
2341     case OPC_CheckValueType:
2342       if (!::CheckValueType(MatcherTable, MatcherIndex, N, TLI)) break;
2343       continue;
2344     case OPC_CheckInteger:
2345       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2346       continue;
2347     case OPC_CheckAndImm:
2348       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2349       continue;
2350     case OPC_CheckOrImm:
2351       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2352       continue;
2353
2354     case OPC_CheckFoldableChainNode: {
2355       assert(NodeStack.size() != 1 && "No parent node");
2356       // Verify that all intermediate nodes between the root and this one have
2357       // a single use.
2358       bool HasMultipleUses = false;
2359       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2360         if (!NodeStack[i].hasOneUse()) {
2361           HasMultipleUses = true;
2362           break;
2363         }
2364       if (HasMultipleUses) break;
2365
2366       // Check to see that the target thinks this is profitable to fold and that
2367       // we can fold it without inducing cycles in the graph.
2368       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2369                               NodeToMatch) ||
2370           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2371                          NodeToMatch, true/*We validate our own chains*/))
2372         break;
2373
2374       continue;
2375     }
2376     case OPC_EmitInteger: {
2377       MVT::SimpleValueType VT =
2378         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2379       int64_t Val = MatcherTable[MatcherIndex++];
2380       if (Val & 128)
2381         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2382       RecordedNodes.push_back(CurDAG->getTargetConstant(Val, VT));
2383       continue;
2384     }
2385     case OPC_EmitRegister: {
2386       MVT::SimpleValueType VT =
2387         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2388       unsigned RegNo = MatcherTable[MatcherIndex++];
2389       RecordedNodes.push_back(CurDAG->getRegister(RegNo, VT));
2390       continue;
2391     }
2392
2393     case OPC_EmitConvertToTarget:  {
2394       // Convert from IMM/FPIMM to target version.
2395       unsigned RecNo = MatcherTable[MatcherIndex++];
2396       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2397       SDValue Imm = RecordedNodes[RecNo];
2398
2399       if (Imm->getOpcode() == ISD::Constant) {
2400         int64_t Val = cast<ConstantSDNode>(Imm)->getZExtValue();
2401         Imm = CurDAG->getTargetConstant(Val, Imm.getValueType());
2402       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2403         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2404         Imm = CurDAG->getTargetConstantFP(*Val, Imm.getValueType());
2405       }
2406
2407       RecordedNodes.push_back(Imm);
2408       continue;
2409     }
2410
2411     case OPC_EmitMergeInputChains: {
2412       assert(InputChain.getNode() == 0 &&
2413              "EmitMergeInputChains should be the first chain producing node");
2414       // This node gets a list of nodes we matched in the input that have
2415       // chains.  We want to token factor all of the input chains to these nodes
2416       // together.  However, if any of the input chains is actually one of the
2417       // nodes matched in this pattern, then we have an intra-match reference.
2418       // Ignore these because the newly token factored chain should not refer to
2419       // the old nodes.
2420       unsigned NumChains = MatcherTable[MatcherIndex++];
2421       assert(NumChains != 0 && "Can't TF zero chains");
2422
2423       assert(ChainNodesMatched.empty() &&
2424              "Should only have one EmitMergeInputChains per match");
2425
2426       // Read all of the chained nodes.
2427       for (unsigned i = 0; i != NumChains; ++i) {
2428         unsigned RecNo = MatcherTable[MatcherIndex++];
2429         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2430         ChainNodesMatched.push_back(RecordedNodes[RecNo].getNode());
2431
2432         // FIXME: What if other value results of the node have uses not matched
2433         // by this pattern?
2434         if (ChainNodesMatched.back() != NodeToMatch &&
2435             !RecordedNodes[RecNo].hasOneUse()) {
2436           ChainNodesMatched.clear();
2437           break;
2438         }
2439       }
2440
2441       // If the inner loop broke out, the match fails.
2442       if (ChainNodesMatched.empty())
2443         break;
2444
2445       // Merge the input chains if they are not intra-pattern references.
2446       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2447
2448       if (InputChain.getNode() == 0)
2449         break;  // Failed to merge.
2450
2451       continue;
2452     }
2453
2454     case OPC_EmitCopyToReg: {
2455       unsigned RecNo = MatcherTable[MatcherIndex++];
2456       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2457       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
2458
2459       if (InputChain.getNode() == 0)
2460         InputChain = CurDAG->getEntryNode();
2461
2462       InputChain = CurDAG->getCopyToReg(InputChain, NodeToMatch->getDebugLoc(),
2463                                         DestPhysReg, RecordedNodes[RecNo],
2464                                         InputFlag);
2465
2466       InputFlag = InputChain.getValue(1);
2467       continue;
2468     }
2469
2470     case OPC_EmitNodeXForm: {
2471       unsigned XFormNo = MatcherTable[MatcherIndex++];
2472       unsigned RecNo = MatcherTable[MatcherIndex++];
2473       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2474       RecordedNodes.push_back(RunSDNodeXForm(RecordedNodes[RecNo], XFormNo));
2475       continue;
2476     }
2477
2478     case OPC_EmitNode:
2479     case OPC_MorphNodeTo: {
2480       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
2481       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2482       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
2483       // Get the result VT list.
2484       unsigned NumVTs = MatcherTable[MatcherIndex++];
2485       SmallVector<EVT, 4> VTs;
2486       for (unsigned i = 0; i != NumVTs; ++i) {
2487         MVT::SimpleValueType VT =
2488           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2489         if (VT == MVT::iPTR) VT = TLI.getPointerTy().SimpleTy;
2490         VTs.push_back(VT);
2491       }
2492
2493       if (EmitNodeInfo & OPFL_Chain)
2494         VTs.push_back(MVT::Other);
2495       if (EmitNodeInfo & OPFL_FlagOutput)
2496         VTs.push_back(MVT::Flag);
2497
2498       // This is hot code, so optimize the two most common cases of 1 and 2
2499       // results.
2500       SDVTList VTList;
2501       if (VTs.size() == 1)
2502         VTList = CurDAG->getVTList(VTs[0]);
2503       else if (VTs.size() == 2)
2504         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
2505       else
2506         VTList = CurDAG->getVTList(VTs.data(), VTs.size());
2507
2508       // Get the operand list.
2509       unsigned NumOps = MatcherTable[MatcherIndex++];
2510       SmallVector<SDValue, 8> Ops;
2511       for (unsigned i = 0; i != NumOps; ++i) {
2512         unsigned RecNo = MatcherTable[MatcherIndex++];
2513         if (RecNo & 128)
2514           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2515
2516         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
2517         Ops.push_back(RecordedNodes[RecNo]);
2518       }
2519
2520       // If there are variadic operands to add, handle them now.
2521       if (EmitNodeInfo & OPFL_VariadicInfo) {
2522         // Determine the start index to copy from.
2523         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
2524         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
2525         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
2526                "Invalid variadic node");
2527         // Copy all of the variadic operands, not including a potential flag
2528         // input.
2529         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
2530              i != e; ++i) {
2531           SDValue V = NodeToMatch->getOperand(i);
2532           if (V.getValueType() == MVT::Flag) break;
2533           Ops.push_back(V);
2534         }
2535       }
2536
2537       // If this has chain/flag inputs, add them.
2538       if (EmitNodeInfo & OPFL_Chain)
2539         Ops.push_back(InputChain);
2540       if ((EmitNodeInfo & OPFL_FlagInput) && InputFlag.getNode() != 0)
2541         Ops.push_back(InputFlag);
2542
2543       // Create the node.
2544       SDNode *Res = 0;
2545       if (Opcode != OPC_MorphNodeTo) {
2546         // If this is a normal EmitNode command, just create the new node and
2547         // add the results to the RecordedNodes list.
2548         Res = CurDAG->getMachineNode(TargetOpc, NodeToMatch->getDebugLoc(),
2549                                      VTList, Ops.data(), Ops.size());
2550
2551         // Add all the non-flag/non-chain results to the RecordedNodes list.
2552         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
2553           if (VTs[i] == MVT::Other || VTs[i] == MVT::Flag) break;
2554           RecordedNodes.push_back(SDValue(Res, i));
2555         }
2556
2557       } else {
2558         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops.data(), Ops.size(),
2559                         EmitNodeInfo);
2560       }
2561
2562       // If the node had chain/flag results, update our notion of the current
2563       // chain and flag.
2564       if (EmitNodeInfo & OPFL_FlagOutput) {
2565         InputFlag = SDValue(Res, VTs.size()-1);
2566         if (EmitNodeInfo & OPFL_Chain)
2567           InputChain = SDValue(Res, VTs.size()-2);
2568       } else if (EmitNodeInfo & OPFL_Chain)
2569         InputChain = SDValue(Res, VTs.size()-1);
2570
2571       // If the OPFL_MemRefs flag is set on this node, slap all of the
2572       // accumulated memrefs onto it.
2573       //
2574       // FIXME: This is vastly incorrect for patterns with multiple outputs
2575       // instructions that access memory and for ComplexPatterns that match
2576       // loads.
2577       if (EmitNodeInfo & OPFL_MemRefs) {
2578         MachineSDNode::mmo_iterator MemRefs =
2579           MF->allocateMemRefsArray(MatchedMemRefs.size());
2580         std::copy(MatchedMemRefs.begin(), MatchedMemRefs.end(), MemRefs);
2581         cast<MachineSDNode>(Res)
2582           ->setMemRefs(MemRefs, MemRefs + MatchedMemRefs.size());
2583       }
2584
2585       DEBUG(errs() << "  "
2586                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
2587                    << " node: "; Res->dump(CurDAG); errs() << "\n");
2588
2589       // If this was a MorphNodeTo then we're completely done!
2590       if (Opcode == OPC_MorphNodeTo) {
2591         // Update chain and flag uses.
2592         UpdateChainsAndFlags(NodeToMatch, InputChain, ChainNodesMatched,
2593                              InputFlag, FlagResultNodesMatched, true);
2594         return Res;
2595       }
2596
2597       continue;
2598     }
2599
2600     case OPC_MarkFlagResults: {
2601       unsigned NumNodes = MatcherTable[MatcherIndex++];
2602
2603       // Read and remember all the flag-result nodes.
2604       for (unsigned i = 0; i != NumNodes; ++i) {
2605         unsigned RecNo = MatcherTable[MatcherIndex++];
2606         if (RecNo & 128)
2607           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2608
2609         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2610         FlagResultNodesMatched.push_back(RecordedNodes[RecNo].getNode());
2611       }
2612       continue;
2613     }
2614
2615     case OPC_CompleteMatch: {
2616       // The match has been completed, and any new nodes (if any) have been
2617       // created.  Patch up references to the matched dag to use the newly
2618       // created nodes.
2619       unsigned NumResults = MatcherTable[MatcherIndex++];
2620
2621       for (unsigned i = 0; i != NumResults; ++i) {
2622         unsigned ResSlot = MatcherTable[MatcherIndex++];
2623         if (ResSlot & 128)
2624           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
2625
2626         assert(ResSlot < RecordedNodes.size() && "Invalid CheckSame");
2627         SDValue Res = RecordedNodes[ResSlot];
2628
2629         // FIXME2: Eliminate this horrible hack by fixing the 'Gen' program
2630         // after (parallel) on input patterns are removed.  This would also
2631         // allow us to stop encoding #results in OPC_CompleteMatch's table
2632         // entry.
2633         if (NodeToMatch->getNumValues() <= i ||
2634             NodeToMatch->getValueType(i) == MVT::Other ||
2635             NodeToMatch->getValueType(i) == MVT::Flag)
2636           break;
2637         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
2638                 NodeToMatch->getValueType(i) == MVT::iPTR ||
2639                 Res.getValueType() == MVT::iPTR ||
2640                 NodeToMatch->getValueType(i).getSizeInBits() ==
2641                     Res.getValueType().getSizeInBits()) &&
2642                "invalid replacement");
2643         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
2644       }
2645
2646       // If the root node defines a flag, add it to the flag nodes to update
2647       // list.
2648       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Flag)
2649         FlagResultNodesMatched.push_back(NodeToMatch);
2650
2651       // Update chain and flag uses.
2652       UpdateChainsAndFlags(NodeToMatch, InputChain, ChainNodesMatched,
2653                            InputFlag, FlagResultNodesMatched, false);
2654
2655       assert(NodeToMatch->use_empty() &&
2656              "Didn't replace all uses of the node?");
2657
2658       // FIXME: We just return here, which interacts correctly with SelectRoot
2659       // above.  We should fix this to not return an SDNode* anymore.
2660       return 0;
2661     }
2662     }
2663
2664     // If the code reached this point, then the match failed.  See if there is
2665     // another child to try in the current 'Scope', otherwise pop it until we
2666     // find a case to check.
2667     DEBUG(errs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
2668     while (1) {
2669       if (MatchScopes.empty()) {
2670         CannotYetSelect(NodeToMatch);
2671         return 0;
2672       }
2673
2674       // Restore the interpreter state back to the point where the scope was
2675       // formed.
2676       MatchScope &LastScope = MatchScopes.back();
2677       RecordedNodes.resize(LastScope.NumRecordedNodes);
2678       NodeStack.clear();
2679       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
2680       N = NodeStack.back();
2681
2682       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
2683         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
2684       MatcherIndex = LastScope.FailIndex;
2685
2686       DEBUG(errs() << "  Continuing at " << MatcherIndex << "\n");
2687
2688       InputChain = LastScope.InputChain;
2689       InputFlag = LastScope.InputFlag;
2690       if (!LastScope.HasChainNodesMatched)
2691         ChainNodesMatched.clear();
2692       if (!LastScope.HasFlagResultNodesMatched)
2693         FlagResultNodesMatched.clear();
2694
2695       // Check to see what the offset is at the new MatcherIndex.  If it is zero
2696       // we have reached the end of this scope, otherwise we have another child
2697       // in the current scope to try.
2698       unsigned NumToSkip = MatcherTable[MatcherIndex++];
2699       if (NumToSkip & 128)
2700         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2701
2702       // If we have another child in this scope to match, update FailIndex and
2703       // try it.
2704       if (NumToSkip != 0) {
2705         LastScope.FailIndex = MatcherIndex+NumToSkip;
2706         break;
2707       }
2708
2709       // End of this scope, pop it and try the next child in the containing
2710       // scope.
2711       MatchScopes.pop_back();
2712     }
2713   }
2714 }
2715
2716
2717
2718 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
2719   std::string msg;
2720   raw_string_ostream Msg(msg);
2721   Msg << "Cannot yet select: ";
2722
2723   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
2724       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
2725       N->getOpcode() != ISD::INTRINSIC_VOID) {
2726     N->printrFull(Msg, CurDAG);
2727   } else {
2728     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
2729     unsigned iid =
2730       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
2731     if (iid < Intrinsic::num_intrinsics)
2732       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
2733     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
2734       Msg << "target intrinsic %" << TII->getName(iid);
2735     else
2736       Msg << "unknown intrinsic #" << iid;
2737   }
2738   llvm_report_error(Msg.str());
2739 }
2740
2741 char SelectionDAGISel::ID = 0;