lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "isel"
  15 #include "llvm/CodeGen/SelectionDAGISel.h"
  16 #include "ScheduleDAGSDNodes.h"
  17 #include "SelectionDAGBuilder.h"
  18 #include "llvm/ADT/PostOrderIterator.h"
  19 #include "llvm/ADT/Statistic.h"
  20 #include "llvm/Analysis/AliasAnalysis.h"
  21 #include "llvm/Analysis/BranchProbabilityInfo.h"
  22 #include "llvm/Analysis/CFG.h"
  23 #include "llvm/Analysis/TargetTransformInfo.h"
  24 #include "llvm/CodeGen/FastISel.h"
  25 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  26 #include "llvm/CodeGen/GCMetadata.h"
  27 #include "llvm/CodeGen/GCStrategy.h"
  28 #include "llvm/CodeGen/MachineFrameInfo.h"
  29 #include "llvm/CodeGen/MachineFunction.h"
  30 #include "llvm/CodeGen/MachineInstrBuilder.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
  34 #include "llvm/CodeGen/SchedulerRegistry.h"
  35 #include "llvm/CodeGen/SelectionDAG.h"
  36 #include "llvm/DebugInfo.h"
  37 #include "llvm/IR/Constants.h"
  38 #include "llvm/IR/Function.h"
  39 #include "llvm/IR/InlineAsm.h"
  40 #include "llvm/IR/Instructions.h"
  41 #include "llvm/IR/IntrinsicInst.h"
  42 #include "llvm/IR/Intrinsics.h"
  43 #include "llvm/IR/LLVMContext.h"
  44 #include "llvm/IR/Module.h"
  45 #include "llvm/Support/Compiler.h"
  46 #include "llvm/Support/Debug.h"
  47 #include "llvm/Support/ErrorHandling.h"
  48 #include "llvm/Support/Timer.h"
  49 #include "llvm/Support/raw_ostream.h"
  50 #include "llvm/Target/TargetInstrInfo.h"
  51 #include "llvm/Target/TargetIntrinsicInfo.h"
  52 #include "llvm/Target/TargetLibraryInfo.h"
  53 #include "llvm/Target/TargetLowering.h"
  54 #include "llvm/Target/TargetMachine.h"
  55 #include "llvm/Target/TargetOptions.h"
  56 #include "llvm/Target/TargetRegisterInfo.h"
  57 #include "llvm/Target/TargetSubtargetInfo.h"
  58 #include "llvm/Transforms/Utils/BasicBlockUtils.h"
  59 #include <algorithm>
  60 using namespace llvm;
  61
  62 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
  63 STATISTIC(NumFastIselSuccess, "Number of instructions fast isel selected");
  64 STATISTIC(NumFastIselBlocks, "Number of blocks selected entirely by fast isel");
  65 STATISTIC(NumDAGBlocks, "Number of blocks selected using DAG");
  66 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
  67 STATISTIC(NumEntryBlocks, "Number of entry blocks encountered");
  68 STATISTIC(NumFastIselFailLowerArguments,
  69           "Number of entry blocks where fast isel failed to lower arguments");
  70
  71 #ifndef NDEBUG
  72 static cl::opt<bool>
  73 EnableFastISelVerbose2("fast-isel-verbose2", cl::Hidden,
  74           cl::desc("Enable extra verbose messages in the \"fast\" "
  75                    "instruction selector"));
  76
  77   // Terminators
  78 STATISTIC(NumFastIselFailRet,"Fast isel fails on Ret");
  79 STATISTIC(NumFastIselFailBr,"Fast isel fails on Br");
  80 STATISTIC(NumFastIselFailSwitch,"Fast isel fails on Switch");
  81 STATISTIC(NumFastIselFailIndirectBr,"Fast isel fails on IndirectBr");
  82 STATISTIC(NumFastIselFailInvoke,"Fast isel fails on Invoke");
  83 STATISTIC(NumFastIselFailResume,"Fast isel fails on Resume");
  84 STATISTIC(NumFastIselFailUnreachable,"Fast isel fails on Unreachable");
  85
  86   // Standard binary operators...
  87 STATISTIC(NumFastIselFailAdd,"Fast isel fails on Add");
  88 STATISTIC(NumFastIselFailFAdd,"Fast isel fails on FAdd");
  89 STATISTIC(NumFastIselFailSub,"Fast isel fails on Sub");
  90 STATISTIC(NumFastIselFailFSub,"Fast isel fails on FSub");
  91 STATISTIC(NumFastIselFailMul,"Fast isel fails on Mul");
  92 STATISTIC(NumFastIselFailFMul,"Fast isel fails on FMul");
  93 STATISTIC(NumFastIselFailUDiv,"Fast isel fails on UDiv");
  94 STATISTIC(NumFastIselFailSDiv,"Fast isel fails on SDiv");
  95 STATISTIC(NumFastIselFailFDiv,"Fast isel fails on FDiv");
  96 STATISTIC(NumFastIselFailURem,"Fast isel fails on URem");
  97 STATISTIC(NumFastIselFailSRem,"Fast isel fails on SRem");
  98 STATISTIC(NumFastIselFailFRem,"Fast isel fails on FRem");
  99
 100   // Logical operators...
 101 STATISTIC(NumFastIselFailAnd,"Fast isel fails on And");
 102 STATISTIC(NumFastIselFailOr,"Fast isel fails on Or");
 103 STATISTIC(NumFastIselFailXor,"Fast isel fails on Xor");
 104
 105   // Memory instructions...
 106 STATISTIC(NumFastIselFailAlloca,"Fast isel fails on Alloca");
 107 STATISTIC(NumFastIselFailLoad,"Fast isel fails on Load");
 108 STATISTIC(NumFastIselFailStore,"Fast isel fails on Store");
 109 STATISTIC(NumFastIselFailAtomicCmpXchg,"Fast isel fails on AtomicCmpXchg");
 110 STATISTIC(NumFastIselFailAtomicRMW,"Fast isel fails on AtomicRWM");
 111 STATISTIC(NumFastIselFailFence,"Fast isel fails on Frence");
 112 STATISTIC(NumFastIselFailGetElementPtr,"Fast isel fails on GetElementPtr");
 113
 114   // Convert instructions...
 115 STATISTIC(NumFastIselFailTrunc,"Fast isel fails on Trunc");
 116 STATISTIC(NumFastIselFailZExt,"Fast isel fails on ZExt");
 117 STATISTIC(NumFastIselFailSExt,"Fast isel fails on SExt");
 118 STATISTIC(NumFastIselFailFPTrunc,"Fast isel fails on FPTrunc");
 119 STATISTIC(NumFastIselFailFPExt,"Fast isel fails on FPExt");
 120 STATISTIC(NumFastIselFailFPToUI,"Fast isel fails on FPToUI");
 121 STATISTIC(NumFastIselFailFPToSI,"Fast isel fails on FPToSI");
 122 STATISTIC(NumFastIselFailUIToFP,"Fast isel fails on UIToFP");
 123 STATISTIC(NumFastIselFailSIToFP,"Fast isel fails on SIToFP");
 124 STATISTIC(NumFastIselFailIntToPtr,"Fast isel fails on IntToPtr");
 125 STATISTIC(NumFastIselFailPtrToInt,"Fast isel fails on PtrToInt");
 126 STATISTIC(NumFastIselFailBitCast,"Fast isel fails on BitCast");
 127
 128   // Other instructions...
 129 STATISTIC(NumFastIselFailICmp,"Fast isel fails on ICmp");
 130 STATISTIC(NumFastIselFailFCmp,"Fast isel fails on FCmp");
 131 STATISTIC(NumFastIselFailPHI,"Fast isel fails on PHI");
 132 STATISTIC(NumFastIselFailSelect,"Fast isel fails on Select");
 133 STATISTIC(NumFastIselFailCall,"Fast isel fails on Call");
 134 STATISTIC(NumFastIselFailShl,"Fast isel fails on Shl");
 135 STATISTIC(NumFastIselFailLShr,"Fast isel fails on LShr");
 136 STATISTIC(NumFastIselFailAShr,"Fast isel fails on AShr");
 137 STATISTIC(NumFastIselFailVAArg,"Fast isel fails on VAArg");
 138 STATISTIC(NumFastIselFailExtractElement,"Fast isel fails on ExtractElement");
 139 STATISTIC(NumFastIselFailInsertElement,"Fast isel fails on InsertElement");
 140 STATISTIC(NumFastIselFailShuffleVector,"Fast isel fails on ShuffleVector");
 141 STATISTIC(NumFastIselFailExtractValue,"Fast isel fails on ExtractValue");
 142 STATISTIC(NumFastIselFailInsertValue,"Fast isel fails on InsertValue");
 143 STATISTIC(NumFastIselFailLandingPad,"Fast isel fails on LandingPad");
 144 #endif
 145
 146 static cl::opt<bool>
 147 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
 148           cl::desc("Enable verbose messages in the \"fast\" "
 149                    "instruction selector"));
 150 static cl::opt<bool>
 151 EnableFastISelAbort("fast-isel-abort", cl::Hidden,
 152           cl::desc("Enable abort calls when \"fast\" instruction selection "
 153                    "fails to lower an instruction"));
 154 static cl::opt<bool>
 155 EnableFastISelAbortArgs("fast-isel-abort-args", cl::Hidden,
 156           cl::desc("Enable abort calls when \"fast\" instruction selection "
 157                    "fails to lower a formal argument"));
 158
 159 static cl::opt<bool>
 160 UseMBPI("use-mbpi",
 161         cl::desc("use Machine Branch Probability Info"),
 162         cl::init(true), cl::Hidden);
 163
 164 #ifndef NDEBUG
 165 static cl::opt<bool>
 166 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
 167           cl::desc("Pop up a window to show dags before the first "
 168                    "dag combine pass"));
 169 static cl::opt<bool>
 170 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
 171           cl::desc("Pop up a window to show dags before legalize types"));
 172 static cl::opt<bool>
 173 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
 174           cl::desc("Pop up a window to show dags before legalize"));
 175 static cl::opt<bool>
 176 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
 177           cl::desc("Pop up a window to show dags before the second "
 178                    "dag combine pass"));
 179 static cl::opt<bool>
 180 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
 181           cl::desc("Pop up a window to show dags before the post legalize types"
 182                    " dag combine pass"));
 183 static cl::opt<bool>
 184 ViewISelDAGs("view-isel-dags", cl::Hidden,
 185           cl::desc("Pop up a window to show isel dags as they are selected"));
 186 static cl::opt<bool>
 187 ViewSchedDAGs("view-sched-dags", cl::Hidden,
 188           cl::desc("Pop up a window to show sched dags as they are processed"));
 189 static cl::opt<bool>
 190 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
 191       cl::desc("Pop up a window to show SUnit dags after they are processed"));
 192 #else
 193 static const bool ViewDAGCombine1 = false,
 194                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
 195                   ViewDAGCombine2 = false,
 196                   ViewDAGCombineLT = false,
 197                   ViewISelDAGs = false, ViewSchedDAGs = false,
 198                   ViewSUnitDAGs = false;
 199 #endif
 200
 201 //===---------------------------------------------------------------------===//
 202 ///
 203 /// RegisterScheduler class - Track the registration of instruction schedulers.
 204 ///
 205 //===---------------------------------------------------------------------===//
 206 MachinePassRegistry RegisterScheduler::Registry;
 207
 208 //===---------------------------------------------------------------------===//
 209 ///
 210 /// ISHeuristic command line option for instruction schedulers.
 211 ///
 212 //===---------------------------------------------------------------------===//
 213 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
 214                RegisterPassParser<RegisterScheduler> >
 215 ISHeuristic("pre-RA-sched",
 216             cl::init(&createDefaultScheduler),
 217             cl::desc("Instruction schedulers available (before register"
 218                      " allocation):"));
 219
 220 static RegisterScheduler
 221 defaultListDAGScheduler("default", "Best scheduler for the target",
 222                         createDefaultScheduler);
 223
 224 namespace llvm {
 225   //===--------------------------------------------------------------------===//
 226   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 227   /// for the target.
 228   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
 229                                              CodeGenOpt::Level OptLevel) {
 230     const TargetLowering *TLI = IS->getTargetLowering();
 231     const TargetSubtargetInfo &ST = IS->TM.getSubtarget<TargetSubtargetInfo>();
 232
 233     if (OptLevel == CodeGenOpt::None || ST.useMachineScheduler() ||
 234         TLI->getSchedulingPreference() == Sched::Source)
 235       return createSourceListDAGScheduler(IS, OptLevel);
 236     if (TLI->getSchedulingPreference() == Sched::RegPressure)
 237       return createBURRListDAGScheduler(IS, OptLevel);
 238     if (TLI->getSchedulingPreference() == Sched::Hybrid)
 239       return createHybridListDAGScheduler(IS, OptLevel);
 240     if (TLI->getSchedulingPreference() == Sched::VLIW)
 241       return createVLIWDAGScheduler(IS, OptLevel);
 242     assert(TLI->getSchedulingPreference() == Sched::ILP &&
 243            "Unknown sched type!");
 244     return createILPListDAGScheduler(IS, OptLevel);
 245   }
 246 }
 247
 248 // EmitInstrWithCustomInserter - This method should be implemented by targets
 249 // that mark instructions with the 'usesCustomInserter' flag.  These
 250 // instructions are special in various ways, which require special support to
 251 // insert.  The specified MachineInstr is created but not inserted into any
 252 // basic blocks, and this method is called to expand it into a sequence of
 253 // instructions, potentially also creating new basic blocks and control flow.
 254 // When new basic blocks are inserted and the edges from MBB to its successors
 255 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
 256 // DenseMap.
 257 MachineBasicBlock *
 258 TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 259                                             MachineBasicBlock *MBB) const {
 260 #ifndef NDEBUG
 261   dbgs() << "If a target marks an instruction with "
 262           "'usesCustomInserter', it must implement "
 263           "TargetLowering::EmitInstrWithCustomInserter!";
 264 #endif
 265   llvm_unreachable(0);
 266 }
 267
 268 void TargetLowering::AdjustInstrPostInstrSelection(MachineInstr *MI,
 269                                                    SDNode *Node) const {
 270   assert(!MI->hasPostISelHook() &&
 271          "If a target marks an instruction with 'hasPostISelHook', "
 272          "it must implement TargetLowering::AdjustInstrPostInstrSelection!");
 273 }
 274
 275 //===----------------------------------------------------------------------===//
 276 // SelectionDAGISel code
 277 //===----------------------------------------------------------------------===//
 278
 279 SelectionDAGISel::SelectionDAGISel(TargetMachine &tm,
 280                                    CodeGenOpt::Level OL) :
 281   MachineFunctionPass(ID), TM(tm),
 282   FuncInfo(new FunctionLoweringInfo(TM)),
 283   CurDAG(new SelectionDAG(tm, OL)),
 284   SDB(new SelectionDAGBuilder(*CurDAG, *FuncInfo, OL)),
 285   GFI(),
 286   OptLevel(OL),
 287   DAGSize(0) {
 288     initializeGCModuleInfoPass(*PassRegistry::getPassRegistry());
 289     initializeAliasAnalysisAnalysisGroup(*PassRegistry::getPassRegistry());
 290     initializeBranchProbabilityInfoPass(*PassRegistry::getPassRegistry());
 291     initializeTargetLibraryInfoPass(*PassRegistry::getPassRegistry());
 292   }
 293
 294 SelectionDAGISel::~SelectionDAGISel() {
 295   delete SDB;
 296   delete CurDAG;
 297   delete FuncInfo;
 298 }
 299
 300 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
 301   AU.addRequired<AliasAnalysis>();
 302   AU.addPreserved<AliasAnalysis>();
 303   AU.addRequired<GCModuleInfo>();
 304   AU.addPreserved<GCModuleInfo>();
 305   AU.addRequired<TargetLibraryInfo>();
 306   if (UseMBPI && OptLevel != CodeGenOpt::None)
 307     AU.addRequired<BranchProbabilityInfo>();
 308   MachineFunctionPass::getAnalysisUsage(AU);
 309 }
 310
 311 /// SplitCriticalSideEffectEdges - Look for critical edges with a PHI value that
 312 /// may trap on it.  In this case we have to split the edge so that the path
 313 /// through the predecessor block that doesn't go to the phi block doesn't
 314 /// execute the possibly trapping instruction.
 315 ///
 316 /// This is required for correctness, so it must be done at -O0.
 317 ///
 318 static void SplitCriticalSideEffectEdges(Function &Fn, Pass *SDISel) {
 319   // Loop for blocks with phi nodes.
 320   for (Function::iterator BB = Fn.begin(), E = Fn.end(); BB != E; ++BB) {
 321     PHINode *PN = dyn_cast<PHINode>(BB->begin());
 322     if (PN == 0) continue;
 323
 324   ReprocessBlock:
 325     // For each block with a PHI node, check to see if any of the input values
 326     // are potentially trapping constant expressions.  Constant expressions are
 327     // the only potentially trapping value that can occur as the argument to a
 328     // PHI.
 329     for (BasicBlock::iterator I = BB->begin(); (PN = dyn_cast<PHINode>(I)); ++I)
 330       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 331         ConstantExpr *CE = dyn_cast<ConstantExpr>(PN->getIncomingValue(i));
 332         if (CE == 0 || !CE->canTrap()) continue;
 333
 334         // The only case we have to worry about is when the edge is critical.
 335         // Since this block has a PHI Node, we assume it has multiple input
 336         // edges: check to see if the pred has multiple successors.
 337         BasicBlock *Pred = PN->getIncomingBlock(i);
 338         if (Pred->getTerminator()->getNumSuccessors() == 1)
 339           continue;
 340
 341         // Okay, we have to split this edge.
 342         SplitCriticalEdge(Pred->getTerminator(),
 343                           GetSuccessorNumber(Pred, BB), SDISel, true);
 344         goto ReprocessBlock;
 345       }
 346   }
 347 }
 348
 349 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
 350   // Do some sanity-checking on the command-line options.
 351   assert((!EnableFastISelVerbose || TM.Options.EnableFastISel) &&
 352          "-fast-isel-verbose requires -fast-isel");
 353   assert((!EnableFastISelAbort || TM.Options.EnableFastISel) &&
 354          "-fast-isel-abort requires -fast-isel");
 355
 356   const Function &Fn = *mf.getFunction();
 357   const TargetInstrInfo &TII = *TM.getInstrInfo();
 358   const TargetRegisterInfo &TRI = *TM.getRegisterInfo();
 359   const TargetLowering *TLI = TM.getTargetLowering();
 360
 361   MF = &mf;
 362   RegInfo = &MF->getRegInfo();
 363   AA = &getAnalysis<AliasAnalysis>();
 364   LibInfo = &getAnalysis<TargetLibraryInfo>();
 365   TTI = getAnalysisIfAvailable<TargetTransformInfo>();
 366   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : 0;
 367
 368   TargetSubtargetInfo &ST =
 369     const_cast<TargetSubtargetInfo&>(TM.getSubtarget<TargetSubtargetInfo>());
 370   ST.resetSubtargetFeatures(MF);
 371   TM.resetTargetOptions(MF);
 372
 373   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
 374
 375   SplitCriticalSideEffectEdges(const_cast<Function&>(Fn), this);
 376
 377   CurDAG->init(*MF, TTI, TLI);
 378   FuncInfo->set(Fn, *MF);
 379
 380   if (UseMBPI && OptLevel != CodeGenOpt::None)
 381     FuncInfo->BPI = &getAnalysis<BranchProbabilityInfo>();
 382   else
 383     FuncInfo->BPI = 0;
 384
 385   SDB->init(GFI, *AA, LibInfo);
 386
 387   MF->setHasMSInlineAsm(false);
 388   SelectAllBasicBlocks(Fn);
 389
 390   // If the first basic block in the function has live ins that need to be
 391   // copied into vregs, emit the copies into the top of the block before
 392   // emitting the code for the block.
 393   MachineBasicBlock *EntryMBB = MF->begin();
 394   RegInfo->EmitLiveInCopies(EntryMBB, TRI, TII);
 395
 396   DenseMap<unsigned, unsigned> LiveInMap;
 397   if (!FuncInfo->ArgDbgValues.empty())
 398     for (MachineRegisterInfo::livein_iterator LI = RegInfo->livein_begin(),
 399            E = RegInfo->livein_end(); LI != E; ++LI)
 400       if (LI->second)
 401         LiveInMap.insert(std::make_pair(LI->first, LI->second));
 402
 403   // Insert DBG_VALUE instructions for function arguments to the entry block.
 404   for (unsigned i = 0, e = FuncInfo->ArgDbgValues.size(); i != e; ++i) {
 405     MachineInstr *MI = FuncInfo->ArgDbgValues[e-i-1];
 406     bool hasFI = MI->getOperand(0).isFI();
 407     unsigned Reg =
 408         hasFI ? TRI.getFrameRegister(*MF) : MI->getOperand(0).getReg();
 409     if (TargetRegisterInfo::isPhysicalRegister(Reg))
 410       EntryMBB->insert(EntryMBB->begin(), MI);
 411     else {
 412       MachineInstr *Def = RegInfo->getVRegDef(Reg);
 413       if (Def) {
 414         MachineBasicBlock::iterator InsertPos = Def;
 415         // FIXME: VR def may not be in entry block.
 416         Def->getParent()->insert(llvm::next(InsertPos), MI);
 417       } else
 418         DEBUG(dbgs() << "Dropping debug info for dead vreg"
 419               << TargetRegisterInfo::virtReg2Index(Reg) << "\n");
 420     }
 421
 422     // If Reg is live-in then update debug info to track its copy in a vreg.
 423     DenseMap<unsigned, unsigned>::iterator LDI = LiveInMap.find(Reg);
 424     if (LDI != LiveInMap.end()) {
 425       assert(!hasFI && "There's no handling of frame pointer updating here yet "
 426                        "- add if needed");
 427       MachineInstr *Def = RegInfo->getVRegDef(LDI->second);
 428       MachineBasicBlock::iterator InsertPos = Def;
 429       const MDNode *Variable =
 430         MI->getOperand(MI->getNumOperands()-1).getMetadata();
 431       bool IsIndirect = MI->isIndirectDebugValue();
 432       unsigned Offset = IsIndirect ? MI->getOperand(1).getImm() : 0;
 433       // Def is never a terminator here, so it is ok to increment InsertPos.
 434       BuildMI(*EntryMBB, ++InsertPos, MI->getDebugLoc(),
 435               TII.get(TargetOpcode::DBG_VALUE),
 436               IsIndirect,
 437               LDI->second, Offset, Variable);
 438
 439       // If this vreg is directly copied into an exported register then
 440       // that COPY instructions also need DBG_VALUE, if it is the only
 441       // user of LDI->second.
 442       MachineInstr *CopyUseMI = NULL;
 443       for (MachineRegisterInfo::use_iterator
 444              UI = RegInfo->use_begin(LDI->second);
 445            MachineInstr *UseMI = UI.skipInstruction();) {
 446         if (UseMI->isDebugValue()) continue;
 447         if (UseMI->isCopy() && !CopyUseMI && UseMI->getParent() == EntryMBB) {
 448           CopyUseMI = UseMI; continue;
 449         }
 450         // Otherwise this is another use or second copy use.
 451         CopyUseMI = NULL; break;
 452       }
 453       if (CopyUseMI) {
 454         MachineInstr *NewMI =
 455           BuildMI(*MF, CopyUseMI->getDebugLoc(),
 456                   TII.get(TargetOpcode::DBG_VALUE),
 457                   IsIndirect,
 458                   CopyUseMI->getOperand(0).getReg(),
 459                   Offset, Variable);
 460         MachineBasicBlock::iterator Pos = CopyUseMI;
 461         EntryMBB->insertAfter(Pos, NewMI);
 462       }
 463     }
 464   }
 465
 466   // Determine if there are any calls in this machine function.
 467   MachineFrameInfo *MFI = MF->getFrameInfo();
 468   for (MachineFunction::const_iterator I = MF->begin(), E = MF->end(); I != E;
 469        ++I) {
 470
 471     if (MFI->hasCalls() && MF->hasMSInlineAsm())
 472       break;
 473
 474     const MachineBasicBlock *MBB = I;
 475     for (MachineBasicBlock::const_iterator II = MBB->begin(), IE = MBB->end();
 476          II != IE; ++II) {
 477       const MCInstrDesc &MCID = TM.getInstrInfo()->get(II->getOpcode());
 478       if ((MCID.isCall() && !MCID.isReturn()) ||
 479           II->isStackAligningInlineAsm()) {
 480         MFI->setHasCalls(true);
 481       }
 482       if (II->isMSInlineAsm()) {
 483         MF->setHasMSInlineAsm(true);
 484       }
 485     }
 486   }
 487
 488   // Determine if there is a call to setjmp in the machine function.
 489   MF->setExposesReturnsTwice(Fn.callsFunctionThatReturnsTwice());
 490
 491   // Replace forward-declared registers with the registers containing
 492   // the desired value.
 493   MachineRegisterInfo &MRI = MF->getRegInfo();
 494   for (DenseMap<unsigned, unsigned>::iterator
 495        I = FuncInfo->RegFixups.begin(), E = FuncInfo->RegFixups.end();
 496        I != E; ++I) {
 497     unsigned From = I->first;
 498     unsigned To = I->second;
 499     // If To is also scheduled to be replaced, find what its ultimate
 500     // replacement is.
 501     for (;;) {
 502       DenseMap<unsigned, unsigned>::iterator J = FuncInfo->RegFixups.find(To);
 503       if (J == E) break;
 504       To = J->second;
 505     }
 506     // Make sure the new register has a sufficiently constrained register class.
 507     if (TargetRegisterInfo::isVirtualRegister(From) &&
 508         TargetRegisterInfo::isVirtualRegister(To))
 509       MRI.constrainRegClass(To, MRI.getRegClass(From));
 510     // Replace it.
 511     MRI.replaceRegWith(From, To);
 512   }
 513
 514   // Freeze the set of reserved registers now that MachineFrameInfo has been
 515   // set up. All the information required by getReservedRegs() should be
 516   // available now.
 517   MRI.freezeReservedRegs(*MF);
 518
 519   // Release function-specific state. SDB and CurDAG are already cleared
 520   // at this point.
 521   FuncInfo->clear();
 522
 523   return true;
 524 }
 525
 526 void SelectionDAGISel::SelectBasicBlock(BasicBlock::const_iterator Begin,
 527                                         BasicBlock::const_iterator End,
 528                                         bool &HadTailCall) {
 529   // Lower all of the non-terminator instructions. If a call is emitted
 530   // as a tail call, cease emitting nodes for this block. Terminators
 531   // are handled below.
 532   for (BasicBlock::const_iterator I = Begin; I != End && !SDB->HasTailCall; ++I)
 533     SDB->visit(*I);
 534
 535   // Make sure the root of the DAG is up-to-date.
 536   CurDAG->setRoot(SDB->getControlRoot());
 537   HadTailCall = SDB->HasTailCall;
 538   SDB->clear();
 539
 540   // Final step, emit the lowered DAG as machine code.
 541   CodeGenAndEmitDAG();
 542 }
 543
 544 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
 545   SmallPtrSet<SDNode*, 128> VisitedNodes;
 546   SmallVector<SDNode*, 128> Worklist;
 547
 548   Worklist.push_back(CurDAG->getRoot().getNode());
 549
 550   APInt KnownZero;
 551   APInt KnownOne;
 552
 553   do {
 554     SDNode *N = Worklist.pop_back_val();
 555
 556     // If we've already seen this node, ignore it.
 557     if (!VisitedNodes.insert(N))
 558       continue;
 559
 560     // Otherwise, add all chain operands to the worklist.
 561     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 562       if (N->getOperand(i).getValueType() == MVT::Other)
 563         Worklist.push_back(N->getOperand(i).getNode());
 564
 565     // If this is a CopyToReg with a vreg dest, process it.
 566     if (N->getOpcode() != ISD::CopyToReg)
 567       continue;
 568
 569     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
 570     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 571       continue;
 572
 573     // Ignore non-scalar or non-integer values.
 574     SDValue Src = N->getOperand(2);
 575     EVT SrcVT = Src.getValueType();
 576     if (!SrcVT.isInteger() || SrcVT.isVector())
 577       continue;
 578
 579     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
 580     CurDAG->ComputeMaskedBits(Src, KnownZero, KnownOne);
 581     FuncInfo->AddLiveOutRegInfo(DestReg, NumSignBits, KnownZero, KnownOne);
 582   } while (!Worklist.empty());
 583 }
 584
 585 void SelectionDAGISel::CodeGenAndEmitDAG() {
 586   std::string GroupName;
 587   if (TimePassesIsEnabled)
 588     GroupName = "Instruction Selection and Scheduling";
 589   std::string BlockName;
 590   int BlockNumber = -1;
 591   (void)BlockNumber;
 592 #ifdef NDEBUG
 593   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
 594       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
 595       ViewSUnitDAGs)
 596 #endif
 597   {
 598     BlockNumber = FuncInfo->MBB->getNumber();
 599     BlockName = MF->getName().str() + ":" +
 600                 FuncInfo->MBB->getBasicBlock()->getName().str();
 601   }
 602   DEBUG(dbgs() << "Initial selection DAG: BB#" << BlockNumber
 603         << " '" << BlockName << "'\n"; CurDAG->dump());
 604
 605   if (ViewDAGCombine1) CurDAG->viewGraph("dag-combine1 input for " + BlockName);
 606
 607   // Run the DAG combiner in pre-legalize mode.
 608   {
 609     NamedRegionTimer T("DAG Combining 1", GroupName, TimePassesIsEnabled);
 610     CurDAG->Combine(BeforeLegalizeTypes, *AA, OptLevel);
 611   }
 612
 613   DEBUG(dbgs() << "Optimized lowered selection DAG: BB#" << BlockNumber
 614         << " '" << BlockName << "'\n"; CurDAG->dump());
 615
 616   // Second step, hack on the DAG until it only uses operations and types that
 617   // the target supports.
 618   if (ViewLegalizeTypesDAGs) CurDAG->viewGraph("legalize-types input for " +
 619                                                BlockName);
 620
 621   bool Changed;
 622   {
 623     NamedRegionTimer T("Type Legalization", GroupName, TimePassesIsEnabled);
 624     Changed = CurDAG->LegalizeTypes();
 625   }
 626
 627   DEBUG(dbgs() << "Type-legalized selection DAG: BB#" << BlockNumber
 628         << " '" << BlockName << "'\n"; CurDAG->dump());
 629
 630   if (Changed) {
 631     if (ViewDAGCombineLT)
 632       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
 633
 634     // Run the DAG combiner in post-type-legalize mode.
 635     {
 636       NamedRegionTimer T("DAG Combining after legalize types", GroupName,
 637                          TimePassesIsEnabled);
 638       CurDAG->Combine(AfterLegalizeTypes, *AA, OptLevel);
 639     }
 640
 641     DEBUG(dbgs() << "Optimized type-legalized selection DAG: BB#" << BlockNumber
 642           << " '" << BlockName << "'\n"; CurDAG->dump());
 643
 644   }
 645
 646   {
 647     NamedRegionTimer T("Vector Legalization", GroupName, TimePassesIsEnabled);
 648     Changed = CurDAG->LegalizeVectors();
 649   }
 650
 651   if (Changed) {
 652     {
 653       NamedRegionTimer T("Type Legalization 2", GroupName, TimePassesIsEnabled);
 654       CurDAG->LegalizeTypes();
 655     }
 656
 657     if (ViewDAGCombineLT)
 658       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
 659
 660     // Run the DAG combiner in post-type-legalize mode.
 661     {
 662       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName,
 663                          TimePassesIsEnabled);
 664       CurDAG->Combine(AfterLegalizeVectorOps, *AA, OptLevel);
 665     }
 666
 667     DEBUG(dbgs() << "Optimized vector-legalized selection DAG: BB#"
 668           << BlockNumber << " '" << BlockName << "'\n"; CurDAG->dump());
 669   }
 670
 671   CurDAG->NewNodesMustHaveLegalTypes = true;
 672
 673   if (ViewLegalizeDAGs) CurDAG->viewGraph("legalize input for " + BlockName);
 674
 675   {
 676     NamedRegionTimer T("DAG Legalization", GroupName, TimePassesIsEnabled);
 677     CurDAG->Legalize();
 678   }
 679
 680   DEBUG(dbgs() << "Legalized selection DAG: BB#" << BlockNumber
 681         << " '" << BlockName << "'\n"; CurDAG->dump());
 682
 683   if (ViewDAGCombine2) CurDAG->viewGraph("dag-combine2 input for " + BlockName);
 684
 685   // Run the DAG combiner in post-legalize mode.
 686   {
 687     NamedRegionTimer T("DAG Combining 2", GroupName, TimePassesIsEnabled);
 688     CurDAG->Combine(AfterLegalizeDAG, *AA, OptLevel);
 689   }
 690
 691   DEBUG(dbgs() << "Optimized legalized selection DAG: BB#" << BlockNumber
 692         << " '" << BlockName << "'\n"; CurDAG->dump());
 693
 694   if (OptLevel != CodeGenOpt::None)
 695     ComputeLiveOutVRegInfo();
 696
 697   if (ViewISelDAGs) CurDAG->viewGraph("isel input for " + BlockName);
 698
 699   // Third, instruction select all of the operations to machine code, adding the
 700   // code to the MachineBasicBlock.
 701   {
 702     NamedRegionTimer T("Instruction Selection", GroupName, TimePassesIsEnabled);
 703     DoInstructionSelection();
 704   }
 705
 706   DEBUG(dbgs() << "Selected selection DAG: BB#" << BlockNumber
 707         << " '" << BlockName << "'\n"; CurDAG->dump());
 708
 709   if (ViewSchedDAGs) CurDAG->viewGraph("scheduler input for " + BlockName);
 710
 711   // Schedule machine code.
 712   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
 713   {
 714     NamedRegionTimer T("Instruction Scheduling", GroupName,
 715                        TimePassesIsEnabled);
 716     Scheduler->Run(CurDAG, FuncInfo->MBB);
 717   }
 718
 719   if (ViewSUnitDAGs) Scheduler->viewGraph();
 720
 721   // Emit machine code to BB.  This can change 'BB' to the last block being
 722   // inserted into.
 723   MachineBasicBlock *FirstMBB = FuncInfo->MBB, *LastMBB;
 724   {
 725     NamedRegionTimer T("Instruction Creation", GroupName, TimePassesIsEnabled);
 726
 727     // FuncInfo->InsertPt is passed by reference and set to the end of the
 728     // scheduled instructions.
 729     LastMBB = FuncInfo->MBB = Scheduler->EmitSchedule(FuncInfo->InsertPt);
 730   }
 731
 732   // If the block was split, make sure we update any references that are used to
 733   // update PHI nodes later on.
 734   if (FirstMBB != LastMBB)
 735     SDB->UpdateSplitBlock(FirstMBB, LastMBB);
 736
 737   // Free the scheduler state.
 738   {
 739     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName,
 740                        TimePassesIsEnabled);
 741     delete Scheduler;
 742   }
 743
 744   // Free the SelectionDAG state, now that we're finished with it.
 745   CurDAG->clear();
 746 }
 747
 748 namespace {
 749 /// ISelUpdater - helper class to handle updates of the instruction selection
 750 /// graph.
 751 class ISelUpdater : public SelectionDAG::DAGUpdateListener {
 752   SelectionDAG::allnodes_iterator &ISelPosition;
 753 public:
 754   ISelUpdater(SelectionDAG &DAG, SelectionDAG::allnodes_iterator &isp)
 755     : SelectionDAG::DAGUpdateListener(DAG), ISelPosition(isp) {}
 756
 757   /// NodeDeleted - Handle nodes deleted from the graph. If the node being
 758   /// deleted is the current ISelPosition node, update ISelPosition.
 759   ///
 760   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 761     if (ISelPosition == SelectionDAG::allnodes_iterator(N))
 762       ++ISelPosition;
 763   }
 764 };
 765 } // end anonymous namespace
 766
 767 void SelectionDAGISel::DoInstructionSelection() {
 768   DEBUG(dbgs() << "===== Instruction selection begins: BB#"
 769         << FuncInfo->MBB->getNumber()
 770         << " '" << FuncInfo->MBB->getName() << "'\n");
 771
 772   PreprocessISelDAG();
 773
 774   // Select target instructions for the DAG.
 775   {
 776     // Number all nodes with a topological order and set DAGSize.
 777     DAGSize = CurDAG->AssignTopologicalOrder();
 778
 779     // Create a dummy node (which is not added to allnodes), that adds
 780     // a reference to the root node, preventing it from being deleted,
 781     // and tracking any changes of the root.
 782     HandleSDNode Dummy(CurDAG->getRoot());
 783     SelectionDAG::allnodes_iterator ISelPosition (CurDAG->getRoot().getNode());
 784     ++ISelPosition;
 785
 786     // Make sure that ISelPosition gets properly updated when nodes are deleted
 787     // in calls made from this function.
 788     ISelUpdater ISU(*CurDAG, ISelPosition);
 789
 790     // The AllNodes list is now topological-sorted. Visit the
 791     // nodes by starting at the end of the list (the root of the
 792     // graph) and preceding back toward the beginning (the entry
 793     // node).
 794     while (ISelPosition != CurDAG->allnodes_begin()) {
 795       SDNode *Node = --ISelPosition;
 796       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
 797       // but there are currently some corner cases that it misses. Also, this
 798       // makes it theoretically possible to disable the DAGCombiner.
 799       if (Node->use_empty())
 800         continue;
 801
 802       SDNode *ResNode = Select(Node);
 803
 804       // FIXME: This is pretty gross.  'Select' should be changed to not return
 805       // anything at all and this code should be nuked with a tactical strike.
 806
 807       // If node should not be replaced, continue with the next one.
 808       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
 809         continue;
 810       // Replace node.
 811       if (ResNode) {
 812         ReplaceUses(Node, ResNode);
 813       }
 814
 815       // If after the replacement this node is not used any more,
 816       // remove this dead node.
 817       if (Node->use_empty()) // Don't delete EntryToken, etc.
 818         CurDAG->RemoveDeadNode(Node);
 819     }
 820
 821     CurDAG->setRoot(Dummy.getValue());
 822   }
 823
 824   DEBUG(dbgs() << "===== Instruction selection ends:\n");
 825
 826   PostprocessISelDAG();
 827 }
 828
 829 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
 830 /// do other setup for EH landing-pad blocks.
 831 void SelectionDAGISel::PrepareEHLandingPad() {
 832   MachineBasicBlock *MBB = FuncInfo->MBB;
 833
 834   // Add a label to mark the beginning of the landing pad.  Deletion of the
 835   // landing pad can thus be detected via the MachineModuleInfo.
 836   MCSymbol *Label = MF->getMMI().addLandingPad(MBB);
 837
 838   // Assign the call site to the landing pad's begin label.
 839   MF->getMMI().setCallSiteLandingPad(Label, SDB->LPadToCallSiteMap[MBB]);
 840
 841   const MCInstrDesc &II = TM.getInstrInfo()->get(TargetOpcode::EH_LABEL);
 842   BuildMI(*MBB, FuncInfo->InsertPt, SDB->getCurDebugLoc(), II)
 843     .addSym(Label);
 844
 845   // Mark exception register as live in.
 846   const TargetLowering *TLI = getTargetLowering();
 847   const TargetRegisterClass *PtrRC = TLI->getRegClassFor(TLI->getPointerTy());
 848   if (unsigned Reg = TLI->getExceptionPointerRegister())
 849     FuncInfo->ExceptionPointerVirtReg = MBB->addLiveIn(Reg, PtrRC);
 850
 851   // Mark exception selector register as live in.
 852   if (unsigned Reg = TLI->getExceptionSelectorRegister())
 853     FuncInfo->ExceptionSelectorVirtReg = MBB->addLiveIn(Reg, PtrRC);
 854 }
 855
 856 /// isFoldedOrDeadInstruction - Return true if the specified instruction is
 857 /// side-effect free and is either dead or folded into a generated instruction.
 858 /// Return false if it needs to be emitted.
 859 static bool isFoldedOrDeadInstruction(const Instruction *I,
 860                                       FunctionLoweringInfo *FuncInfo) {
 861   return !I->mayWriteToMemory() && // Side-effecting instructions aren't folded.
 862          !isa<TerminatorInst>(I) && // Terminators aren't folded.
 863          !isa<DbgInfoIntrinsic>(I) &&  // Debug instructions aren't folded.
 864          !isa<LandingPadInst>(I) &&    // Landingpad instructions aren't folded.
 865          !FuncInfo->isExportedInst(I); // Exported instrs must be computed.
 866 }
 867
 868 #ifndef NDEBUG
 869 // Collect per Instruction statistics for fast-isel misses.  Only those
 870 // instructions that cause the bail are accounted for.  It does not account for
 871 // instructions higher in the block.  Thus, summing the per instructions stats
 872 // will not add up to what is reported by NumFastIselFailures.
 873 static void collectFailStats(const Instruction *I) {
 874   switch (I->getOpcode()) {
 875   default: assert (0 && "<Invalid operator> ");
 876
 877   // Terminators
 878   case Instruction::Ret:         NumFastIselFailRet++; return;
 879   case Instruction::Br:          NumFastIselFailBr++; return;
 880   case Instruction::Switch:      NumFastIselFailSwitch++; return;
 881   case Instruction::IndirectBr:  NumFastIselFailIndirectBr++; return;
 882   case Instruction::Invoke:      NumFastIselFailInvoke++; return;
 883   case Instruction::Resume:      NumFastIselFailResume++; return;
 884   case Instruction::Unreachable: NumFastIselFailUnreachable++; return;
 885
 886   // Standard binary operators...
 887   case Instruction::Add:  NumFastIselFailAdd++; return;
 888   case Instruction::FAdd: NumFastIselFailFAdd++; return;
 889   case Instruction::Sub:  NumFastIselFailSub++; return;
 890   case Instruction::FSub: NumFastIselFailFSub++; return;
 891   case Instruction::Mul:  NumFastIselFailMul++; return;
 892   case Instruction::FMul: NumFastIselFailFMul++; return;
 893   case Instruction::UDiv: NumFastIselFailUDiv++; return;
 894   case Instruction::SDiv: NumFastIselFailSDiv++; return;
 895   case Instruction::FDiv: NumFastIselFailFDiv++; return;
 896   case Instruction::URem: NumFastIselFailURem++; return;
 897   case Instruction::SRem: NumFastIselFailSRem++; return;
 898   case Instruction::FRem: NumFastIselFailFRem++; return;
 899
 900   // Logical operators...
 901   case Instruction::And: NumFastIselFailAnd++; return;
 902   case Instruction::Or:  NumFastIselFailOr++; return;
 903   case Instruction::Xor: NumFastIselFailXor++; return;
 904
 905   // Memory instructions...
 906   case Instruction::Alloca:        NumFastIselFailAlloca++; return;
 907   case Instruction::Load:          NumFastIselFailLoad++; return;
 908   case Instruction::Store:         NumFastIselFailStore++; return;
 909   case Instruction::AtomicCmpXchg: NumFastIselFailAtomicCmpXchg++; return;
 910   case Instruction::AtomicRMW:     NumFastIselFailAtomicRMW++; return;
 911   case Instruction::Fence:         NumFastIselFailFence++; return;
 912   case Instruction::GetElementPtr: NumFastIselFailGetElementPtr++; return;
 913
 914   // Convert instructions...
 915   case Instruction::Trunc:    NumFastIselFailTrunc++; return;
 916   case Instruction::ZExt:     NumFastIselFailZExt++; return;
 917   case Instruction::SExt:     NumFastIselFailSExt++; return;
 918   case Instruction::FPTrunc:  NumFastIselFailFPTrunc++; return;
 919   case Instruction::FPExt:    NumFastIselFailFPExt++; return;
 920   case Instruction::FPToUI:   NumFastIselFailFPToUI++; return;
 921   case Instruction::FPToSI:   NumFastIselFailFPToSI++; return;
 922   case Instruction::UIToFP:   NumFastIselFailUIToFP++; return;
 923   case Instruction::SIToFP:   NumFastIselFailSIToFP++; return;
 924   case Instruction::IntToPtr: NumFastIselFailIntToPtr++; return;
 925   case Instruction::PtrToInt: NumFastIselFailPtrToInt++; return;
 926   case Instruction::BitCast:  NumFastIselFailBitCast++; return;
 927
 928   // Other instructions...
 929   case Instruction::ICmp:           NumFastIselFailICmp++; return;
 930   case Instruction::FCmp:           NumFastIselFailFCmp++; return;
 931   case Instruction::PHI:            NumFastIselFailPHI++; return;
 932   case Instruction::Select:         NumFastIselFailSelect++; return;
 933   case Instruction::Call:           NumFastIselFailCall++; return;
 934   case Instruction::Shl:            NumFastIselFailShl++; return;
 935   case Instruction::LShr:           NumFastIselFailLShr++; return;
 936   case Instruction::AShr:           NumFastIselFailAShr++; return;
 937   case Instruction::VAArg:          NumFastIselFailVAArg++; return;
 938   case Instruction::ExtractElement: NumFastIselFailExtractElement++; return;
 939   case Instruction::InsertElement:  NumFastIselFailInsertElement++; return;
 940   case Instruction::ShuffleVector:  NumFastIselFailShuffleVector++; return;
 941   case Instruction::ExtractValue:   NumFastIselFailExtractValue++; return;
 942   case Instruction::InsertValue:    NumFastIselFailInsertValue++; return;
 943   case Instruction::LandingPad:     NumFastIselFailLandingPad++; return;
 944   }
 945 }
 946 #endif
 947
 948 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
 949   // Initialize the Fast-ISel state, if needed.
 950   FastISel *FastIS = 0;
 951   if (TM.Options.EnableFastISel)
 952     FastIS = getTargetLowering()->createFastISel(*FuncInfo, LibInfo);
 953
 954   // Iterate over all basic blocks in the function.
 955   ReversePostOrderTraversal<const Function*> RPOT(&Fn);
 956   for (ReversePostOrderTraversal<const Function*>::rpo_iterator
 957        I = RPOT.begin(), E = RPOT.end(); I != E; ++I) {
 958     const BasicBlock *LLVMBB = *I;
 959
 960     if (OptLevel != CodeGenOpt::None) {
 961       bool AllPredsVisited = true;
 962       for (const_pred_iterator PI = pred_begin(LLVMBB), PE = pred_end(LLVMBB);
 963            PI != PE; ++PI) {
 964         if (!FuncInfo->VisitedBBs.count(*PI)) {
 965           AllPredsVisited = false;
 966           break;
 967         }
 968       }
 969
 970       if (AllPredsVisited) {
 971         for (BasicBlock::const_iterator I = LLVMBB->begin();
 972              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
 973           FuncInfo->ComputePHILiveOutRegInfo(PN);
 974       } else {
 975         for (BasicBlock::const_iterator I = LLVMBB->begin();
 976              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
 977           FuncInfo->InvalidatePHILiveOutRegInfo(PN);
 978       }
 979
 980       FuncInfo->VisitedBBs.insert(LLVMBB);
 981     }
 982
 983     BasicBlock::const_iterator const Begin = LLVMBB->getFirstNonPHI();
 984     BasicBlock::const_iterator const End = LLVMBB->end();
 985     BasicBlock::const_iterator BI = End;
 986
 987     FuncInfo->MBB = FuncInfo->MBBMap[LLVMBB];
 988     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
 989
 990     // Setup an EH landing-pad block.
 991     FuncInfo->ExceptionPointerVirtReg = 0;
 992     FuncInfo->ExceptionSelectorVirtReg = 0;
 993     if (FuncInfo->MBB->isLandingPad())
 994       PrepareEHLandingPad();
 995
 996     // Before doing SelectionDAG ISel, see if FastISel has been requested.
 997     if (FastIS) {
 998       FastIS->startNewBlock();
 999
1000       // Emit code for any incoming arguments. This must happen before
1001       // beginning FastISel on the entry block.
1002       if (LLVMBB == &Fn.getEntryBlock()) {
1003         ++NumEntryBlocks;
1004
1005         // Lower any arguments needed in this block if this is the entry block.
1006         if (!FastIS->LowerArguments()) {
1007           // Fast isel failed to lower these arguments
1008           ++NumFastIselFailLowerArguments;
1009           if (EnableFastISelAbortArgs)
1010             llvm_unreachable("FastISel didn't lower all arguments");
1011
1012           // Use SelectionDAG argument lowering
1013           LowerArguments(Fn);
1014           CurDAG->setRoot(SDB->getControlRoot());
1015           SDB->clear();
1016           CodeGenAndEmitDAG();
1017         }
1018
1019         // If we inserted any instructions at the beginning, make a note of
1020         // where they are, so we can be sure to emit subsequent instructions
1021         // after them.
1022         if (FuncInfo->InsertPt != FuncInfo->MBB->begin())
1023           FastIS->setLastLocalValue(llvm::prior(FuncInfo->InsertPt));
1024         else
1025           FastIS->setLastLocalValue(0);
1026       }
1027
1028       unsigned NumFastIselRemaining = std::distance(Begin, End);
1029       // Do FastISel on as many instructions as possible.
1030       for (; BI != Begin; --BI) {
1031         const Instruction *Inst = llvm::prior(BI);
1032
1033         // If we no longer require this instruction, skip it.
1034         if (isFoldedOrDeadInstruction(Inst, FuncInfo)) {
1035           --NumFastIselRemaining;
1036           continue;
1037         }
1038
1039         // Bottom-up: reset the insert pos at the top, after any local-value
1040         // instructions.
1041         FastIS->recomputeInsertPt();
1042
1043         // Try to select the instruction with FastISel.
1044         if (FastIS->SelectInstruction(Inst)) {
1045           --NumFastIselRemaining;
1046           ++NumFastIselSuccess;
1047           // If fast isel succeeded, skip over all the folded instructions, and
1048           // then see if there is a load right before the selected instructions.
1049           // Try to fold the load if so.
1050           const Instruction *BeforeInst = Inst;
1051           while (BeforeInst != Begin) {
1052             BeforeInst = llvm::prior(BasicBlock::const_iterator(BeforeInst));
1053             if (!isFoldedOrDeadInstruction(BeforeInst, FuncInfo))
1054               break;
1055           }
1056           if (BeforeInst != Inst && isa<LoadInst>(BeforeInst) &&
1057               BeforeInst->hasOneUse() &&
1058               FastIS->tryToFoldLoad(cast<LoadInst>(BeforeInst), Inst)) {
1059             // If we succeeded, don't re-select the load.
1060             BI = llvm::next(BasicBlock::const_iterator(BeforeInst));
1061             --NumFastIselRemaining;
1062             ++NumFastIselSuccess;
1063           }
1064           continue;
1065         }
1066
1067 #ifndef NDEBUG
1068         if (EnableFastISelVerbose2)
1069           collectFailStats(Inst);
1070 #endif
1071
1072         // Then handle certain instructions as single-LLVM-Instruction blocks.
1073         if (isa<CallInst>(Inst)) {
1074
1075           if (EnableFastISelVerbose || EnableFastISelAbort) {
1076             dbgs() << "FastISel missed call: ";
1077             Inst->dump();
1078           }
1079
1080           if (!Inst->getType()->isVoidTy() && !Inst->use_empty()) {
1081             unsigned &R = FuncInfo->ValueMap[Inst];
1082             if (!R)
1083               R = FuncInfo->CreateRegs(Inst->getType());
1084           }
1085
1086           bool HadTailCall = false;
1087           MachineBasicBlock::iterator SavedInsertPt = FuncInfo->InsertPt;
1088           SelectBasicBlock(Inst, BI, HadTailCall);
1089
1090           // If the call was emitted as a tail call, we're done with the block.
1091           // We also need to delete any previously emitted instructions.
1092           if (HadTailCall) {
1093             FastIS->removeDeadCode(SavedInsertPt, FuncInfo->MBB->end());
1094             --BI;
1095             break;
1096           }
1097
1098           // Recompute NumFastIselRemaining as Selection DAG instruction
1099           // selection may have handled the call, input args, etc.
1100           unsigned RemainingNow = std::distance(Begin, BI);
1101           NumFastIselFailures += NumFastIselRemaining - RemainingNow;
1102           NumFastIselRemaining = RemainingNow;
1103           continue;
1104         }
1105
1106         if (isa<TerminatorInst>(Inst) && !isa<BranchInst>(Inst)) {
1107           // Don't abort, and use a different message for terminator misses.
1108           NumFastIselFailures += NumFastIselRemaining;
1109           if (EnableFastISelVerbose || EnableFastISelAbort) {
1110             dbgs() << "FastISel missed terminator: ";
1111             Inst->dump();
1112           }
1113         } else {
1114           NumFastIselFailures += NumFastIselRemaining;
1115           if (EnableFastISelVerbose || EnableFastISelAbort) {
1116             dbgs() << "FastISel miss: ";
1117             Inst->dump();
1118           }
1119           if (EnableFastISelAbort)
1120             // The "fast" selector couldn't handle something and bailed.
1121             // For the purpose of debugging, just abort.
1122             llvm_unreachable("FastISel didn't select the entire block");
1123         }
1124         break;
1125       }
1126
1127       FastIS->recomputeInsertPt();
1128     } else {
1129       // Lower any arguments needed in this block if this is the entry block.
1130       if (LLVMBB == &Fn.getEntryBlock()) {
1131         ++NumEntryBlocks;
1132         LowerArguments(Fn);
1133       }
1134     }
1135
1136     if (Begin != BI)
1137       ++NumDAGBlocks;
1138     else
1139       ++NumFastIselBlocks;
1140
1141     if (Begin != BI) {
1142       // Run SelectionDAG instruction selection on the remainder of the block
1143       // not handled by FastISel. If FastISel is not run, this is the entire
1144       // block.
1145       bool HadTailCall;
1146       SelectBasicBlock(Begin, BI, HadTailCall);
1147     }
1148
1149     FinishBasicBlock();
1150     FuncInfo->PHINodesToUpdate.clear();
1151   }
1152
1153   delete FastIS;
1154   SDB->clearDanglingDebugInfo();
1155   SDB->SPDescriptor.resetPerFunctionState();
1156 }
1157
1158 /// Given that the input MI is before a partial terminator sequence TSeq, return
1159 /// true if M + TSeq also a partial terminator sequence.
1160 ///
1161 /// A Terminator sequence is a sequence of MachineInstrs which at this point in
1162 /// lowering copy vregs into physical registers, which are then passed into
1163 /// terminator instructors so we can satisfy ABI constraints. A partial
1164 /// terminator sequence is an improper subset of a terminator sequence (i.e. it
1165 /// may be the whole terminator sequence).
1166 static bool MIIsInTerminatorSequence(const MachineInstr *MI) {
1167   // If we do not have a copy or an implicit def, we return true if and only if
1168   // MI is a debug value.
1169   if (!MI->isCopy() && !MI->isImplicitDef())
1170     // Sometimes DBG_VALUE MI sneak in between the copies from the vregs to the
1171     // physical registers if there is debug info associated with the terminator
1172     // of our mbb. We want to include said debug info in our terminator
1173     // sequence, so we return true in that case.
1174     return MI->isDebugValue();
1175
1176   // We have left the terminator sequence if we are not doing one of the
1177   // following:
1178   //
1179   // 1. Copying a vreg into a physical register.
1180   // 2. Copying a vreg into a vreg.
1181   // 3. Defining a register via an implicit def.
1182
1183   // OPI should always be a register definition...
1184   MachineInstr::const_mop_iterator OPI = MI->operands_begin();
1185   if (!OPI->isReg() || !OPI->isDef())
1186     return false;
1187
1188   // Defining any register via an implicit def is always ok.
1189   if (MI->isImplicitDef())
1190     return true;
1191
1192   // Grab the copy source...
1193   MachineInstr::const_mop_iterator OPI2 = OPI;
1194   ++OPI2;
1195   assert(OPI2 != MI->operands_end()
1196          && "Should have a copy implying we should have 2 arguments.");
1197
1198   // Make sure that the copy dest is not a vreg when the copy source is a
1199   // physical register.
1200   if (!OPI2->isReg() ||
1201       (!TargetRegisterInfo::isPhysicalRegister(OPI->getReg()) &&
1202        TargetRegisterInfo::isPhysicalRegister(OPI2->getReg())))
1203     return false;
1204
1205   return true;
1206 }
1207
1208 /// Find the split point at which to splice the end of BB into its success stack
1209 /// protector check machine basic block.
1210 ///
1211 /// On many platforms, due to ABI constraints, terminators, even before register
1212 /// allocation, use physical registers. This creates an issue for us since
1213 /// physical registers at this point can not travel across basic
1214 /// blocks. Luckily, selectiondag always moves physical registers into vregs
1215 /// when they enter functions and moves them through a sequence of copies back
1216 /// into the physical registers right before the terminator creating a
1217 /// ``Terminator Sequence''. This function is searching for the beginning of the
1218 /// terminator sequence so that we can ensure that we splice off not just the
1219 /// terminator, but additionally the copies that move the vregs into the
1220 /// physical registers.
1221 static MachineBasicBlock::iterator
1222 FindSplitPointForStackProtector(MachineBasicBlock *BB, DebugLoc DL) {
1223   MachineBasicBlock::iterator SplitPoint = BB->getFirstTerminator();
1224   //
1225   if (SplitPoint == BB->begin())
1226     return SplitPoint;
1227
1228   MachineBasicBlock::iterator Start = BB->begin();
1229   MachineBasicBlock::iterator Previous = SplitPoint;
1230   --Previous;
1231
1232   while (MIIsInTerminatorSequence(Previous)) {
1233     SplitPoint = Previous;
1234     if (Previous == Start)
1235       break;
1236     --Previous;
1237   }
1238
1239   return SplitPoint;
1240 }
1241
1242 void
1243 SelectionDAGISel::FinishBasicBlock() {
1244
1245   DEBUG(dbgs() << "Total amount of phi nodes to update: "
1246                << FuncInfo->PHINodesToUpdate.size() << "\n";
1247         for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i)
1248           dbgs() << "Node " << i << " : ("
1249                  << FuncInfo->PHINodesToUpdate[i].first
1250                  << ", " << FuncInfo->PHINodesToUpdate[i].second << ")\n");
1251
1252   const bool MustUpdatePHINodes = SDB->SwitchCases.empty() &&
1253                                   SDB->JTCases.empty() &&
1254                                   SDB->BitTestCases.empty();
1255
1256   // Next, now that we know what the last MBB the LLVM BB expanded is, update
1257   // PHI nodes in successors.
1258   if (MustUpdatePHINodes) {
1259     for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1260       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1261       assert(PHI->isPHI() &&
1262              "This is not a machine PHI node that we are updating!");
1263       if (!FuncInfo->MBB->isSuccessor(PHI->getParent()))
1264         continue;
1265       PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1266     }
1267   }
1268
1269   // Handle stack protector.
1270   if (SDB->SPDescriptor.shouldEmitStackProtector()) {
1271     MachineBasicBlock *ParentMBB = SDB->SPDescriptor.getParentMBB();
1272     MachineBasicBlock *SuccessMBB = SDB->SPDescriptor.getSuccessMBB();
1273
1274     // Find the split point to split the parent mbb. At the same time copy all
1275     // physical registers used in the tail of parent mbb into virtual registers
1276     // before the split point and back into physical registers after the split
1277     // point. This prevents us needing to deal with Live-ins and many other
1278     // register allocation issues caused by us splitting the parent mbb. The
1279     // register allocator will clean up said virtual copies later on.
1280     MachineBasicBlock::iterator SplitPoint =
1281       FindSplitPointForStackProtector(ParentMBB, SDB->getCurDebugLoc());
1282
1283     // Splice the terminator of ParentMBB into SuccessMBB.
1284     SuccessMBB->splice(SuccessMBB->end(), ParentMBB,
1285                        SplitPoint,
1286                        ParentMBB->end());
1287
1288     // Add compare/jump on neq/jump to the parent BB.
1289     FuncInfo->MBB = ParentMBB;
1290     FuncInfo->InsertPt = ParentMBB->end();
1291     SDB->visitSPDescriptorParent(SDB->SPDescriptor, ParentMBB);
1292     CurDAG->setRoot(SDB->getRoot());
1293     SDB->clear();
1294     CodeGenAndEmitDAG();
1295
1296     // CodeGen Failure MBB if we have not codegened it yet.
1297     MachineBasicBlock *FailureMBB = SDB->SPDescriptor.getFailureMBB();
1298     if (!FailureMBB->size()) {
1299       FuncInfo->MBB = FailureMBB;
1300       FuncInfo->InsertPt = FailureMBB->end();
1301       SDB->visitSPDescriptorFailure(SDB->SPDescriptor);
1302       CurDAG->setRoot(SDB->getRoot());
1303       SDB->clear();
1304       CodeGenAndEmitDAG();
1305     }
1306
1307     // Clear the Per-BB State.
1308     SDB->SPDescriptor.resetPerBBState();
1309   }
1310
1311   // If we updated PHI Nodes, return early.
1312   if (MustUpdatePHINodes)
1313     return;
1314
1315   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
1316     // Lower header first, if it wasn't already lowered
1317     if (!SDB->BitTestCases[i].Emitted) {
1318       // Set the current basic block to the mbb we wish to insert the code into
1319       FuncInfo->MBB = SDB->BitTestCases[i].Parent;
1320       FuncInfo->InsertPt = FuncInfo->MBB->end();
1321       // Emit the code
1322       SDB->visitBitTestHeader(SDB->BitTestCases[i], FuncInfo->MBB);
1323       CurDAG->setRoot(SDB->getRoot());
1324       SDB->clear();
1325       CodeGenAndEmitDAG();
1326     }
1327
1328     uint32_t UnhandledWeight = 0;
1329     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j)
1330       UnhandledWeight += SDB->BitTestCases[i].Cases[j].ExtraWeight;
1331
1332     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
1333       UnhandledWeight -= SDB->BitTestCases[i].Cases[j].ExtraWeight;
1334       // Set the current basic block to the mbb we wish to insert the code into
1335       FuncInfo->MBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1336       FuncInfo->InsertPt = FuncInfo->MBB->end();
1337       // Emit the code
1338       if (j+1 != ej)
1339         SDB->visitBitTestCase(SDB->BitTestCases[i],
1340                               SDB->BitTestCases[i].Cases[j+1].ThisBB,
1341                               UnhandledWeight,
1342                               SDB->BitTestCases[i].Reg,
1343                               SDB->BitTestCases[i].Cases[j],
1344                               FuncInfo->MBB);
1345       else
1346         SDB->visitBitTestCase(SDB->BitTestCases[i],
1347                               SDB->BitTestCases[i].Default,
1348                               UnhandledWeight,
1349                               SDB->BitTestCases[i].Reg,
1350                               SDB->BitTestCases[i].Cases[j],
1351                               FuncInfo->MBB);
1352
1353
1354       CurDAG->setRoot(SDB->getRoot());
1355       SDB->clear();
1356       CodeGenAndEmitDAG();
1357     }
1358
1359     // Update PHI Nodes
1360     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1361          pi != pe; ++pi) {
1362       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1363       MachineBasicBlock *PHIBB = PHI->getParent();
1364       assert(PHI->isPHI() &&
1365              "This is not a machine PHI node that we are updating!");
1366       // This is "default" BB. We have two jumps to it. From "header" BB and
1367       // from last "case" BB.
1368       if (PHIBB == SDB->BitTestCases[i].Default)
1369         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1370            .addMBB(SDB->BitTestCases[i].Parent)
1371            .addReg(FuncInfo->PHINodesToUpdate[pi].second)
1372            .addMBB(SDB->BitTestCases[i].Cases.back().ThisBB);
1373       // One of "cases" BB.
1374       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
1375            j != ej; ++j) {
1376         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1377         if (cBB->isSuccessor(PHIBB))
1378           PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(cBB);
1379       }
1380     }
1381   }
1382   SDB->BitTestCases.clear();
1383
1384   // If the JumpTable record is filled in, then we need to emit a jump table.
1385   // Updating the PHI nodes is tricky in this case, since we need to determine
1386   // whether the PHI is a successor of the range check MBB or the jump table MBB
1387   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
1388     // Lower header first, if it wasn't already lowered
1389     if (!SDB->JTCases[i].first.Emitted) {
1390       // Set the current basic block to the mbb we wish to insert the code into
1391       FuncInfo->MBB = SDB->JTCases[i].first.HeaderBB;
1392       FuncInfo->InsertPt = FuncInfo->MBB->end();
1393       // Emit the code
1394       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first,
1395                                 FuncInfo->MBB);
1396       CurDAG->setRoot(SDB->getRoot());
1397       SDB->clear();
1398       CodeGenAndEmitDAG();
1399     }
1400
1401     // Set the current basic block to the mbb we wish to insert the code into
1402     FuncInfo->MBB = SDB->JTCases[i].second.MBB;
1403     FuncInfo->InsertPt = FuncInfo->MBB->end();
1404     // Emit the code
1405     SDB->visitJumpTable(SDB->JTCases[i].second);
1406     CurDAG->setRoot(SDB->getRoot());
1407     SDB->clear();
1408     CodeGenAndEmitDAG();
1409
1410     // Update PHI Nodes
1411     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1412          pi != pe; ++pi) {
1413       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1414       MachineBasicBlock *PHIBB = PHI->getParent();
1415       assert(PHI->isPHI() &&
1416              "This is not a machine PHI node that we are updating!");
1417       // "default" BB. We can go there only from header BB.
1418       if (PHIBB == SDB->JTCases[i].second.Default)
1419         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1420            .addMBB(SDB->JTCases[i].first.HeaderBB);
1421       // JT BB. Just iterate over successors here
1422       if (FuncInfo->MBB->isSuccessor(PHIBB))
1423         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(FuncInfo->MBB);
1424     }
1425   }
1426   SDB->JTCases.clear();
1427
1428   // If the switch block involved a branch to one of the actual successors, we
1429   // need to update PHI nodes in that block.
1430   for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1431     MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1432     assert(PHI->isPHI() &&
1433            "This is not a machine PHI node that we are updating!");
1434     if (FuncInfo->MBB->isSuccessor(PHI->getParent()))
1435       PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1436   }
1437
1438   // If we generated any switch lowering information, build and codegen any
1439   // additional DAGs necessary.
1440   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1441     // Set the current basic block to the mbb we wish to insert the code into
1442     FuncInfo->MBB = SDB->SwitchCases[i].ThisBB;
1443     FuncInfo->InsertPt = FuncInfo->MBB->end();
1444
1445     // Determine the unique successors.
1446     SmallVector<MachineBasicBlock *, 2> Succs;
1447     Succs.push_back(SDB->SwitchCases[i].TrueBB);
1448     if (SDB->SwitchCases[i].TrueBB != SDB->SwitchCases[i].FalseBB)
1449       Succs.push_back(SDB->SwitchCases[i].FalseBB);
1450
1451     // Emit the code. Note that this could result in FuncInfo->MBB being split.
1452     SDB->visitSwitchCase(SDB->SwitchCases[i], FuncInfo->MBB);
1453     CurDAG->setRoot(SDB->getRoot());
1454     SDB->clear();
1455     CodeGenAndEmitDAG();
1456
1457     // Remember the last block, now that any splitting is done, for use in
1458     // populating PHI nodes in successors.
1459     MachineBasicBlock *ThisBB = FuncInfo->MBB;
1460
1461     // Handle any PHI nodes in successors of this chunk, as if we were coming
1462     // from the original BB before switch expansion.  Note that PHI nodes can
1463     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1464     // handle them the right number of times.
1465     for (unsigned i = 0, e = Succs.size(); i != e; ++i) {
1466       FuncInfo->MBB = Succs[i];
1467       FuncInfo->InsertPt = FuncInfo->MBB->end();
1468       // FuncInfo->MBB may have been removed from the CFG if a branch was
1469       // constant folded.
1470       if (ThisBB->isSuccessor(FuncInfo->MBB)) {
1471         for (MachineBasicBlock::iterator
1472              MBBI = FuncInfo->MBB->begin(), MBBE = FuncInfo->MBB->end();
1473              MBBI != MBBE && MBBI->isPHI(); ++MBBI) {
1474           MachineInstrBuilder PHI(*MF, MBBI);
1475           // This value for this PHI node is recorded in PHINodesToUpdate.
1476           for (unsigned pn = 0; ; ++pn) {
1477             assert(pn != FuncInfo->PHINodesToUpdate.size() &&
1478                    "Didn't find PHI entry!");
1479             if (FuncInfo->PHINodesToUpdate[pn].first == PHI) {
1480               PHI.addReg(FuncInfo->PHINodesToUpdate[pn].second).addMBB(ThisBB);
1481               break;
1482             }
1483           }
1484         }
1485       }
1486     }
1487   }
1488   SDB->SwitchCases.clear();
1489 }
1490
1491
1492 /// Create the scheduler. If a specific scheduler was specified
1493 /// via the SchedulerRegistry, use it, otherwise select the
1494 /// one preferred by the target.
1495 ///
1496 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1497   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1498
1499   if (!Ctor) {
1500     Ctor = ISHeuristic;
1501     RegisterScheduler::setDefault(Ctor);
1502   }
1503
1504   return Ctor(this, OptLevel);
1505 }
1506
1507 //===----------------------------------------------------------------------===//
1508 // Helper functions used by the generated instruction selector.
1509 //===----------------------------------------------------------------------===//
1510 // Calls to these methods are generated by tblgen.
1511
1512 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1513 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1514 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1515 /// specified in the .td file (e.g. 255).
1516 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1517                                     int64_t DesiredMaskS) const {
1518   const APInt &ActualMask = RHS->getAPIntValue();
1519   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1520
1521   // If the actual mask exactly matches, success!
1522   if (ActualMask == DesiredMask)
1523     return true;
1524
1525   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1526   if (ActualMask.intersects(~DesiredMask))
1527     return false;
1528
1529   // Otherwise, the DAG Combiner may have proven that the value coming in is
1530   // either already zero or is not demanded.  Check for known zero input bits.
1531   APInt NeededMask = DesiredMask & ~ActualMask;
1532   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1533     return true;
1534
1535   // TODO: check to see if missing bits are just not demanded.
1536
1537   // Otherwise, this pattern doesn't match.
1538   return false;
1539 }
1540
1541 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1542 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1543 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1544 /// specified in the .td file (e.g. 255).
1545 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1546                                    int64_t DesiredMaskS) const {
1547   const APInt &ActualMask = RHS->getAPIntValue();
1548   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1549
1550   // If the actual mask exactly matches, success!
1551   if (ActualMask == DesiredMask)
1552     return true;
1553
1554   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1555   if (ActualMask.intersects(~DesiredMask))
1556     return false;
1557
1558   // Otherwise, the DAG Combiner may have proven that the value coming in is
1559   // either already zero or is not demanded.  Check for known zero input bits.
1560   APInt NeededMask = DesiredMask & ~ActualMask;
1561
1562   APInt KnownZero, KnownOne;
1563   CurDAG->ComputeMaskedBits(LHS, KnownZero, KnownOne);
1564
1565   // If all the missing bits in the or are already known to be set, match!
1566   if ((NeededMask & KnownOne) == NeededMask)
1567     return true;
1568
1569   // TODO: check to see if missing bits are just not demanded.
1570
1571   // Otherwise, this pattern doesn't match.
1572   return false;
1573 }
1574
1575
1576 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1577 /// by tblgen.  Others should not call it.
1578 void SelectionDAGISel::
1579 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops) {
1580   std::vector<SDValue> InOps;
1581   std::swap(InOps, Ops);
1582
1583   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1584   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1585   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1586   Ops.push_back(InOps[InlineAsm::Op_ExtraInfo]);  // 3 (SideEffect, AlignStack)
1587
1588   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1589   if (InOps[e-1].getValueType() == MVT::Glue)
1590     --e;  // Don't process a glue operand if it is here.
1591
1592   while (i != e) {
1593     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1594     if (!InlineAsm::isMemKind(Flags)) {
1595       // Just skip over this operand, copying the operands verbatim.
1596       Ops.insert(Ops.end(), InOps.begin()+i,
1597                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1598       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1599     } else {
1600       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1601              "Memory operand with multiple values?");
1602       // Otherwise, this is a memory operand.  Ask the target to select it.
1603       std::vector<SDValue> SelOps;
1604       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps))
1605         report_fatal_error("Could not match memory address.  Inline asm"
1606                            " failure!");
1607
1608       // Add this to the output node.
1609       unsigned NewFlags =
1610         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1611       Ops.push_back(CurDAG->getTargetConstant(NewFlags, MVT::i32));
1612       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1613       i += 2;
1614     }
1615   }
1616
1617   // Add the glue input back if present.
1618   if (e != InOps.size())
1619     Ops.push_back(InOps.back());
1620 }
1621
1622 /// findGlueUse - Return use of MVT::Glue value produced by the specified
1623 /// SDNode.
1624 ///
1625 static SDNode *findGlueUse(SDNode *N) {
1626   unsigned FlagResNo = N->getNumValues()-1;
1627   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1628     SDUse &Use = I.getUse();
1629     if (Use.getResNo() == FlagResNo)
1630       return Use.getUser();
1631   }
1632   return NULL;
1633 }
1634
1635 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1636 /// This function recursively traverses up the operand chain, ignoring
1637 /// certain nodes.
1638 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1639                           SDNode *Root, SmallPtrSet<SDNode*, 16> &Visited,
1640                           bool IgnoreChains) {
1641   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1642   // greater than all of its (recursive) operands.  If we scan to a point where
1643   // 'use' is smaller than the node we're scanning for, then we know we will
1644   // never find it.
1645   //
1646   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1647   // happen because we scan down to newly selected nodes in the case of glue
1648   // uses.
1649   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1650     return false;
1651
1652   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1653   // won't fail if we scan it again.
1654   if (!Visited.insert(Use))
1655     return false;
1656
1657   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1658     // Ignore chain uses, they are validated by HandleMergeInputChains.
1659     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1660       continue;
1661
1662     SDNode *N = Use->getOperand(i).getNode();
1663     if (N == Def) {
1664       if (Use == ImmedUse || Use == Root)
1665         continue;  // We are not looking for immediate use.
1666       assert(N != Root);
1667       return true;
1668     }
1669
1670     // Traverse up the operand chain.
1671     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1672       return true;
1673   }
1674   return false;
1675 }
1676
1677 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1678 /// operand node N of U during instruction selection that starts at Root.
1679 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1680                                           SDNode *Root) const {
1681   if (OptLevel == CodeGenOpt::None) return false;
1682   return N.hasOneUse();
1683 }
1684
1685 /// IsLegalToFold - Returns true if the specific operand node N of
1686 /// U can be folded during instruction selection that starts at Root.
1687 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1688                                      CodeGenOpt::Level OptLevel,
1689                                      bool IgnoreChains) {
1690   if (OptLevel == CodeGenOpt::None) return false;
1691
1692   // If Root use can somehow reach N through a path that that doesn't contain
1693   // U then folding N would create a cycle. e.g. In the following
1694   // diagram, Root can reach N through X. If N is folded into into Root, then
1695   // X is both a predecessor and a successor of U.
1696   //
1697   //          [N*]           //
1698   //         ^   ^           //
1699   //        /     \          //
1700   //      [U*]    [X]?       //
1701   //        ^     ^          //
1702   //         \   /           //
1703   //          \ /            //
1704   //         [Root*]         //
1705   //
1706   // * indicates nodes to be folded together.
1707   //
1708   // If Root produces glue, then it gets (even more) interesting. Since it
1709   // will be "glued" together with its glue use in the scheduler, we need to
1710   // check if it might reach N.
1711   //
1712   //          [N*]           //
1713   //         ^   ^           //
1714   //        /     \          //
1715   //      [U*]    [X]?       //
1716   //        ^       ^        //
1717   //         \       \       //
1718   //          \      |       //
1719   //         [Root*] |       //
1720   //          ^      |       //
1721   //          f      |       //
1722   //          |      /       //
1723   //         [Y]    /        //
1724   //           ^   /         //
1725   //           f  /          //
1726   //           | /           //
1727   //          [GU]           //
1728   //
1729   // If GU (glue use) indirectly reaches N (the load), and Root folds N
1730   // (call it Fold), then X is a predecessor of GU and a successor of
1731   // Fold. But since Fold and GU are glued together, this will create
1732   // a cycle in the scheduling graph.
1733
1734   // If the node has glue, walk down the graph to the "lowest" node in the
1735   // glueged set.
1736   EVT VT = Root->getValueType(Root->getNumValues()-1);
1737   while (VT == MVT::Glue) {
1738     SDNode *GU = findGlueUse(Root);
1739     if (GU == NULL)
1740       break;
1741     Root = GU;
1742     VT = Root->getValueType(Root->getNumValues()-1);
1743
1744     // If our query node has a glue result with a use, we've walked up it.  If
1745     // the user (which has already been selected) has a chain or indirectly uses
1746     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1747     // this, we cannot ignore chains in this predicate.
1748     IgnoreChains = false;
1749   }
1750
1751
1752   SmallPtrSet<SDNode*, 16> Visited;
1753   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1754 }
1755
1756 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1757   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1758   SelectInlineAsmMemoryOperands(Ops);
1759
1760   EVT VTs[] = { MVT::Other, MVT::Glue };
1761   SDValue New = CurDAG->getNode(ISD::INLINEASM, SDLoc(N),
1762                                 VTs, &Ops[0], Ops.size());
1763   New->setNodeId(-1);
1764   return New.getNode();
1765 }
1766
1767 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1768   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1769 }
1770
1771 /// GetVBR - decode a vbr encoding whose top bit is set.
1772 LLVM_ATTRIBUTE_ALWAYS_INLINE static uint64_t
1773 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1774   assert(Val >= 128 && "Not a VBR");
1775   Val &= 127;  // Remove first vbr bit.
1776
1777   unsigned Shift = 7;
1778   uint64_t NextBits;
1779   do {
1780     NextBits = MatcherTable[Idx++];
1781     Val |= (NextBits&127) << Shift;
1782     Shift += 7;
1783   } while (NextBits & 128);
1784
1785   return Val;
1786 }
1787
1788
1789 /// UpdateChainsAndGlue - When a match is complete, this method updates uses of
1790 /// interior glue and chain results to use the new glue and chain results.
1791 void SelectionDAGISel::
1792 UpdateChainsAndGlue(SDNode *NodeToMatch, SDValue InputChain,
1793                     const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1794                     SDValue InputGlue,
1795                     const SmallVectorImpl<SDNode*> &GlueResultNodesMatched,
1796                     bool isMorphNodeTo) {
1797   SmallVector<SDNode*, 4> NowDeadNodes;
1798
1799   // Now that all the normal results are replaced, we replace the chain and
1800   // glue results if present.
1801   if (!ChainNodesMatched.empty()) {
1802     assert(InputChain.getNode() != 0 &&
1803            "Matched input chains but didn't produce a chain");
1804     // Loop over all of the nodes we matched that produced a chain result.
1805     // Replace all the chain results with the final chain we ended up with.
1806     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1807       SDNode *ChainNode = ChainNodesMatched[i];
1808
1809       // If this node was already deleted, don't look at it.
1810       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1811         continue;
1812
1813       // Don't replace the results of the root node if we're doing a
1814       // MorphNodeTo.
1815       if (ChainNode == NodeToMatch && isMorphNodeTo)
1816         continue;
1817
1818       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1819       if (ChainVal.getValueType() == MVT::Glue)
1820         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
1821       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
1822       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain);
1823
1824       // If the node became dead and we haven't already seen it, delete it.
1825       if (ChainNode->use_empty() &&
1826           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
1827         NowDeadNodes.push_back(ChainNode);
1828     }
1829   }
1830
1831   // If the result produces glue, update any glue results in the matched
1832   // pattern with the glue result.
1833   if (InputGlue.getNode() != 0) {
1834     // Handle any interior nodes explicitly marked.
1835     for (unsigned i = 0, e = GlueResultNodesMatched.size(); i != e; ++i) {
1836       SDNode *FRN = GlueResultNodesMatched[i];
1837
1838       // If this node was already deleted, don't look at it.
1839       if (FRN->getOpcode() == ISD::DELETED_NODE)
1840         continue;
1841
1842       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Glue &&
1843              "Doesn't have a glue result");
1844       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
1845                                         InputGlue);
1846
1847       // If the node became dead and we haven't already seen it, delete it.
1848       if (FRN->use_empty() &&
1849           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
1850         NowDeadNodes.push_back(FRN);
1851     }
1852   }
1853
1854   if (!NowDeadNodes.empty())
1855     CurDAG->RemoveDeadNodes(NowDeadNodes);
1856
1857   DEBUG(dbgs() << "ISEL: Match complete!\n");
1858 }
1859
1860 enum ChainResult {
1861   CR_Simple,
1862   CR_InducesCycle,
1863   CR_LeadsToInteriorNode
1864 };
1865
1866 /// WalkChainUsers - Walk down the users of the specified chained node that is
1867 /// part of the pattern we're matching, looking at all of the users we find.
1868 /// This determines whether something is an interior node, whether we have a
1869 /// non-pattern node in between two pattern nodes (which prevent folding because
1870 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
1871 /// between pattern nodes (in which case the TF becomes part of the pattern).
1872 ///
1873 /// The walk we do here is guaranteed to be small because we quickly get down to
1874 /// already selected nodes "below" us.
1875 static ChainResult
1876 WalkChainUsers(const SDNode *ChainedNode,
1877                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
1878                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
1879   ChainResult Result = CR_Simple;
1880
1881   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
1882          E = ChainedNode->use_end(); UI != E; ++UI) {
1883     // Make sure the use is of the chain, not some other value we produce.
1884     if (UI.getUse().getValueType() != MVT::Other) continue;
1885
1886     SDNode *User = *UI;
1887
1888     if (User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
1889       continue;
1890
1891     // If we see an already-selected machine node, then we've gone beyond the
1892     // pattern that we're selecting down into the already selected chunk of the
1893     // DAG.
1894     unsigned UserOpcode = User->getOpcode();
1895     if (User->isMachineOpcode() ||
1896         UserOpcode == ISD::CopyToReg ||
1897         UserOpcode == ISD::CopyFromReg ||
1898         UserOpcode == ISD::INLINEASM ||
1899         UserOpcode == ISD::EH_LABEL ||
1900         UserOpcode == ISD::LIFETIME_START ||
1901         UserOpcode == ISD::LIFETIME_END) {
1902       // If their node ID got reset to -1 then they've already been selected.
1903       // Treat them like a MachineOpcode.
1904       if (User->getNodeId() == -1)
1905         continue;
1906     }
1907
1908     // If we have a TokenFactor, we handle it specially.
1909     if (User->getOpcode() != ISD::TokenFactor) {
1910       // If the node isn't a token factor and isn't part of our pattern, then it
1911       // must be a random chained node in between two nodes we're selecting.
1912       // This happens when we have something like:
1913       //   x = load ptr
1914       //   call
1915       //   y = x+4
1916       //   store y -> ptr
1917       // Because we structurally match the load/store as a read/modify/write,
1918       // but the call is chained between them.  We cannot fold in this case
1919       // because it would induce a cycle in the graph.
1920       if (!std::count(ChainedNodesInPattern.begin(),
1921                       ChainedNodesInPattern.end(), User))
1922         return CR_InducesCycle;
1923
1924       // Otherwise we found a node that is part of our pattern.  For example in:
1925       //   x = load ptr
1926       //   y = x+4
1927       //   store y -> ptr
1928       // This would happen when we're scanning down from the load and see the
1929       // store as a user.  Record that there is a use of ChainedNode that is
1930       // part of the pattern and keep scanning uses.
1931       Result = CR_LeadsToInteriorNode;
1932       InteriorChainedNodes.push_back(User);
1933       continue;
1934     }
1935
1936     // If we found a TokenFactor, there are two cases to consider: first if the
1937     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
1938     // uses of the TF are in our pattern) we just want to ignore it.  Second,
1939     // the TokenFactor can be sandwiched in between two chained nodes, like so:
1940     //     [Load chain]
1941     //         ^
1942     //         |
1943     //       [Load]
1944     //       ^    ^
1945     //       |    \                    DAG's like cheese
1946     //      /       \                       do you?
1947     //     /         |
1948     // [TokenFactor] [Op]
1949     //     ^          ^
1950     //     |          |
1951     //      \        /
1952     //       \      /
1953     //       [Store]
1954     //
1955     // In this case, the TokenFactor becomes part of our match and we rewrite it
1956     // as a new TokenFactor.
1957     //
1958     // To distinguish these two cases, do a recursive walk down the uses.
1959     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
1960     case CR_Simple:
1961       // If the uses of the TokenFactor are just already-selected nodes, ignore
1962       // it, it is "below" our pattern.
1963       continue;
1964     case CR_InducesCycle:
1965       // If the uses of the TokenFactor lead to nodes that are not part of our
1966       // pattern that are not selected, folding would turn this into a cycle,
1967       // bail out now.
1968       return CR_InducesCycle;
1969     case CR_LeadsToInteriorNode:
1970       break;  // Otherwise, keep processing.
1971     }
1972
1973     // Okay, we know we're in the interesting interior case.  The TokenFactor
1974     // is now going to be considered part of the pattern so that we rewrite its
1975     // uses (it may have uses that are not part of the pattern) with the
1976     // ultimate chain result of the generated code.  We will also add its chain
1977     // inputs as inputs to the ultimate TokenFactor we create.
1978     Result = CR_LeadsToInteriorNode;
1979     ChainedNodesInPattern.push_back(User);
1980     InteriorChainedNodes.push_back(User);
1981     continue;
1982   }
1983
1984   return Result;
1985 }
1986
1987 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
1988 /// operation for when the pattern matched at least one node with a chains.  The
1989 /// input vector contains a list of all of the chained nodes that we match.  We
1990 /// must determine if this is a valid thing to cover (i.e. matching it won't
1991 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
1992 /// be used as the input node chain for the generated nodes.
1993 static SDValue
1994 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
1995                        SelectionDAG *CurDAG) {
1996   // Walk all of the chained nodes we've matched, recursively scanning down the
1997   // users of the chain result. This adds any TokenFactor nodes that are caught
1998   // in between chained nodes to the chained and interior nodes list.
1999   SmallVector<SDNode*, 3> InteriorChainedNodes;
2000   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2001     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
2002                        InteriorChainedNodes) == CR_InducesCycle)
2003       return SDValue(); // Would induce a cycle.
2004   }
2005
2006   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
2007   // that we are interested in.  Form our input TokenFactor node.
2008   SmallVector<SDValue, 3> InputChains;
2009   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2010     // Add the input chain of this node to the InputChains list (which will be
2011     // the operands of the generated TokenFactor) if it's not an interior node.
2012     SDNode *N = ChainNodesMatched[i];
2013     if (N->getOpcode() != ISD::TokenFactor) {
2014       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
2015         continue;
2016
2017       // Otherwise, add the input chain.
2018       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
2019       assert(InChain.getValueType() == MVT::Other && "Not a chain");
2020       InputChains.push_back(InChain);
2021       continue;
2022     }
2023
2024     // If we have a token factor, we want to add all inputs of the token factor
2025     // that are not part of the pattern we're matching.
2026     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
2027       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
2028                       N->getOperand(op).getNode()))
2029         InputChains.push_back(N->getOperand(op));
2030     }
2031   }
2032
2033   if (InputChains.size() == 1)
2034     return InputChains[0];
2035   return CurDAG->getNode(ISD::TokenFactor, SDLoc(ChainNodesMatched[0]),
2036                          MVT::Other, &InputChains[0], InputChains.size());
2037 }
2038
2039 /// MorphNode - Handle morphing a node in place for the selector.
2040 SDNode *SelectionDAGISel::
2041 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
2042           const SDValue *Ops, unsigned NumOps, unsigned EmitNodeInfo) {
2043   // It is possible we're using MorphNodeTo to replace a node with no
2044   // normal results with one that has a normal result (or we could be
2045   // adding a chain) and the input could have glue and chains as well.
2046   // In this case we need to shift the operands down.
2047   // FIXME: This is a horrible hack and broken in obscure cases, no worse
2048   // than the old isel though.
2049   int OldGlueResultNo = -1, OldChainResultNo = -1;
2050
2051   unsigned NTMNumResults = Node->getNumValues();
2052   if (Node->getValueType(NTMNumResults-1) == MVT::Glue) {
2053     OldGlueResultNo = NTMNumResults-1;
2054     if (NTMNumResults != 1 &&
2055         Node->getValueType(NTMNumResults-2) == MVT::Other)
2056       OldChainResultNo = NTMNumResults-2;
2057   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
2058     OldChainResultNo = NTMNumResults-1;
2059
2060   // Call the underlying SelectionDAG routine to do the transmogrification. Note
2061   // that this deletes operands of the old node that become dead.
2062   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops, NumOps);
2063
2064   // MorphNodeTo can operate in two ways: if an existing node with the
2065   // specified operands exists, it can just return it.  Otherwise, it
2066   // updates the node in place to have the requested operands.
2067   if (Res == Node) {
2068     // If we updated the node in place, reset the node ID.  To the isel,
2069     // this should be just like a newly allocated machine node.
2070     Res->setNodeId(-1);
2071   }
2072
2073   unsigned ResNumResults = Res->getNumValues();
2074   // Move the glue if needed.
2075   if ((EmitNodeInfo & OPFL_GlueOutput) && OldGlueResultNo != -1 &&
2076       (unsigned)OldGlueResultNo != ResNumResults-1)
2077     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldGlueResultNo),
2078                                       SDValue(Res, ResNumResults-1));
2079
2080   if ((EmitNodeInfo & OPFL_GlueOutput) != 0)
2081     --ResNumResults;
2082
2083   // Move the chain reference if needed.
2084   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
2085       (unsigned)OldChainResultNo != ResNumResults-1)
2086     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
2087                                       SDValue(Res, ResNumResults-1));
2088
2089   // Otherwise, no replacement happened because the node already exists. Replace
2090   // Uses of the old node with the new one.
2091   if (Res != Node)
2092     CurDAG->ReplaceAllUsesWith(Node, Res);
2093
2094   return Res;
2095 }
2096
2097 /// CheckSame - Implements OP_CheckSame.
2098 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2099 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2100           SDValue N,
2101           const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2102   // Accept if it is exactly the same as a previously recorded node.
2103   unsigned RecNo = MatcherTable[MatcherIndex++];
2104   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2105   return N == RecordedNodes[RecNo].first;
2106 }
2107
2108 /// CheckChildSame - Implements OP_CheckChildXSame.
2109 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2110 CheckChildSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2111              SDValue N,
2112              const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes,
2113              unsigned ChildNo) {
2114   if (ChildNo >= N.getNumOperands())
2115     return false;  // Match fails if out of range child #.
2116   return ::CheckSame(MatcherTable, MatcherIndex, N.getOperand(ChildNo),
2117                      RecordedNodes);
2118 }
2119
2120 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
2121 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2122 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2123                       const SelectionDAGISel &SDISel) {
2124   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
2125 }
2126
2127 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
2128 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2129 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2130                    const SelectionDAGISel &SDISel, SDNode *N) {
2131   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
2132 }
2133
2134 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2135 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2136             SDNode *N) {
2137   uint16_t Opc = MatcherTable[MatcherIndex++];
2138   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2139   return N->getOpcode() == Opc;
2140 }
2141
2142 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2143 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2144           SDValue N, const TargetLowering *TLI) {
2145   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2146   if (N.getValueType() == VT) return true;
2147
2148   // Handle the case when VT is iPTR.
2149   return VT == MVT::iPTR && N.getValueType() == TLI->getPointerTy();
2150 }
2151
2152 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2153 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2154                SDValue N, const TargetLowering *TLI,
2155                unsigned ChildNo) {
2156   if (ChildNo >= N.getNumOperands())
2157     return false;  // Match fails if out of range child #.
2158   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
2159 }
2160
2161 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2162 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2163               SDValue N) {
2164   return cast<CondCodeSDNode>(N)->get() ==
2165       (ISD::CondCode)MatcherTable[MatcherIndex++];
2166 }
2167
2168 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2169 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2170                SDValue N, const TargetLowering *TLI) {
2171   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2172   if (cast<VTSDNode>(N)->getVT() == VT)
2173     return true;
2174
2175   // Handle the case when VT is iPTR.
2176   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI->getPointerTy();
2177 }
2178
2179 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2180 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2181              SDValue N) {
2182   int64_t Val = MatcherTable[MatcherIndex++];
2183   if (Val & 128)
2184     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2185
2186   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
2187   return C != 0 && C->getSExtValue() == Val;
2188 }
2189
2190 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2191 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2192             SDValue N, const SelectionDAGISel &SDISel) {
2193   int64_t Val = MatcherTable[MatcherIndex++];
2194   if (Val & 128)
2195     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2196
2197   if (N->getOpcode() != ISD::AND) return false;
2198
2199   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2200   return C != 0 && SDISel.CheckAndMask(N.getOperand(0), C, Val);
2201 }
2202
2203 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2204 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2205            SDValue N, const SelectionDAGISel &SDISel) {
2206   int64_t Val = MatcherTable[MatcherIndex++];
2207   if (Val & 128)
2208     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2209
2210   if (N->getOpcode() != ISD::OR) return false;
2211
2212   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2213   return C != 0 && SDISel.CheckOrMask(N.getOperand(0), C, Val);
2214 }
2215
2216 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
2217 /// scope, evaluate the current node.  If the current predicate is known to
2218 /// fail, set Result=true and return anything.  If the current predicate is
2219 /// known to pass, set Result=false and return the MatcherIndex to continue
2220 /// with.  If the current predicate is unknown, set Result=false and return the
2221 /// MatcherIndex to continue with.
2222 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
2223                                        unsigned Index, SDValue N,
2224                                        bool &Result,
2225                                        const SelectionDAGISel &SDISel,
2226                  SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2227   switch (Table[Index++]) {
2228   default:
2229     Result = false;
2230     return Index-1;  // Could not evaluate this predicate.
2231   case SelectionDAGISel::OPC_CheckSame:
2232     Result = !::CheckSame(Table, Index, N, RecordedNodes);
2233     return Index;
2234   case SelectionDAGISel::OPC_CheckChild0Same:
2235   case SelectionDAGISel::OPC_CheckChild1Same:
2236   case SelectionDAGISel::OPC_CheckChild2Same:
2237   case SelectionDAGISel::OPC_CheckChild3Same:
2238     Result = !::CheckChildSame(Table, Index, N, RecordedNodes,
2239                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Same);
2240     return Index;
2241   case SelectionDAGISel::OPC_CheckPatternPredicate:
2242     Result = !::CheckPatternPredicate(Table, Index, SDISel);
2243     return Index;
2244   case SelectionDAGISel::OPC_CheckPredicate:
2245     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
2246     return Index;
2247   case SelectionDAGISel::OPC_CheckOpcode:
2248     Result = !::CheckOpcode(Table, Index, N.getNode());
2249     return Index;
2250   case SelectionDAGISel::OPC_CheckType:
2251     Result = !::CheckType(Table, Index, N, SDISel.getTargetLowering());
2252     return Index;
2253   case SelectionDAGISel::OPC_CheckChild0Type:
2254   case SelectionDAGISel::OPC_CheckChild1Type:
2255   case SelectionDAGISel::OPC_CheckChild2Type:
2256   case SelectionDAGISel::OPC_CheckChild3Type:
2257   case SelectionDAGISel::OPC_CheckChild4Type:
2258   case SelectionDAGISel::OPC_CheckChild5Type:
2259   case SelectionDAGISel::OPC_CheckChild6Type:
2260   case SelectionDAGISel::OPC_CheckChild7Type:
2261     Result = !::CheckChildType(Table, Index, N, SDISel.getTargetLowering(),
2262                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Type);
2263     return Index;
2264   case SelectionDAGISel::OPC_CheckCondCode:
2265     Result = !::CheckCondCode(Table, Index, N);
2266     return Index;
2267   case SelectionDAGISel::OPC_CheckValueType:
2268     Result = !::CheckValueType(Table, Index, N, SDISel.getTargetLowering());
2269     return Index;
2270   case SelectionDAGISel::OPC_CheckInteger:
2271     Result = !::CheckInteger(Table, Index, N);
2272     return Index;
2273   case SelectionDAGISel::OPC_CheckAndImm:
2274     Result = !::CheckAndImm(Table, Index, N, SDISel);
2275     return Index;
2276   case SelectionDAGISel::OPC_CheckOrImm:
2277     Result = !::CheckOrImm(Table, Index, N, SDISel);
2278     return Index;
2279   }
2280 }
2281
2282 namespace {
2283
2284 struct MatchScope {
2285   /// FailIndex - If this match fails, this is the index to continue with.
2286   unsigned FailIndex;
2287
2288   /// NodeStack - The node stack when the scope was formed.
2289   SmallVector<SDValue, 4> NodeStack;
2290
2291   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
2292   unsigned NumRecordedNodes;
2293
2294   /// NumMatchedMemRefs - The number of matched memref entries.
2295   unsigned NumMatchedMemRefs;
2296
2297   /// InputChain/InputGlue - The current chain/glue
2298   SDValue InputChain, InputGlue;
2299
2300   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
2301   bool HasChainNodesMatched, HasGlueResultNodesMatched;
2302 };
2303
2304 }
2305
2306 SDNode *SelectionDAGISel::
2307 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
2308                  unsigned TableSize) {
2309   // FIXME: Should these even be selected?  Handle these cases in the caller?
2310   switch (NodeToMatch->getOpcode()) {
2311   default:
2312     break;
2313   case ISD::EntryToken:       // These nodes remain the same.
2314   case ISD::BasicBlock:
2315   case ISD::Register:
2316   case ISD::RegisterMask:
2317   //case ISD::VALUETYPE:
2318   //case ISD::CONDCODE:
2319   case ISD::HANDLENODE:
2320   case ISD::MDNODE_SDNODE:
2321   case ISD::TargetConstant:
2322   case ISD::TargetConstantFP:
2323   case ISD::TargetConstantPool:
2324   case ISD::TargetFrameIndex:
2325   case ISD::TargetExternalSymbol:
2326   case ISD::TargetBlockAddress:
2327   case ISD::TargetJumpTable:
2328   case ISD::TargetGlobalTLSAddress:
2329   case ISD::TargetGlobalAddress:
2330   case ISD::TokenFactor:
2331   case ISD::CopyFromReg:
2332   case ISD::CopyToReg:
2333   case ISD::EH_LABEL:
2334   case ISD::LIFETIME_START:
2335   case ISD::LIFETIME_END:
2336     NodeToMatch->setNodeId(-1); // Mark selected.
2337     return 0;
2338   case ISD::AssertSext:
2339   case ISD::AssertZext:
2340     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
2341                                       NodeToMatch->getOperand(0));
2342     return 0;
2343   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
2344   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
2345   }
2346
2347   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
2348
2349   // Set up the node stack with NodeToMatch as the only node on the stack.
2350   SmallVector<SDValue, 8> NodeStack;
2351   SDValue N = SDValue(NodeToMatch, 0);
2352   NodeStack.push_back(N);
2353
2354   // MatchScopes - Scopes used when matching, if a match failure happens, this
2355   // indicates where to continue checking.
2356   SmallVector<MatchScope, 8> MatchScopes;
2357
2358   // RecordedNodes - This is the set of nodes that have been recorded by the
2359   // state machine.  The second value is the parent of the node, or null if the
2360   // root is recorded.
2361   SmallVector<std::pair<SDValue, SDNode*>, 8> RecordedNodes;
2362
2363   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
2364   // pattern.
2365   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
2366
2367   // These are the current input chain and glue for use when generating nodes.
2368   // Various Emit operations change these.  For example, emitting a copytoreg
2369   // uses and updates these.
2370   SDValue InputChain, InputGlue;
2371
2372   // ChainNodesMatched - If a pattern matches nodes that have input/output
2373   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
2374   // which ones they are.  The result is captured into this list so that we can
2375   // update the chain results when the pattern is complete.
2376   SmallVector<SDNode*, 3> ChainNodesMatched;
2377   SmallVector<SDNode*, 3> GlueResultNodesMatched;
2378
2379   DEBUG(dbgs() << "ISEL: Starting pattern match on root node: ";
2380         NodeToMatch->dump(CurDAG);
2381         dbgs() << '\n');
2382
2383   // Determine where to start the interpreter.  Normally we start at opcode #0,
2384   // but if the state machine starts with an OPC_SwitchOpcode, then we
2385   // accelerate the first lookup (which is guaranteed to be hot) with the
2386   // OpcodeOffset table.
2387   unsigned MatcherIndex = 0;
2388
2389   if (!OpcodeOffset.empty()) {
2390     // Already computed the OpcodeOffset table, just index into it.
2391     if (N.getOpcode() < OpcodeOffset.size())
2392       MatcherIndex = OpcodeOffset[N.getOpcode()];
2393     DEBUG(dbgs() << "  Initial Opcode index to " << MatcherIndex << "\n");
2394
2395   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
2396     // Otherwise, the table isn't computed, but the state machine does start
2397     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
2398     // is the first time we're selecting an instruction.
2399     unsigned Idx = 1;
2400     while (1) {
2401       // Get the size of this case.
2402       unsigned CaseSize = MatcherTable[Idx++];
2403       if (CaseSize & 128)
2404         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2405       if (CaseSize == 0) break;
2406
2407       // Get the opcode, add the index to the table.
2408       uint16_t Opc = MatcherTable[Idx++];
2409       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2410       if (Opc >= OpcodeOffset.size())
2411         OpcodeOffset.resize((Opc+1)*2);
2412       OpcodeOffset[Opc] = Idx;
2413       Idx += CaseSize;
2414     }
2415
2416     // Okay, do the lookup for the first opcode.
2417     if (N.getOpcode() < OpcodeOffset.size())
2418       MatcherIndex = OpcodeOffset[N.getOpcode()];
2419   }
2420
2421   while (1) {
2422     assert(MatcherIndex < TableSize && "Invalid index");
2423 #ifndef NDEBUG
2424     unsigned CurrentOpcodeIndex = MatcherIndex;
2425 #endif
2426     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2427     switch (Opcode) {
2428     case OPC_Scope: {
2429       // Okay, the semantics of this operation are that we should push a scope
2430       // then evaluate the first child.  However, pushing a scope only to have
2431       // the first check fail (which then pops it) is inefficient.  If we can
2432       // determine immediately that the first check (or first several) will
2433       // immediately fail, don't even bother pushing a scope for them.
2434       unsigned FailIndex;
2435
2436       while (1) {
2437         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2438         if (NumToSkip & 128)
2439           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2440         // Found the end of the scope with no match.
2441         if (NumToSkip == 0) {
2442           FailIndex = 0;
2443           break;
2444         }
2445
2446         FailIndex = MatcherIndex+NumToSkip;
2447
2448         unsigned MatcherIndexOfPredicate = MatcherIndex;
2449         (void)MatcherIndexOfPredicate; // silence warning.
2450
2451         // If we can't evaluate this predicate without pushing a scope (e.g. if
2452         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2453         // push the scope and evaluate the full predicate chain.
2454         bool Result;
2455         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2456                                               Result, *this, RecordedNodes);
2457         if (!Result)
2458           break;
2459
2460         DEBUG(dbgs() << "  Skipped scope entry (due to false predicate) at "
2461                      << "index " << MatcherIndexOfPredicate
2462                      << ", continuing at " << FailIndex << "\n");
2463         ++NumDAGIselRetries;
2464
2465         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2466         // move to the next case.
2467         MatcherIndex = FailIndex;
2468       }
2469
2470       // If the whole scope failed to match, bail.
2471       if (FailIndex == 0) break;
2472
2473       // Push a MatchScope which indicates where to go if the first child fails
2474       // to match.
2475       MatchScope NewEntry;
2476       NewEntry.FailIndex = FailIndex;
2477       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2478       NewEntry.NumRecordedNodes = RecordedNodes.size();
2479       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2480       NewEntry.InputChain = InputChain;
2481       NewEntry.InputGlue = InputGlue;
2482       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2483       NewEntry.HasGlueResultNodesMatched = !GlueResultNodesMatched.empty();
2484       MatchScopes.push_back(NewEntry);
2485       continue;
2486     }
2487     case OPC_RecordNode: {
2488       // Remember this node, it may end up being an operand in the pattern.
2489       SDNode *Parent = 0;
2490       if (NodeStack.size() > 1)
2491         Parent = NodeStack[NodeStack.size()-2].getNode();
2492       RecordedNodes.push_back(std::make_pair(N, Parent));
2493       continue;
2494     }
2495
2496     case OPC_RecordChild0: case OPC_RecordChild1:
2497     case OPC_RecordChild2: case OPC_RecordChild3:
2498     case OPC_RecordChild4: case OPC_RecordChild5:
2499     case OPC_RecordChild6: case OPC_RecordChild7: {
2500       unsigned ChildNo = Opcode-OPC_RecordChild0;
2501       if (ChildNo >= N.getNumOperands())
2502         break;  // Match fails if out of range child #.
2503
2504       RecordedNodes.push_back(std::make_pair(N->getOperand(ChildNo),
2505                                              N.getNode()));
2506       continue;
2507     }
2508     case OPC_RecordMemRef:
2509       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2510       continue;
2511
2512     case OPC_CaptureGlueInput:
2513       // If the current node has an input glue, capture it in InputGlue.
2514       if (N->getNumOperands() != 0 &&
2515           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Glue)
2516         InputGlue = N->getOperand(N->getNumOperands()-1);
2517       continue;
2518
2519     case OPC_MoveChild: {
2520       unsigned ChildNo = MatcherTable[MatcherIndex++];
2521       if (ChildNo >= N.getNumOperands())
2522         break;  // Match fails if out of range child #.
2523       N = N.getOperand(ChildNo);
2524       NodeStack.push_back(N);
2525       continue;
2526     }
2527
2528     case OPC_MoveParent:
2529       // Pop the current node off the NodeStack.
2530       NodeStack.pop_back();
2531       assert(!NodeStack.empty() && "Node stack imbalance!");
2532       N = NodeStack.back();
2533       continue;
2534
2535     case OPC_CheckSame:
2536       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2537       continue;
2538
2539     case OPC_CheckChild0Same: case OPC_CheckChild1Same:
2540     case OPC_CheckChild2Same: case OPC_CheckChild3Same:
2541       if (!::CheckChildSame(MatcherTable, MatcherIndex, N, RecordedNodes,
2542                             Opcode-OPC_CheckChild0Same))
2543         break;
2544       continue;
2545
2546     case OPC_CheckPatternPredicate:
2547       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2548       continue;
2549     case OPC_CheckPredicate:
2550       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2551                                 N.getNode()))
2552         break;
2553       continue;
2554     case OPC_CheckComplexPat: {
2555       unsigned CPNum = MatcherTable[MatcherIndex++];
2556       unsigned RecNo = MatcherTable[MatcherIndex++];
2557       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2558       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo].second,
2559                                RecordedNodes[RecNo].first, CPNum,
2560                                RecordedNodes))
2561         break;
2562       continue;
2563     }
2564     case OPC_CheckOpcode:
2565       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2566       continue;
2567
2568     case OPC_CheckType:
2569       if (!::CheckType(MatcherTable, MatcherIndex, N, getTargetLowering()))
2570         break;
2571       continue;
2572
2573     case OPC_SwitchOpcode: {
2574       unsigned CurNodeOpcode = N.getOpcode();
2575       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2576       unsigned CaseSize;
2577       while (1) {
2578         // Get the size of this case.
2579         CaseSize = MatcherTable[MatcherIndex++];
2580         if (CaseSize & 128)
2581           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2582         if (CaseSize == 0) break;
2583
2584         uint16_t Opc = MatcherTable[MatcherIndex++];
2585         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2586
2587         // If the opcode matches, then we will execute this case.
2588         if (CurNodeOpcode == Opc)
2589           break;
2590
2591         // Otherwise, skip over this case.
2592         MatcherIndex += CaseSize;
2593       }
2594
2595       // If no cases matched, bail out.
2596       if (CaseSize == 0) break;
2597
2598       // Otherwise, execute the case we found.
2599       DEBUG(dbgs() << "  OpcodeSwitch from " << SwitchStart
2600                    << " to " << MatcherIndex << "\n");
2601       continue;
2602     }
2603
2604     case OPC_SwitchType: {
2605       MVT CurNodeVT = N.getSimpleValueType();
2606       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2607       unsigned CaseSize;
2608       while (1) {
2609         // Get the size of this case.
2610         CaseSize = MatcherTable[MatcherIndex++];
2611         if (CaseSize & 128)
2612           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2613         if (CaseSize == 0) break;
2614
2615         MVT CaseVT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2616         if (CaseVT == MVT::iPTR)
2617           CaseVT = getTargetLowering()->getPointerTy();
2618
2619         // If the VT matches, then we will execute this case.
2620         if (CurNodeVT == CaseVT)
2621           break;
2622
2623         // Otherwise, skip over this case.
2624         MatcherIndex += CaseSize;
2625       }
2626
2627       // If no cases matched, bail out.
2628       if (CaseSize == 0) break;
2629
2630       // Otherwise, execute the case we found.
2631       DEBUG(dbgs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2632                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2633       continue;
2634     }
2635     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2636     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2637     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2638     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2639       if (!::CheckChildType(MatcherTable, MatcherIndex, N, getTargetLowering(),
2640                             Opcode-OPC_CheckChild0Type))
2641         break;
2642       continue;
2643     case OPC_CheckCondCode:
2644       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2645       continue;
2646     case OPC_CheckValueType:
2647       if (!::CheckValueType(MatcherTable, MatcherIndex, N, getTargetLowering()))
2648         break;
2649       continue;
2650     case OPC_CheckInteger:
2651       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2652       continue;
2653     case OPC_CheckAndImm:
2654       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2655       continue;
2656     case OPC_CheckOrImm:
2657       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2658       continue;
2659
2660     case OPC_CheckFoldableChainNode: {
2661       assert(NodeStack.size() != 1 && "No parent node");
2662       // Verify that all intermediate nodes between the root and this one have
2663       // a single use.
2664       bool HasMultipleUses = false;
2665       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2666         if (!NodeStack[i].hasOneUse()) {
2667           HasMultipleUses = true;
2668           break;
2669         }
2670       if (HasMultipleUses) break;
2671
2672       // Check to see that the target thinks this is profitable to fold and that
2673       // we can fold it without inducing cycles in the graph.
2674       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2675                               NodeToMatch) ||
2676           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2677                          NodeToMatch, OptLevel,
2678                          true/*We validate our own chains*/))
2679         break;
2680
2681       continue;
2682     }
2683     case OPC_EmitInteger: {
2684       MVT::SimpleValueType VT =
2685         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2686       int64_t Val = MatcherTable[MatcherIndex++];
2687       if (Val & 128)
2688         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2689       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2690                               CurDAG->getTargetConstant(Val, VT), (SDNode*)0));
2691       continue;
2692     }
2693     case OPC_EmitRegister: {
2694       MVT::SimpleValueType VT =
2695         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2696       unsigned RegNo = MatcherTable[MatcherIndex++];
2697       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2698                               CurDAG->getRegister(RegNo, VT), (SDNode*)0));
2699       continue;
2700     }
2701     case OPC_EmitRegister2: {
2702       // For targets w/ more than 256 register names, the register enum
2703       // values are stored in two bytes in the matcher table (just like
2704       // opcodes).
2705       MVT::SimpleValueType VT =
2706         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2707       unsigned RegNo = MatcherTable[MatcherIndex++];
2708       RegNo |= MatcherTable[MatcherIndex++] << 8;
2709       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2710                               CurDAG->getRegister(RegNo, VT), (SDNode*)0));
2711       continue;
2712     }
2713
2714     case OPC_EmitConvertToTarget:  {
2715       // Convert from IMM/FPIMM to target version.
2716       unsigned RecNo = MatcherTable[MatcherIndex++];
2717       assert(RecNo < RecordedNodes.size() && "Invalid EmitConvertToTarget");
2718       SDValue Imm = RecordedNodes[RecNo].first;
2719
2720       if (Imm->getOpcode() == ISD::Constant) {
2721         const ConstantInt *Val=cast<ConstantSDNode>(Imm)->getConstantIntValue();
2722         Imm = CurDAG->getConstant(*Val, Imm.getValueType(), true);
2723       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2724         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2725         Imm = CurDAG->getConstantFP(*Val, Imm.getValueType(), true);
2726       }
2727
2728       RecordedNodes.push_back(std::make_pair(Imm, RecordedNodes[RecNo].second));
2729       continue;
2730     }
2731
2732     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
2733     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
2734       // These are space-optimized forms of OPC_EmitMergeInputChains.
2735       assert(InputChain.getNode() == 0 &&
2736              "EmitMergeInputChains should be the first chain producing node");
2737       assert(ChainNodesMatched.empty() &&
2738              "Should only have one EmitMergeInputChains per match");
2739
2740       // Read all of the chained nodes.
2741       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
2742       assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
2743       ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2744
2745       // FIXME: What if other value results of the node have uses not matched
2746       // by this pattern?
2747       if (ChainNodesMatched.back() != NodeToMatch &&
2748           !RecordedNodes[RecNo].first.hasOneUse()) {
2749         ChainNodesMatched.clear();
2750         break;
2751       }
2752
2753       // Merge the input chains if they are not intra-pattern references.
2754       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2755
2756       if (InputChain.getNode() == 0)
2757         break;  // Failed to merge.
2758       continue;
2759     }
2760
2761     case OPC_EmitMergeInputChains: {
2762       assert(InputChain.getNode() == 0 &&
2763              "EmitMergeInputChains should be the first chain producing node");
2764       // This node gets a list of nodes we matched in the input that have
2765       // chains.  We want to token factor all of the input chains to these nodes
2766       // together.  However, if any of the input chains is actually one of the
2767       // nodes matched in this pattern, then we have an intra-match reference.
2768       // Ignore these because the newly token factored chain should not refer to
2769       // the old nodes.
2770       unsigned NumChains = MatcherTable[MatcherIndex++];
2771       assert(NumChains != 0 && "Can't TF zero chains");
2772
2773       assert(ChainNodesMatched.empty() &&
2774              "Should only have one EmitMergeInputChains per match");
2775
2776       // Read all of the chained nodes.
2777       for (unsigned i = 0; i != NumChains; ++i) {
2778         unsigned RecNo = MatcherTable[MatcherIndex++];
2779         assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
2780         ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2781
2782         // FIXME: What if other value results of the node have uses not matched
2783         // by this pattern?
2784         if (ChainNodesMatched.back() != NodeToMatch &&
2785             !RecordedNodes[RecNo].first.hasOneUse()) {
2786           ChainNodesMatched.clear();
2787           break;
2788         }
2789       }
2790
2791       // If the inner loop broke out, the match fails.
2792       if (ChainNodesMatched.empty())
2793         break;
2794
2795       // Merge the input chains if they are not intra-pattern references.
2796       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2797
2798       if (InputChain.getNode() == 0)
2799         break;  // Failed to merge.
2800
2801       continue;
2802     }
2803
2804     case OPC_EmitCopyToReg: {
2805       unsigned RecNo = MatcherTable[MatcherIndex++];
2806       assert(RecNo < RecordedNodes.size() && "Invalid EmitCopyToReg");
2807       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
2808
2809       if (InputChain.getNode() == 0)
2810         InputChain = CurDAG->getEntryNode();
2811
2812       InputChain = CurDAG->getCopyToReg(InputChain, SDLoc(NodeToMatch),
2813                                         DestPhysReg, RecordedNodes[RecNo].first,
2814                                         InputGlue);
2815
2816       InputGlue = InputChain.getValue(1);
2817       continue;
2818     }
2819
2820     case OPC_EmitNodeXForm: {
2821       unsigned XFormNo = MatcherTable[MatcherIndex++];
2822       unsigned RecNo = MatcherTable[MatcherIndex++];
2823       assert(RecNo < RecordedNodes.size() && "Invalid EmitNodeXForm");
2824       SDValue Res = RunSDNodeXForm(RecordedNodes[RecNo].first, XFormNo);
2825       RecordedNodes.push_back(std::pair<SDValue,SDNode*>(Res, (SDNode*) 0));
2826       continue;
2827     }
2828
2829     case OPC_EmitNode:
2830     case OPC_MorphNodeTo: {
2831       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
2832       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2833       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
2834       // Get the result VT list.
2835       unsigned NumVTs = MatcherTable[MatcherIndex++];
2836       SmallVector<EVT, 4> VTs;
2837       for (unsigned i = 0; i != NumVTs; ++i) {
2838         MVT::SimpleValueType VT =
2839           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2840         if (VT == MVT::iPTR) VT = getTargetLowering()->getPointerTy().SimpleTy;
2841         VTs.push_back(VT);
2842       }
2843
2844       if (EmitNodeInfo & OPFL_Chain)
2845         VTs.push_back(MVT::Other);
2846       if (EmitNodeInfo & OPFL_GlueOutput)
2847         VTs.push_back(MVT::Glue);
2848
2849       // This is hot code, so optimize the two most common cases of 1 and 2
2850       // results.
2851       SDVTList VTList;
2852       if (VTs.size() == 1)
2853         VTList = CurDAG->getVTList(VTs[0]);
2854       else if (VTs.size() == 2)
2855         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
2856       else
2857         VTList = CurDAG->getVTList(VTs.data(), VTs.size());
2858
2859       // Get the operand list.
2860       unsigned NumOps = MatcherTable[MatcherIndex++];
2861       SmallVector<SDValue, 8> Ops;
2862       for (unsigned i = 0; i != NumOps; ++i) {
2863         unsigned RecNo = MatcherTable[MatcherIndex++];
2864         if (RecNo & 128)
2865           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2866
2867         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
2868         Ops.push_back(RecordedNodes[RecNo].first);
2869       }
2870
2871       // If there are variadic operands to add, handle them now.
2872       if (EmitNodeInfo & OPFL_VariadicInfo) {
2873         // Determine the start index to copy from.
2874         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
2875         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
2876         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
2877                "Invalid variadic node");
2878         // Copy all of the variadic operands, not including a potential glue
2879         // input.
2880         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
2881              i != e; ++i) {
2882           SDValue V = NodeToMatch->getOperand(i);
2883           if (V.getValueType() == MVT::Glue) break;
2884           Ops.push_back(V);
2885         }
2886       }
2887
2888       // If this has chain/glue inputs, add them.
2889       if (EmitNodeInfo & OPFL_Chain)
2890         Ops.push_back(InputChain);
2891       if ((EmitNodeInfo & OPFL_GlueInput) && InputGlue.getNode() != 0)
2892         Ops.push_back(InputGlue);
2893
2894       // Create the node.
2895       SDNode *Res = 0;
2896       if (Opcode != OPC_MorphNodeTo) {
2897         // If this is a normal EmitNode command, just create the new node and
2898         // add the results to the RecordedNodes list.
2899         Res = CurDAG->getMachineNode(TargetOpc, SDLoc(NodeToMatch),
2900                                      VTList, Ops);
2901
2902         // Add all the non-glue/non-chain results to the RecordedNodes list.
2903         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
2904           if (VTs[i] == MVT::Other || VTs[i] == MVT::Glue) break;
2905           RecordedNodes.push_back(std::pair<SDValue,SDNode*>(SDValue(Res, i),
2906                                                              (SDNode*) 0));
2907         }
2908
2909       } else if (NodeToMatch->getOpcode() != ISD::DELETED_NODE) {
2910         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops.data(), Ops.size(),
2911                         EmitNodeInfo);
2912       } else {
2913         // NodeToMatch was eliminated by CSE when the target changed the DAG.
2914         // We will visit the equivalent node later.
2915         DEBUG(dbgs() << "Node was eliminated by CSE\n");
2916         return 0;
2917       }
2918
2919       // If the node had chain/glue results, update our notion of the current
2920       // chain and glue.
2921       if (EmitNodeInfo & OPFL_GlueOutput) {
2922         InputGlue = SDValue(Res, VTs.size()-1);
2923         if (EmitNodeInfo & OPFL_Chain)
2924           InputChain = SDValue(Res, VTs.size()-2);
2925       } else if (EmitNodeInfo & OPFL_Chain)
2926         InputChain = SDValue(Res, VTs.size()-1);
2927
2928       // If the OPFL_MemRefs glue is set on this node, slap all of the
2929       // accumulated memrefs onto it.
2930       //
2931       // FIXME: This is vastly incorrect for patterns with multiple outputs
2932       // instructions that access memory and for ComplexPatterns that match
2933       // loads.
2934       if (EmitNodeInfo & OPFL_MemRefs) {
2935         // Only attach load or store memory operands if the generated
2936         // instruction may load or store.
2937         const MCInstrDesc &MCID = TM.getInstrInfo()->get(TargetOpc);
2938         bool mayLoad = MCID.mayLoad();
2939         bool mayStore = MCID.mayStore();
2940
2941         unsigned NumMemRefs = 0;
2942         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
2943                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
2944           if ((*I)->isLoad()) {
2945             if (mayLoad)
2946               ++NumMemRefs;
2947           } else if ((*I)->isStore()) {
2948             if (mayStore)
2949               ++NumMemRefs;
2950           } else {
2951             ++NumMemRefs;
2952           }
2953         }
2954
2955         MachineSDNode::mmo_iterator MemRefs =
2956           MF->allocateMemRefsArray(NumMemRefs);
2957
2958         MachineSDNode::mmo_iterator MemRefsPos = MemRefs;
2959         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
2960                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
2961           if ((*I)->isLoad()) {
2962             if (mayLoad)
2963               *MemRefsPos++ = *I;
2964           } else if ((*I)->isStore()) {
2965             if (mayStore)
2966               *MemRefsPos++ = *I;
2967           } else {
2968             *MemRefsPos++ = *I;
2969           }
2970         }
2971
2972         cast<MachineSDNode>(Res)
2973           ->setMemRefs(MemRefs, MemRefs + NumMemRefs);
2974       }
2975
2976       DEBUG(dbgs() << "  "
2977                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
2978                    << " node: "; Res->dump(CurDAG); dbgs() << "\n");
2979
2980       // If this was a MorphNodeTo then we're completely done!
2981       if (Opcode == OPC_MorphNodeTo) {
2982         // Update chain and glue uses.
2983         UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
2984                             InputGlue, GlueResultNodesMatched, true);
2985         return Res;
2986       }
2987
2988       continue;
2989     }
2990
2991     case OPC_MarkGlueResults: {
2992       unsigned NumNodes = MatcherTable[MatcherIndex++];
2993
2994       // Read and remember all the glue-result nodes.
2995       for (unsigned i = 0; i != NumNodes; ++i) {
2996         unsigned RecNo = MatcherTable[MatcherIndex++];
2997         if (RecNo & 128)
2998           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2999
3000         assert(RecNo < RecordedNodes.size() && "Invalid MarkGlueResults");
3001         GlueResultNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
3002       }
3003       continue;
3004     }
3005
3006     case OPC_CompleteMatch: {
3007       // The match has been completed, and any new nodes (if any) have been
3008       // created.  Patch up references to the matched dag to use the newly
3009       // created nodes.
3010       unsigned NumResults = MatcherTable[MatcherIndex++];
3011
3012       for (unsigned i = 0; i != NumResults; ++i) {
3013         unsigned ResSlot = MatcherTable[MatcherIndex++];
3014         if (ResSlot & 128)
3015           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
3016
3017         assert(ResSlot < RecordedNodes.size() && "Invalid CompleteMatch");
3018         SDValue Res = RecordedNodes[ResSlot].first;
3019
3020         assert(i < NodeToMatch->getNumValues() &&
3021                NodeToMatch->getValueType(i) != MVT::Other &&
3022                NodeToMatch->getValueType(i) != MVT::Glue &&
3023                "Invalid number of results to complete!");
3024         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
3025                 NodeToMatch->getValueType(i) == MVT::iPTR ||
3026                 Res.getValueType() == MVT::iPTR ||
3027                 NodeToMatch->getValueType(i).getSizeInBits() ==
3028                     Res.getValueType().getSizeInBits()) &&
3029                "invalid replacement");
3030         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
3031       }
3032
3033       // If the root node defines glue, add it to the glue nodes to update list.
3034       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Glue)
3035         GlueResultNodesMatched.push_back(NodeToMatch);
3036
3037       // Update chain and glue uses.
3038       UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3039                           InputGlue, GlueResultNodesMatched, false);
3040
3041       assert(NodeToMatch->use_empty() &&
3042              "Didn't replace all uses of the node?");
3043
3044       // FIXME: We just return here, which interacts correctly with SelectRoot
3045       // above.  We should fix this to not return an SDNode* anymore.
3046       return 0;
3047     }
3048     }
3049
3050     // If the code reached this point, then the match failed.  See if there is
3051     // another child to try in the current 'Scope', otherwise pop it until we
3052     // find a case to check.
3053     DEBUG(dbgs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
3054     ++NumDAGIselRetries;
3055     while (1) {
3056       if (MatchScopes.empty()) {
3057         CannotYetSelect(NodeToMatch);
3058         return 0;
3059       }
3060
3061       // Restore the interpreter state back to the point where the scope was
3062       // formed.
3063       MatchScope &LastScope = MatchScopes.back();
3064       RecordedNodes.resize(LastScope.NumRecordedNodes);
3065       NodeStack.clear();
3066       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
3067       N = NodeStack.back();
3068
3069       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
3070         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
3071       MatcherIndex = LastScope.FailIndex;
3072
3073       DEBUG(dbgs() << "  Continuing at " << MatcherIndex << "\n");
3074
3075       InputChain = LastScope.InputChain;
3076       InputGlue = LastScope.InputGlue;
3077       if (!LastScope.HasChainNodesMatched)
3078         ChainNodesMatched.clear();
3079       if (!LastScope.HasGlueResultNodesMatched)
3080         GlueResultNodesMatched.clear();
3081
3082       // Check to see what the offset is at the new MatcherIndex.  If it is zero
3083       // we have reached the end of this scope, otherwise we have another child
3084       // in the current scope to try.
3085       unsigned NumToSkip = MatcherTable[MatcherIndex++];
3086       if (NumToSkip & 128)
3087         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
3088
3089       // If we have another child in this scope to match, update FailIndex and
3090       // try it.
3091       if (NumToSkip != 0) {
3092         LastScope.FailIndex = MatcherIndex+NumToSkip;
3093         break;
3094       }
3095
3096       // End of this scope, pop it and try the next child in the containing
3097       // scope.
3098       MatchScopes.pop_back();
3099     }
3100   }
3101 }
3102
3103
3104
3105 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
3106   std::string msg;
3107   raw_string_ostream Msg(msg);
3108   Msg << "Cannot select: ";
3109
3110   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
3111       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
3112       N->getOpcode() != ISD::INTRINSIC_VOID) {
3113     N->printrFull(Msg, CurDAG);
3114     Msg << "\nIn function: " << MF->getName();
3115   } else {
3116     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
3117     unsigned iid =
3118       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
3119     if (iid < Intrinsic::num_intrinsics)
3120       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
3121     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
3122       Msg << "target intrinsic %" << TII->getName(iid);
3123     else
3124       Msg << "unknown intrinsic #" << iid;
3125   }
3126   report_fatal_error(Msg.str());
3127 }
3128
3129 char SelectionDAGISel::ID = 0;