test/CodeGen/X86/vselect-avx.ll

   1 ; RUN: llc %s -o - -mattr=+avx | FileCheck %s
   2 target datalayout = "e-m:o-i64:64-f80:128-n8:16:32:64-S128"
   3 target triple = "x86_64-apple-macosx"
   4
   5 ; For this test we used to optimize the <i1 true, i1 false, i1 false, i1 true>
   6 ; mask into <i32 2147483648, i32 0, i32 0, i32 2147483648> because we thought
   7 ; we would lower that into a blend where only the high bit is relevant.
   8 ; However, since the whole mask is constant, this is simplified incorrectly
   9 ; by the generic code, because it was expecting -1 in place of 2147483648.
  10 ;
  11 ; The problem does not occur without AVX, because vselect of v4i32 is not legal
  12 ; nor custom.
  13 ;
  14 ; <rdar://problem/18675020>
  15
  16 ; CHECK-LABEL: test:
  17 ; CHECK: vmovdqa {{.*#+}} xmm1 = [65533,124,125,14807]
  18 ; CHECK: vmovdqa {{.*#+}} xmm1 = [65535,0,0,65535]
  19 ; CHECK: ret
  20 define void @test(<4 x i16>* %a, <4 x i16>* %b) {
  21 body:
  22   %predphi = select <4 x i1> <i1 true, i1 false, i1 false, i1 true>, <4 x i16> <i16 -3, i16 545, i16 4385, i16 14807>, <4 x i16> <i16 123, i16 124, i16 125, i16 127>
  23   %predphi42 = select <4 x i1> <i1 true, i1 false, i1 false, i1 true>, <4 x i16> <i16 -1, i16 -1, i16 -1, i16 -1>, <4 x i16> zeroinitializer
  24   store <4 x i16> %predphi, <4 x i16>* %a, align 8
  25   store <4 x i16> %predphi42, <4 x i16>* %b, align 8
  26   ret void
  27 }
  28
  29 ; Improve code coverage.
  30 ;
  31 ; When shrinking the condition used into the select to match a blend, this
  32 ; test case exercises the path where the modified node is not the root
  33 ; of the condition.
  34 ;
  35 ; CHECK-LABEL: test2:
  36 ; CHECK:       vpslld $31, %xmm0, %xmm0
  37 ; CHECK-NEXT:  vpsrad $31, %xmm0, %xmm0
  38 ; CHECK-NEXT:  vpmovsxdq %xmm0, %xmm1
  39 ; CHECK-NEXT:  vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
  40 ; CHECK-NEXT:  vpmovsxdq %xmm0, %xmm0
  41 ; CHECK-NEXT:  vinsertf128 $1, %xmm0, %ymm1, [[MASK:%ymm[0-9]+]]
  42 ; CHECK:       vblendvpd [[MASK]]
  43 ; CHECK:       retq
  44 define void @test2(double** %call1559, i64 %indvars.iv4198, <4 x i1> %tmp1895) {
  45 bb:
  46   %arrayidx1928 = getelementptr inbounds double*, double** %call1559, i64 %indvars.iv4198
  47   %tmp1888 = load double*, double** %arrayidx1928, align 8
  48   %predphi.v.v = select <4 x i1> %tmp1895, <4 x double> <double -5.000000e-01, double -5.000000e-01, double -5.000000e-01, double -5.000000e-01>, <4 x double> <double 5.000000e-01, double 5.000000e-01, double 5.000000e-01, double 5.000000e-01>
  49   %tmp1900 = bitcast double* %tmp1888 to <4 x double>*
  50   store <4 x double> %predphi.v.v, <4 x double>* %tmp1900, align 8
  51   ret void
  52 }
  53
  54 ; For this test, we used to optimized the conditional mask for the blend, i.e.,
  55 ; we shrunk some of its bits.
  56 ; However, this same mask was used in another select (%predphi31) that turned out
  57 ; to be optimized into a and. In that case, the conditional mask was wrong.
  58 ;
  59 ; Make sure that the and is fed by the original mask.
  60 ;
  61 ; <rdar://problem/18819506>
  62
  63 ; CHECK-LABEL: test3:
  64 ; Compute the mask.
  65 ; CHECK: vpcmpeqd {{%xmm[0-9]+}}, {{%xmm[0-9]+}}, [[MASK:%xmm[0-9]+]]
  66 ; Do not shrink the bit of the mask.
  67 ; CHECK-NOT: vpslld $31, [[MASK]], {{%xmm[0-9]+}}
  68 ; Use the mask in the blend.
  69 ; CHECK-NEXT: vblendvps [[MASK]], %xmm{{[0-9]+}}, %xmm{{[0-9]+}}, %xmm{{[0-9]+}}
  70 ; Shuffle mask to truncate.
  71 ; CHECK-NEXT: vmovdqa {{.*#+}} xmm2 = [0,1,4,5,8,9,12,13,8,9,12,13,12,13,14,15]
  72 ; CHECK: vpshufb %xmm{{[0-9]+}}, %xmm{{[0-9]+}}, %xmm{{[0-9]+}}
  73 ; CHECK: vpshufb %xmm{{[0-9]+}}, %xmm{{[0-9]+}}, %xmm{{[0-9]+}}
  74 ; CHECK: retq
  75 define void @test3(<4 x i32> %induction30, <4 x i16>* %tmp16, <4 x i16>* %tmp17,  <4 x i16> %tmp3, <4 x i16> %tmp12) {
  76   %tmp6 = srem <4 x i32> %induction30, <i32 3, i32 3, i32 3, i32 3>
  77   %tmp7 = icmp eq <4 x i32> %tmp6, zeroinitializer
  78   %predphi = select <4 x i1> %tmp7, <4 x i16> %tmp3, <4 x i16> %tmp12
  79   %predphi31 = select <4 x i1> %tmp7, <4 x i16> <i16 -1, i16 -1, i16 -1, i16 -1>, <4 x i16> zeroinitializer
  80
  81   store <4 x i16> %predphi31, <4 x i16>* %tmp16, align 8
  82   store <4 x i16> %predphi, <4 x i16>* %tmp17, align 8
  83  ret void
  84 }
  85
  86 ; We shouldn't try to lower this directly using VSELECT because we don't have
  87 ; vpblendvb in AVX1, only in AVX2. Instead, it should be expanded.
  88 ;
  89 ; CHECK-LABEL: PR22706:
  90 ; CHECK: vpcmpgtb
  91 ; CHECK: vpcmpgtb
  92 define <32 x i8> @PR22706(<32 x i1> %x) {
  93   %tmp = select <32 x i1> %x, <32 x i8> <i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1>, <32 x i8> <i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2, i8 2>
  94   ret <32 x i8> %tmp
  95 }