test/CodeGen/X86/vmovq.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=sse4.1 | FileCheck %s --check-prefix=SSE
   3 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=avx    | FileCheck %s --check-prefix=AVX
   4
   5 declare i32 @llvm.x86.sse41.ptestz(<2 x i64>, <2 x i64>)
   6
   7 define i1 @PR25554(<2 x i64> %v0, <2 x i64> %v1) {
   8 ; SSE-LABEL: PR25554:
   9 ; SSE:       # BB#0:
  10 ; SSE-NEXT:    movl $1, %eax
  11 ; SSE-NEXT:    movd %rax, %xmm2
  12 ; SSE-NEXT:    ptest %xmm2, %xmm0
  13 ; SSE-NEXT:    sete %cl
  14 ; SSE-NEXT:    movzbl %cl, %ecx
  15 ; SSE-NEXT:    movd %rax, %xmm0
  16 ; SSE-NEXT:    pslldq {{.*#+}} xmm0 = zero,zero,zero,zero,zero,zero,zero,zero,xmm0[0,1,2,3,4,5,6,7]
  17 ; SSE-NEXT:    ptest %xmm0, %xmm1
  18 ; SSE-NEXT:    sete %al
  19 ; SSE-NEXT:    movzbl %al, %eax
  20 ; SSE-NEXT:    orl %ecx, %eax
  21 ; SSE-NEXT:    sete %al
  22 ; SSE-NEXT:    retq
  23 ;
  24 ; AVX-LABEL: PR25554:
  25 ; AVX:       # BB#0:
  26 ; AVX-NEXT:    movl $1, %eax
  27 ; AVX-NEXT:    vmovq %rax, %xmm2
  28 ; AVX-NEXT:    vptest %xmm2, %xmm0
  29 ; AVX-NEXT:    sete %cl
  30 ; AVX-NEXT:    movzbl %cl, %ecx
  31 ; AVX-NEXT:    vmovq %rax, %xmm0
  32 ; AVX-NEXT:    vpslldq {{.*#+}} xmm0 = zero,zero,zero,zero,zero,zero,zero,zero,xmm0[0,1,2,3,4,5,6,7]
  33 ; AVX-NEXT:    vptest %xmm0, %xmm1
  34 ; AVX-NEXT:    sete %al
  35 ; AVX-NEXT:    movzbl %al, %eax
  36 ; AVX-NEXT:    orl %ecx, %eax
  37 ; AVX-NEXT:    sete %al
  38 ; AVX-NEXT:    retq
  39
  40   %c1 = tail call i32 @llvm.x86.sse41.ptestz(<2 x i64> %v0, <2 x i64> <i64 1, i64 0>)
  41   %b1 = icmp eq i32 %c1, 0
  42   %c2 = tail call i32 @llvm.x86.sse41.ptestz(<2 x i64> %v1, <2 x i64> <i64 0, i64 1>)
  43   %b2 = icmp eq i32 %c2, 0
  44   %and = and i1 %b1, %b2
  45   ret i1 %and
  46 }
  47