test/CodeGen/X86/vector-zext.ll

   1 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mcpu=x86-64 -mattr=+sse2 | FileCheck %s --check-prefix=SSE --check-prefix=SSE2
   2 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mcpu=x86-64 -mattr=+ssse3 | FileCheck %s --check-prefix=SSE --check-prefix=SSSE3
   3 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mcpu=x86-64 -mattr=+sse4.1 | FileCheck %s --check-prefix=SSE --check-prefix=SSE41
   4 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mcpu=x86-64 -mattr=+avx | FileCheck %s --check-prefix=AVX --check-prefix=AVX1
   5 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mcpu=x86-64 -mattr=+avx2 | FileCheck %s --check-prefix=AVX --check-prefix=AVX2
   6
   7 define <8 x i32> @zext_8i16_to_8i32(<8 x i16> %A) nounwind uwtable readnone ssp {
   8 ; SSE2-LABEL: zext_8i16_to_8i32:
   9 ; SSE2:       # BB#0: # %entry
  10 ; SSE2-NEXT:    movdqa %xmm0, %xmm2
  11 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
  12 ; SSE2-NEXT:    movdqa {{.*#+}} xmm1 = [65535,65535,65535,65535]
  13 ; SSE2-NEXT:    pand %xmm1, %xmm2
  14 ; SSE2-NEXT:    punpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
  15 ; SSE2-NEXT:    pand %xmm0, %xmm1
  16 ; SSE2-NEXT:    movdqa %xmm2, %xmm0
  17 ; SSE2-NEXT:    retq
  18 ;
  19 ; SSSE3-LABEL: zext_8i16_to_8i32:
  20 ; SSSE3:       # BB#0: # %entry
  21 ; SSSE3-NEXT:    movdqa %xmm0, %xmm2
  22 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
  23 ; SSSE3-NEXT:    movdqa {{.*#+}} xmm1 = [65535,65535,65535,65535]
  24 ; SSSE3-NEXT:    pand %xmm1, %xmm2
  25 ; SSSE3-NEXT:    punpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
  26 ; SSSE3-NEXT:    pand %xmm0, %xmm1
  27 ; SSSE3-NEXT:    movdqa %xmm2, %xmm0
  28 ; SSSE3-NEXT:    retq
  29 ;
  30 ; SSE41-LABEL: zext_8i16_to_8i32:
  31 ; SSE41:       # BB#0: # %entry
  32 ; SSE41-NEXT:    pmovzxwd %xmm0, %xmm2
  33 ; SSE41-NEXT:    movdqa {{.*#+}} xmm1 = [65535,65535,65535,65535]
  34 ; SSE41-NEXT:    pand %xmm1, %xmm2
  35 ; SSE41-NEXT:    punpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
  36 ; SSE41-NEXT:    pand %xmm0, %xmm1
  37 ; SSE41-NEXT:    movdqa %xmm2, %xmm0
  38 ; SSE41-NEXT:    retq
  39 ;
  40 ; AVX1-LABEL: zext_8i16_to_8i32:
  41 ; AVX1:       # BB#0: # %entry
  42 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm1 = xmm0[2,3,0,1]
  43 ; AVX1-NEXT:    vpxor %xmm2, %xmm2, %xmm2
  44 ; AVX1-NEXT:    vpunpcklwd {{.*#+}} xmm1 = xmm1[0],xmm2[0],xmm1[1],xmm2[1],xmm1[2],xmm2[2],xmm1[3],xmm2[3]
  45 ; AVX1-NEXT:    vpmovzxwd %xmm0, %xmm0
  46 ; AVX1-NEXT:    vinsertf128 $1, %xmm1, %ymm0, %ymm0
  47 ; AVX1-NEXT:    retq
  48 ;
  49 ; AVX2-LABEL: zext_8i16_to_8i32:
  50 ; AVX2:       # BB#0: # %entry
  51 ; AVX2-NEXT:    vpmovzxwd %xmm0, %ymm0
  52 ; AVX2-NEXT:    retq
  53 entry:
  54   %B = zext <8 x i16> %A to <8 x i32>
  55   ret <8 x i32>%B
  56 }
  57
  58 define <4 x i64> @zext_4i32_to_4i64(<4 x i32> %A) nounwind uwtable readnone ssp {
  59 ; SSE2-LABEL: zext_4i32_to_4i64:
  60 ; SSE2:       # BB#0: # %entry
  61 ; SSE2-NEXT:    pshufd {{.*#+}} xmm2 = xmm0[0,1,1,3]
  62 ; SSE2-NEXT:    movdqa {{.*#+}} xmm3 = [4294967295,4294967295]
  63 ; SSE2-NEXT:    pand %xmm3, %xmm2
  64 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[2,2,3,3]
  65 ; SSE2-NEXT:    pand %xmm3, %xmm1
  66 ; SSE2-NEXT:    movdqa %xmm2, %xmm0
  67 ; SSE2-NEXT:    retq
  68 ;
  69 ; SSSE3-LABEL: zext_4i32_to_4i64:
  70 ; SSSE3:       # BB#0: # %entry
  71 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm2 = xmm0[0,1,1,3]
  72 ; SSSE3-NEXT:    movdqa {{.*#+}} xmm3 = [4294967295,4294967295]
  73 ; SSSE3-NEXT:    pand %xmm3, %xmm2
  74 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[2,2,3,3]
  75 ; SSSE3-NEXT:    pand %xmm3, %xmm1
  76 ; SSSE3-NEXT:    movdqa %xmm2, %xmm0
  77 ; SSSE3-NEXT:    retq
  78 ;
  79 ; SSE41-LABEL: zext_4i32_to_4i64:
  80 ; SSE41:       # BB#0: # %entry
  81 ; SSE41-NEXT:    pmovzxdq %xmm0, %xmm2
  82 ; SSE41-NEXT:    movdqa {{.*#+}} xmm3 = [4294967295,4294967295]
  83 ; SSE41-NEXT:    pand %xmm3, %xmm2
  84 ; SSE41-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[2,2,3,3]
  85 ; SSE41-NEXT:    pand %xmm3, %xmm1
  86 ; SSE41-NEXT:    movdqa %xmm2, %xmm0
  87 ; SSE41-NEXT:    retq
  88 ;
  89 ; AVX1-LABEL: zext_4i32_to_4i64:
  90 ; AVX1:       # BB#0: # %entry
  91 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
  92 ; AVX1-NEXT:    vpunpckhdq {{.*#+}} xmm1 = xmm0[2],xmm1[2],xmm0[3],xmm1[3]
  93 ; AVX1-NEXT:    vpmovzxdq %xmm0, %xmm0
  94 ; AVX1-NEXT:    vinsertf128 $1, %xmm1, %ymm0, %ymm0
  95 ; AVX1-NEXT:    retq
  96 ;
  97 ; AVX2-LABEL: zext_4i32_to_4i64:
  98 ; AVX2:       # BB#0: # %entry
  99 ; AVX2-NEXT:    vpmovzxdq %xmm0, %ymm0
 100 ; AVX2-NEXT:    retq
 101 entry:
 102   %B = zext <4 x i32> %A to <4 x i64>
 103   ret <4 x i64>%B
 104 }
 105
 106 define <8 x i32> @zext_8i8_to_8i32(<8 x i8> %z) {
 107 ; SSE2-LABEL: zext_8i8_to_8i32:
 108 ; SSE2:       # BB#0: # %entry
 109 ; SSE2-NEXT:    movdqa %xmm0, %xmm2
 110 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
 111 ; SSE2-NEXT:    movdqa {{.*#+}} xmm1 = [255,255,255,255]
 112 ; SSE2-NEXT:    pand %xmm1, %xmm2
 113 ; SSE2-NEXT:    punpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
 114 ; SSE2-NEXT:    pand %xmm0, %xmm1
 115 ; SSE2-NEXT:    movdqa %xmm2, %xmm0
 116 ; SSE2-NEXT:    retq
 117 ;
 118 ; SSSE3-LABEL: zext_8i8_to_8i32:
 119 ; SSSE3:       # BB#0: # %entry
 120 ; SSSE3-NEXT:    movdqa %xmm0, %xmm2
 121 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
 122 ; SSSE3-NEXT:    movdqa {{.*#+}} xmm1 = [255,255,255,255]
 123 ; SSSE3-NEXT:    pand %xmm1, %xmm2
 124 ; SSSE3-NEXT:    punpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
 125 ; SSSE3-NEXT:    pand %xmm0, %xmm1
 126 ; SSSE3-NEXT:    movdqa %xmm2, %xmm0
 127 ; SSSE3-NEXT:    retq
 128 ;
 129 ; SSE41-LABEL: zext_8i8_to_8i32:
 130 ; SSE41:       # BB#0: # %entry
 131 ; SSE41-NEXT:    pmovzxwd %xmm0, %xmm2
 132 ; SSE41-NEXT:    movdqa {{.*#+}} xmm1 = [255,255,255,255]
 133 ; SSE41-NEXT:    pand %xmm1, %xmm2
 134 ; SSE41-NEXT:    punpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
 135 ; SSE41-NEXT:    pand %xmm0, %xmm1
 136 ; SSE41-NEXT:    movdqa %xmm2, %xmm0
 137 ; SSE41-NEXT:    retq
 138 ;
 139 ; AVX1-LABEL: zext_8i8_to_8i32:
 140 ; AVX1:       # BB#0: # %entry
 141 ; AVX1-NEXT:    vpmovzxwd %xmm0, %xmm1
 142 ; AVX1-NEXT:    vpunpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
 143 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm1, %ymm0
 144 ; AVX1-NEXT:    vandps {{.*}}, %ymm0, %ymm0
 145 ; AVX1-NEXT:    retq
 146 ;
 147 ; AVX2-LABEL: zext_8i8_to_8i32:
 148 ; AVX2:       # BB#0: # %entry
 149 ; AVX2-NEXT:    vpmovzxwd %xmm0, %ymm0
 150 ; AVX2-NEXT:    vpbroadcastd {{.*}}, %ymm1
 151 ; AVX2-NEXT:    vpand %ymm1, %ymm0, %ymm0
 152 ; AVX2-NEXT:    retq
 153 entry:
 154   %t = zext <8 x i8> %z to <8 x i32>
 155   ret <8 x i32> %t
 156 }
 157
 158 ; PR17654
 159 define <16 x i16> @zext_16i8_to_16i16(<16 x i8> %z) {
 160 ; SSE2-LABEL: zext_16i8_to_16i16:
 161 ; SSE2:       # BB#0: # %entry
 162 ; SSE2-NEXT:    movdqa %xmm0, %xmm2
 163 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
 164 ; SSE2-NEXT:    movdqa {{.*#+}} xmm1 = [255,255,255,255,255,255,255,255]
 165 ; SSE2-NEXT:    pand %xmm1, %xmm2
 166 ; SSE2-NEXT:    punpckhbw {{.*#+}} xmm0 = xmm0[8,8,9,9,10,10,11,11,12,12,13,13,14,14,15,15]
 167 ; SSE2-NEXT:    pand %xmm0, %xmm1
 168 ; SSE2-NEXT:    movdqa %xmm2, %xmm0
 169 ; SSE2-NEXT:    retq
 170 ;
 171 ; SSSE3-LABEL: zext_16i8_to_16i16:
 172 ; SSSE3:       # BB#0: # %entry
 173 ; SSSE3-NEXT:    movdqa %xmm0, %xmm2
 174 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
 175 ; SSSE3-NEXT:    movdqa {{.*#+}} xmm1 = [255,255,255,255,255,255,255,255]
 176 ; SSSE3-NEXT:    pand %xmm1, %xmm2
 177 ; SSSE3-NEXT:    punpckhbw {{.*#+}} xmm0 = xmm0[8,8,9,9,10,10,11,11,12,12,13,13,14,14,15,15]
 178 ; SSSE3-NEXT:    pand %xmm0, %xmm1
 179 ; SSSE3-NEXT:    movdqa %xmm2, %xmm0
 180 ; SSSE3-NEXT:    retq
 181 ;
 182 ; SSE41-LABEL: zext_16i8_to_16i16:
 183 ; SSE41:       # BB#0: # %entry
 184 ; SSE41-NEXT:    pmovzxbw %xmm0, %xmm2
 185 ; SSE41-NEXT:    movdqa {{.*#+}} xmm1 = [255,255,255,255,255,255,255,255]
 186 ; SSE41-NEXT:    pand %xmm1, %xmm2
 187 ; SSE41-NEXT:    punpckhbw {{.*#+}} xmm0 = xmm0[8,8,9,9,10,10,11,11,12,12,13,13,14,14,15,15]
 188 ; SSE41-NEXT:    pand %xmm0, %xmm1
 189 ; SSE41-NEXT:    movdqa %xmm2, %xmm0
 190 ; SSE41-NEXT:    retq
 191 ;
 192 ; AVX1-LABEL: zext_16i8_to_16i16:
 193 ; AVX1:       # BB#0: # %entry
 194 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm1 = xmm0[2,3,0,1]
 195 ; AVX1-NEXT:    vpxor %xmm2, %xmm2, %xmm2
 196 ; AVX1-NEXT:    vpunpcklbw {{.*#+}} xmm1 = xmm1[0],xmm2[0],xmm1[1],xmm2[1],xmm1[2],xmm2[2],xmm1[3],xmm2[3],xmm1[4],xmm2[4],xmm1[5],xmm2[5],xmm1[6],xmm2[6],xmm1[7],xmm2[7]
 197 ; AVX1-NEXT:    vpmovzxbw %xmm0, %xmm0
 198 ; AVX1-NEXT:    vinsertf128 $1, %xmm1, %ymm0, %ymm0
 199 ; AVX1-NEXT:    retq
 200 ;
 201 ; AVX2-LABEL: zext_16i8_to_16i16:
 202 ; AVX2:       # BB#0: # %entry
 203 ; AVX2-NEXT:    vpmovzxbw %xmm0, %ymm0
 204 ; AVX2-NEXT:    retq
 205 entry:
 206   %t = zext <16 x i8> %z to <16 x i16>
 207   ret <16 x i16> %t
 208 }