test/CodeGen/X86/vector-shuffle-combining.ll

   1 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE2
   2 ; RUN: llc < %s -mcpu=x86-64 -mattr=+ssse3 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSSE3
   3 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse4.1 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE41
   4 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX1
   5 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx2 | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX2
   6 ;
   7 ; Verify that the DAG combiner correctly folds bitwise operations across
   8 ; shuffles, nested shuffles with undef, pairs of nested shuffles, and other
   9 ; basic and always-safe patterns. Also test that the DAG combiner will combine
  10 ; target-specific shuffle instructions where reasonable.
  11
  12 target triple = "x86_64-unknown-unknown"
  13
  14 declare <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32>, i8)
  15 declare <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16>, i8)
  16 declare <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16>, i8)
  17
  18 define <4 x i32> @combine_pshufd1(<4 x i32> %a) {
  19 ; ALL-LABEL: combine_pshufd1:
  20 ; ALL:       # BB#0: # %entry
  21 ; ALL-NEXT:    retq
  22 entry:
  23   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  24   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 27)
  25   ret <4 x i32> %c
  26 }
  27
  28 define <4 x i32> @combine_pshufd2(<4 x i32> %a) {
  29 ; ALL-LABEL: combine_pshufd2:
  30 ; ALL:       # BB#0: # %entry
  31 ; ALL-NEXT:    retq
  32 entry:
  33   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  34   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  35   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 -28)
  36   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  37   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  38   ret <4 x i32> %d
  39 }
  40
  41 define <4 x i32> @combine_pshufd3(<4 x i32> %a) {
  42 ; ALL-LABEL: combine_pshufd3:
  43 ; ALL:       # BB#0: # %entry
  44 ; ALL-NEXT:    retq
  45 entry:
  46   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  47   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  48   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 -28)
  49   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  50   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  51   ret <4 x i32> %d
  52 }
  53
  54 define <4 x i32> @combine_pshufd4(<4 x i32> %a) {
  55 ; SSE-LABEL: combine_pshufd4:
  56 ; SSE:       # BB#0: # %entry
  57 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  58 ; SSE-NEXT:    retq
  59 ;
  60 ; AVX-LABEL: combine_pshufd4:
  61 ; AVX:       # BB#0: # %entry
  62 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  63 ; AVX-NEXT:    retq
  64 entry:
  65   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -31)
  66   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  67   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 27)
  68   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  69   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -31)
  70   ret <4 x i32> %d
  71 }
  72
  73 define <4 x i32> @combine_pshufd5(<4 x i32> %a) {
  74 ; SSE-LABEL: combine_pshufd5:
  75 ; SSE:       # BB#0: # %entry
  76 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  77 ; SSE-NEXT:    retq
  78 ;
  79 ; AVX-LABEL: combine_pshufd5:
  80 ; AVX:       # BB#0: # %entry
  81 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  82 ; AVX-NEXT:    retq
  83 entry:
  84   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -76)
  85   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  86   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 27)
  87   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  88   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -76)
  89   ret <4 x i32> %d
  90 }
  91
  92 define <4 x i32> @combine_pshufd6(<4 x i32> %a) {
  93 ; SSE-LABEL: combine_pshufd6:
  94 ; SSE:       # BB#0: # %entry
  95 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
  96 ; SSE-NEXT:    retq
  97 ;
  98 ; AVX-LABEL: combine_pshufd6:
  99 ; AVX:       # BB#0: # %entry
 100 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
 101 ; AVX-NEXT:    retq
 102 entry:
 103   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 0)
 104   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 8)
 105   ret <4 x i32> %c
 106 }
 107
 108 define <8 x i16> @combine_pshuflw1(<8 x i16> %a) {
 109 ; ALL-LABEL: combine_pshuflw1:
 110 ; ALL:       # BB#0: # %entry
 111 ; ALL-NEXT:    retq
 112 entry:
 113   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 114   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 115   ret <8 x i16> %c
 116 }
 117
 118 define <8 x i16> @combine_pshuflw2(<8 x i16> %a) {
 119 ; ALL-LABEL: combine_pshuflw2:
 120 ; ALL:       # BB#0: # %entry
 121 ; ALL-NEXT:    retq
 122 entry:
 123   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 124   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 -28)
 125   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 126   ret <8 x i16> %d
 127 }
 128
 129 define <8 x i16> @combine_pshuflw3(<8 x i16> %a) {
 130 ; SSE-LABEL: combine_pshuflw3:
 131 ; SSE:       # BB#0: # %entry
 132 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 133 ; SSE-NEXT:    retq
 134 ;
 135 ; AVX-LABEL: combine_pshuflw3:
 136 ; AVX:       # BB#0: # %entry
 137 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 138 ; AVX-NEXT:    retq
 139 entry:
 140   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 141   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 27)
 142   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 143   ret <8 x i16> %d
 144 }
 145
 146 define <8 x i16> @combine_pshufhw1(<8 x i16> %a) {
 147 ; SSE-LABEL: combine_pshufhw1:
 148 ; SSE:       # BB#0: # %entry
 149 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 150 ; SSE-NEXT:    retq
 151 ;
 152 ; AVX-LABEL: combine_pshufhw1:
 153 ; AVX:       # BB#0: # %entry
 154 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 155 ; AVX-NEXT:    retq
 156 entry:
 157   %b = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %a, i8 27)
 158   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 159   %d = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %c, i8 27)
 160   ret <8 x i16> %d
 161 }
 162
 163 define <4 x i32> @combine_bitwise_ops_test1(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 164 ; SSE-LABEL: combine_bitwise_ops_test1:
 165 ; SSE:       # BB#0:
 166 ; SSE-NEXT:    pand %xmm1, %xmm0
 167 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 168 ; SSE-NEXT:    retq
 169 ;
 170 ; AVX-LABEL: combine_bitwise_ops_test1:
 171 ; AVX:       # BB#0:
 172 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 173 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 174 ; AVX-NEXT:    retq
 175   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 176   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 177   %and = and <4 x i32> %shuf1, %shuf2
 178   ret <4 x i32> %and
 179 }
 180
 181 define <4 x i32> @combine_bitwise_ops_test2(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 182 ; SSE-LABEL: combine_bitwise_ops_test2:
 183 ; SSE:       # BB#0:
 184 ; SSE-NEXT:    por %xmm1, %xmm0
 185 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 186 ; SSE-NEXT:    retq
 187 ;
 188 ; AVX-LABEL: combine_bitwise_ops_test2:
 189 ; AVX:       # BB#0:
 190 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 191 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 192 ; AVX-NEXT:    retq
 193   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 194   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 195   %or = or <4 x i32> %shuf1, %shuf2
 196   ret <4 x i32> %or
 197 }
 198
 199 define <4 x i32> @combine_bitwise_ops_test3(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 200 ; SSE-LABEL: combine_bitwise_ops_test3:
 201 ; SSE:       # BB#0:
 202 ; SSE-NEXT:    pxor %xmm1, %xmm0
 203 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 204 ; SSE-NEXT:    retq
 205 ;
 206 ; AVX-LABEL: combine_bitwise_ops_test3:
 207 ; AVX:       # BB#0:
 208 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 209 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 210 ; AVX-NEXT:    retq
 211   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 212   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 213   %xor = xor <4 x i32> %shuf1, %shuf2
 214   ret <4 x i32> %xor
 215 }
 216
 217 define <4 x i32> @combine_bitwise_ops_test4(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 218 ; SSE-LABEL: combine_bitwise_ops_test4:
 219 ; SSE:       # BB#0:
 220 ; SSE-NEXT:    pand %xmm1, %xmm0
 221 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 222 ; SSE-NEXT:    retq
 223 ;
 224 ; AVX-LABEL: combine_bitwise_ops_test4:
 225 ; AVX:       # BB#0:
 226 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 227 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 228 ; AVX-NEXT:    retq
 229   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 230   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 231   %and = and <4 x i32> %shuf1, %shuf2
 232   ret <4 x i32> %and
 233 }
 234
 235 define <4 x i32> @combine_bitwise_ops_test5(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 236 ; SSE-LABEL: combine_bitwise_ops_test5:
 237 ; SSE:       # BB#0:
 238 ; SSE-NEXT:    por %xmm1, %xmm0
 239 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 240 ; SSE-NEXT:    retq
 241 ;
 242 ; AVX-LABEL: combine_bitwise_ops_test5:
 243 ; AVX:       # BB#0:
 244 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 245 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 246 ; AVX-NEXT:    retq
 247   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 248   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 249   %or = or <4 x i32> %shuf1, %shuf2
 250   ret <4 x i32> %or
 251 }
 252
 253 define <4 x i32> @combine_bitwise_ops_test6(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 254 ; SSE-LABEL: combine_bitwise_ops_test6:
 255 ; SSE:       # BB#0:
 256 ; SSE-NEXT:    pxor %xmm1, %xmm0
 257 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 258 ; SSE-NEXT:    retq
 259 ;
 260 ; AVX-LABEL: combine_bitwise_ops_test6:
 261 ; AVX:       # BB#0:
 262 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 263 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 264 ; AVX-NEXT:    retq
 265   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 266   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 267   %xor = xor <4 x i32> %shuf1, %shuf2
 268   ret <4 x i32> %xor
 269 }
 270
 271
 272 ; Verify that DAGCombiner moves the shuffle after the xor/and/or even if shuffles
 273 ; are not performing a swizzle operations.
 274
 275 define <4 x i32> @combine_bitwise_ops_test1b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 276 ; SSE2-LABEL: combine_bitwise_ops_test1b:
 277 ; SSE2:       # BB#0:
 278 ; SSE2-NEXT:    andps %xmm1, %xmm0
 279 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 280 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 281 ; SSE2-NEXT:    retq
 282 ;
 283 ; SSSE3-LABEL: combine_bitwise_ops_test1b:
 284 ; SSSE3:       # BB#0:
 285 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 286 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 287 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 288 ; SSSE3-NEXT:    retq
 289 ;
 290 ; SSE41-LABEL: combine_bitwise_ops_test1b:
 291 ; SSE41:       # BB#0:
 292 ; SSE41-NEXT:    pand %xmm1, %xmm0
 293 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 294 ; SSE41-NEXT:    retq
 295 ;
 296 ; AVX1-LABEL: combine_bitwise_ops_test1b:
 297 ; AVX1:       # BB#0:
 298 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 299 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 300 ; AVX1-NEXT:    retq
 301 ;
 302 ; AVX2-LABEL: combine_bitwise_ops_test1b:
 303 ; AVX2:       # BB#0:
 304 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 305 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 306 ; AVX2-NEXT:    retq
 307   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 308   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 309   %and = and <4 x i32> %shuf1, %shuf2
 310   ret <4 x i32> %and
 311 }
 312
 313 define <4 x i32> @combine_bitwise_ops_test2b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 314 ; SSE2-LABEL: combine_bitwise_ops_test2b:
 315 ; SSE2:       # BB#0:
 316 ; SSE2-NEXT:    orps %xmm1, %xmm0
 317 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 318 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 319 ; SSE2-NEXT:    retq
 320 ;
 321 ; SSSE3-LABEL: combine_bitwise_ops_test2b:
 322 ; SSSE3:       # BB#0:
 323 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 324 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 325 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 326 ; SSSE3-NEXT:    retq
 327 ;
 328 ; SSE41-LABEL: combine_bitwise_ops_test2b:
 329 ; SSE41:       # BB#0:
 330 ; SSE41-NEXT:    por %xmm1, %xmm0
 331 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 332 ; SSE41-NEXT:    retq
 333 ;
 334 ; AVX1-LABEL: combine_bitwise_ops_test2b:
 335 ; AVX1:       # BB#0:
 336 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 337 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 338 ; AVX1-NEXT:    retq
 339 ;
 340 ; AVX2-LABEL: combine_bitwise_ops_test2b:
 341 ; AVX2:       # BB#0:
 342 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 343 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 344 ; AVX2-NEXT:    retq
 345   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 346   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 347   %or = or <4 x i32> %shuf1, %shuf2
 348   ret <4 x i32> %or
 349 }
 350
 351 define <4 x i32> @combine_bitwise_ops_test3b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 352 ; SSE2-LABEL: combine_bitwise_ops_test3b:
 353 ; SSE2:       # BB#0:
 354 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 355 ; SSE2-NEXT:    andps {{.*}}(%rip), %xmm0
 356 ; SSE2-NEXT:    retq
 357 ;
 358 ; SSSE3-LABEL: combine_bitwise_ops_test3b:
 359 ; SSSE3:       # BB#0:
 360 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 361 ; SSSE3-NEXT:    andps {{.*}}(%rip), %xmm0
 362 ; SSSE3-NEXT:    retq
 363 ;
 364 ; SSE41-LABEL: combine_bitwise_ops_test3b:
 365 ; SSE41:       # BB#0:
 366 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 367 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 368 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 369 ; SSE41-NEXT:    retq
 370 ;
 371 ; AVX1-LABEL: combine_bitwise_ops_test3b:
 372 ; AVX1:       # BB#0:
 373 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 374 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 375 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 376 ; AVX1-NEXT:    retq
 377 ;
 378 ; AVX2-LABEL: combine_bitwise_ops_test3b:
 379 ; AVX2:       # BB#0:
 380 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 381 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 382 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 383 ; AVX2-NEXT:    retq
 384   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 385   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 386   %xor = xor <4 x i32> %shuf1, %shuf2
 387   ret <4 x i32> %xor
 388 }
 389
 390 define <4 x i32> @combine_bitwise_ops_test4b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 391 ; SSE2-LABEL: combine_bitwise_ops_test4b:
 392 ; SSE2:       # BB#0:
 393 ; SSE2-NEXT:    andps %xmm1, %xmm0
 394 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 395 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 396 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 397 ; SSE2-NEXT:    retq
 398 ;
 399 ; SSSE3-LABEL: combine_bitwise_ops_test4b:
 400 ; SSSE3:       # BB#0:
 401 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 402 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 403 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 404 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 405 ; SSSE3-NEXT:    retq
 406 ;
 407 ; SSE41-LABEL: combine_bitwise_ops_test4b:
 408 ; SSE41:       # BB#0:
 409 ; SSE41-NEXT:    pand %xmm1, %xmm0
 410 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 411 ; SSE41-NEXT:    retq
 412 ;
 413 ; AVX1-LABEL: combine_bitwise_ops_test4b:
 414 ; AVX1:       # BB#0:
 415 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 416 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 417 ; AVX1-NEXT:    retq
 418 ;
 419 ; AVX2-LABEL: combine_bitwise_ops_test4b:
 420 ; AVX2:       # BB#0:
 421 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 422 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 423 ; AVX2-NEXT:    retq
 424   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 425   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 426   %and = and <4 x i32> %shuf1, %shuf2
 427   ret <4 x i32> %and
 428 }
 429
 430 define <4 x i32> @combine_bitwise_ops_test5b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 431 ; SSE2-LABEL: combine_bitwise_ops_test5b:
 432 ; SSE2:       # BB#0:
 433 ; SSE2-NEXT:    orps %xmm1, %xmm0
 434 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 435 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 436 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 437 ; SSE2-NEXT:    retq
 438 ;
 439 ; SSSE3-LABEL: combine_bitwise_ops_test5b:
 440 ; SSSE3:       # BB#0:
 441 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 442 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 443 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 444 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 445 ; SSSE3-NEXT:    retq
 446 ;
 447 ; SSE41-LABEL: combine_bitwise_ops_test5b:
 448 ; SSE41:       # BB#0:
 449 ; SSE41-NEXT:    por %xmm1, %xmm0
 450 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 451 ; SSE41-NEXT:    retq
 452 ;
 453 ; AVX1-LABEL: combine_bitwise_ops_test5b:
 454 ; AVX1:       # BB#0:
 455 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 456 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 457 ; AVX1-NEXT:    retq
 458 ;
 459 ; AVX2-LABEL: combine_bitwise_ops_test5b:
 460 ; AVX2:       # BB#0:
 461 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 462 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 463 ; AVX2-NEXT:    retq
 464   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 465   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 466   %or = or <4 x i32> %shuf1, %shuf2
 467   ret <4 x i32> %or
 468 }
 469
 470 define <4 x i32> @combine_bitwise_ops_test6b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 471 ; SSE2-LABEL: combine_bitwise_ops_test6b:
 472 ; SSE2:       # BB#0:
 473 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 474 ; SSE2-NEXT:    andps {{.*}}(%rip), %xmm0
 475 ; SSE2-NEXT:    retq
 476 ;
 477 ; SSSE3-LABEL: combine_bitwise_ops_test6b:
 478 ; SSSE3:       # BB#0:
 479 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 480 ; SSSE3-NEXT:    andps {{.*}}(%rip), %xmm0
 481 ; SSSE3-NEXT:    retq
 482 ;
 483 ; SSE41-LABEL: combine_bitwise_ops_test6b:
 484 ; SSE41:       # BB#0:
 485 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 486 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 487 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 488 ; SSE41-NEXT:    retq
 489 ;
 490 ; AVX1-LABEL: combine_bitwise_ops_test6b:
 491 ; AVX1:       # BB#0:
 492 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 493 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 494 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 495 ; AVX1-NEXT:    retq
 496 ;
 497 ; AVX2-LABEL: combine_bitwise_ops_test6b:
 498 ; AVX2:       # BB#0:
 499 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 500 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 501 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
 502 ; AVX2-NEXT:    retq
 503   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 504   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 505   %xor = xor <4 x i32> %shuf1, %shuf2
 506   ret <4 x i32> %xor
 507 }
 508
 509 define <4 x i32> @combine_bitwise_ops_test1c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 510 ; SSE-LABEL: combine_bitwise_ops_test1c:
 511 ; SSE:       # BB#0:
 512 ; SSE-NEXT:    andps %xmm1, %xmm0
 513 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 514 ; SSE-NEXT:    retq
 515 ;
 516 ; AVX-LABEL: combine_bitwise_ops_test1c:
 517 ; AVX:       # BB#0:
 518 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 519 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 520 ; AVX-NEXT:    retq
 521   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 522   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 523   %and = and <4 x i32> %shuf1, %shuf2
 524   ret <4 x i32> %and
 525 }
 526
 527 define <4 x i32> @combine_bitwise_ops_test2c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 528 ; SSE-LABEL: combine_bitwise_ops_test2c:
 529 ; SSE:       # BB#0:
 530 ; SSE-NEXT:    orps %xmm1, %xmm0
 531 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 532 ; SSE-NEXT:    retq
 533 ;
 534 ; AVX-LABEL: combine_bitwise_ops_test2c:
 535 ; AVX:       # BB#0:
 536 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 537 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 538 ; AVX-NEXT:    retq
 539   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 540   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 541   %or = or <4 x i32> %shuf1, %shuf2
 542   ret <4 x i32> %or
 543 }
 544
 545 define <4 x i32> @combine_bitwise_ops_test3c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 546 ; SSE2-LABEL: combine_bitwise_ops_test3c:
 547 ; SSE2:       # BB#0:
 548 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 549 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 550 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 551 ; SSE2-NEXT:    retq
 552 ;
 553 ; SSSE3-LABEL: combine_bitwise_ops_test3c:
 554 ; SSSE3:       # BB#0:
 555 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 556 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 557 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 558 ; SSSE3-NEXT:    retq
 559 ;
 560 ; SSE41-LABEL: combine_bitwise_ops_test3c:
 561 ; SSE41:       # BB#0:
 562 ; SSE41-NEXT:    xorps %xmm1, %xmm0
 563 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,2],zero,zero
 564 ; SSE41-NEXT:    retq
 565 ;
 566 ; AVX-LABEL: combine_bitwise_ops_test3c:
 567 ; AVX:       # BB#0:
 568 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 569 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,2],zero,zero
 570 ; AVX-NEXT:    retq
 571   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 572   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 573   %xor = xor <4 x i32> %shuf1, %shuf2
 574   ret <4 x i32> %xor
 575 }
 576
 577 define <4 x i32> @combine_bitwise_ops_test4c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 578 ; SSE-LABEL: combine_bitwise_ops_test4c:
 579 ; SSE:       # BB#0:
 580 ; SSE-NEXT:    andps %xmm1, %xmm0
 581 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 582 ; SSE-NEXT:    movaps %xmm2, %xmm0
 583 ; SSE-NEXT:    retq
 584 ;
 585 ; AVX-LABEL: combine_bitwise_ops_test4c:
 586 ; AVX:       # BB#0:
 587 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 588 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 589 ; AVX-NEXT:    retq
 590   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 591   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 592   %and = and <4 x i32> %shuf1, %shuf2
 593   ret <4 x i32> %and
 594 }
 595
 596 define <4 x i32> @combine_bitwise_ops_test5c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 597 ; SSE-LABEL: combine_bitwise_ops_test5c:
 598 ; SSE:       # BB#0:
 599 ; SSE-NEXT:    orps %xmm1, %xmm0
 600 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 601 ; SSE-NEXT:    movaps %xmm2, %xmm0
 602 ; SSE-NEXT:    retq
 603 ;
 604 ; AVX-LABEL: combine_bitwise_ops_test5c:
 605 ; AVX:       # BB#0:
 606 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 607 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 608 ; AVX-NEXT:    retq
 609   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 610   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 611   %or = or <4 x i32> %shuf1, %shuf2
 612   ret <4 x i32> %or
 613 }
 614
 615 define <4 x i32> @combine_bitwise_ops_test6c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 616 ; SSE-LABEL: combine_bitwise_ops_test6c:
 617 ; SSE:       # BB#0:
 618 ; SSE-NEXT:    xorps %xmm1, %xmm0
 619 ; SSE-NEXT:    xorps %xmm1, %xmm1
 620 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 621 ; SSE-NEXT:    movaps %xmm1, %xmm0
 622 ; SSE-NEXT:    retq
 623 ;
 624 ; AVX-LABEL: combine_bitwise_ops_test6c:
 625 ; AVX:       # BB#0:
 626 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 627 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 628 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[1,3]
 629 ; AVX-NEXT:    retq
 630   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 631   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 632   %xor = xor <4 x i32> %shuf1, %shuf2
 633   ret <4 x i32> %xor
 634 }
 635
 636 define <4 x i32> @combine_nested_undef_test1(<4 x i32> %A, <4 x i32> %B) {
 637 ; SSE-LABEL: combine_nested_undef_test1:
 638 ; SSE:       # BB#0:
 639 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 640 ; SSE-NEXT:    retq
 641 ;
 642 ; AVX-LABEL: combine_nested_undef_test1:
 643 ; AVX:       # BB#0:
 644 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 645 ; AVX-NEXT:    retq
 646   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 647   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 648   ret <4 x i32> %2
 649 }
 650
 651 define <4 x i32> @combine_nested_undef_test2(<4 x i32> %A, <4 x i32> %B) {
 652 ; SSE-LABEL: combine_nested_undef_test2:
 653 ; SSE:       # BB#0:
 654 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 655 ; SSE-NEXT:    retq
 656 ;
 657 ; AVX-LABEL: combine_nested_undef_test2:
 658 ; AVX:       # BB#0:
 659 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 660 ; AVX-NEXT:    retq
 661   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
 662   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 663   ret <4 x i32> %2
 664 }
 665
 666 define <4 x i32> @combine_nested_undef_test3(<4 x i32> %A, <4 x i32> %B) {
 667 ; SSE-LABEL: combine_nested_undef_test3:
 668 ; SSE:       # BB#0:
 669 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 670 ; SSE-NEXT:    retq
 671 ;
 672 ; AVX-LABEL: combine_nested_undef_test3:
 673 ; AVX:       # BB#0:
 674 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 675 ; AVX-NEXT:    retq
 676   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 3>
 677   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 678   ret <4 x i32> %2
 679 }
 680
 681 define <4 x i32> @combine_nested_undef_test4(<4 x i32> %A, <4 x i32> %B) {
 682 ; SSE-LABEL: combine_nested_undef_test4:
 683 ; SSE:       # BB#0:
 684 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 685 ; SSE-NEXT:    retq
 686 ;
 687 ; AVX1-LABEL: combine_nested_undef_test4:
 688 ; AVX1:       # BB#0:
 689 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 690 ; AVX1-NEXT:    retq
 691 ;
 692 ; AVX2-LABEL: combine_nested_undef_test4:
 693 ; AVX2:       # BB#0:
 694 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 695 ; AVX2-NEXT:    retq
 696   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 7, i32 1>
 697   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 4, i32 0, i32 3>
 698   ret <4 x i32> %2
 699 }
 700
 701 define <4 x i32> @combine_nested_undef_test5(<4 x i32> %A, <4 x i32> %B) {
 702 ; SSE-LABEL: combine_nested_undef_test5:
 703 ; SSE:       # BB#0:
 704 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 705 ; SSE-NEXT:    retq
 706 ;
 707 ; AVX-LABEL: combine_nested_undef_test5:
 708 ; AVX:       # BB#0:
 709 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 710 ; AVX-NEXT:    retq
 711   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 5, i32 5, i32 2, i32 3>
 712   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 4, i32 3>
 713   ret <4 x i32> %2
 714 }
 715
 716 define <4 x i32> @combine_nested_undef_test6(<4 x i32> %A, <4 x i32> %B) {
 717 ; SSE-LABEL: combine_nested_undef_test6:
 718 ; SSE:       # BB#0:
 719 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 720 ; SSE-NEXT:    retq
 721 ;
 722 ; AVX-LABEL: combine_nested_undef_test6:
 723 ; AVX:       # BB#0:
 724 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 725 ; AVX-NEXT:    retq
 726   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 727   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 4>
 728   ret <4 x i32> %2
 729 }
 730
 731 define <4 x i32> @combine_nested_undef_test7(<4 x i32> %A, <4 x i32> %B) {
 732 ; SSE-LABEL: combine_nested_undef_test7:
 733 ; SSE:       # BB#0:
 734 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 735 ; SSE-NEXT:    retq
 736 ;
 737 ; AVX-LABEL: combine_nested_undef_test7:
 738 ; AVX:       # BB#0:
 739 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 740 ; AVX-NEXT:    retq
 741   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 742   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
 743   ret <4 x i32> %2
 744 }
 745
 746 define <4 x i32> @combine_nested_undef_test8(<4 x i32> %A, <4 x i32> %B) {
 747 ; SSE-LABEL: combine_nested_undef_test8:
 748 ; SSE:       # BB#0:
 749 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 750 ; SSE-NEXT:    retq
 751 ;
 752 ; AVX-LABEL: combine_nested_undef_test8:
 753 ; AVX:       # BB#0:
 754 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 755 ; AVX-NEXT:    retq
 756   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
 757   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 3, i32 4>
 758   ret <4 x i32> %2
 759 }
 760
 761 define <4 x i32> @combine_nested_undef_test9(<4 x i32> %A, <4 x i32> %B) {
 762 ; SSE-LABEL: combine_nested_undef_test9:
 763 ; SSE:       # BB#0:
 764 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 765 ; SSE-NEXT:    retq
 766 ;
 767 ; AVX-LABEL: combine_nested_undef_test9:
 768 ; AVX:       # BB#0:
 769 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 770 ; AVX-NEXT:    retq
 771   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 3, i32 2, i32 5>
 772   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 4, i32 2>
 773   ret <4 x i32> %2
 774 }
 775
 776 define <4 x i32> @combine_nested_undef_test10(<4 x i32> %A, <4 x i32> %B) {
 777 ; SSE-LABEL: combine_nested_undef_test10:
 778 ; SSE:       # BB#0:
 779 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 780 ; SSE-NEXT:    retq
 781 ;
 782 ; AVX-LABEL: combine_nested_undef_test10:
 783 ; AVX:       # BB#0:
 784 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 785 ; AVX-NEXT:    retq
 786   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 1, i32 5, i32 5>
 787   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 4>
 788   ret <4 x i32> %2
 789 }
 790
 791 define <4 x i32> @combine_nested_undef_test11(<4 x i32> %A, <4 x i32> %B) {
 792 ; SSE-LABEL: combine_nested_undef_test11:
 793 ; SSE:       # BB#0:
 794 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 795 ; SSE-NEXT:    retq
 796 ;
 797 ; AVX-LABEL: combine_nested_undef_test11:
 798 ; AVX:       # BB#0:
 799 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 800 ; AVX-NEXT:    retq
 801   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 2, i32 5, i32 4>
 802   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 0>
 803   ret <4 x i32> %2
 804 }
 805
 806 define <4 x i32> @combine_nested_undef_test12(<4 x i32> %A, <4 x i32> %B) {
 807 ; SSE-LABEL: combine_nested_undef_test12:
 808 ; SSE:       # BB#0:
 809 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 810 ; SSE-NEXT:    retq
 811 ;
 812 ; AVX1-LABEL: combine_nested_undef_test12:
 813 ; AVX1:       # BB#0:
 814 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 815 ; AVX1-NEXT:    retq
 816 ;
 817 ; AVX2-LABEL: combine_nested_undef_test12:
 818 ; AVX2:       # BB#0:
 819 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 820 ; AVX2-NEXT:    retq
 821   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 0, i32 2, i32 4>
 822   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 0, i32 4>
 823   ret <4 x i32> %2
 824 }
 825
 826 ; The following pair of shuffles is folded into vector %A.
 827 define <4 x i32> @combine_nested_undef_test13(<4 x i32> %A, <4 x i32> %B) {
 828 ; ALL-LABEL: combine_nested_undef_test13:
 829 ; ALL:       # BB#0:
 830 ; ALL-NEXT:    retq
 831   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 4, i32 2, i32 6>
 832   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 0, i32 2, i32 4>
 833   ret <4 x i32> %2
 834 }
 835
 836 ; The following pair of shuffles is folded into vector %B.
 837 define <4 x i32> @combine_nested_undef_test14(<4 x i32> %A, <4 x i32> %B) {
 838 ; SSE-LABEL: combine_nested_undef_test14:
 839 ; SSE:       # BB#0:
 840 ; SSE-NEXT:    movaps %xmm1, %xmm0
 841 ; SSE-NEXT:    retq
 842 ;
 843 ; AVX-LABEL: combine_nested_undef_test14:
 844 ; AVX:       # BB#0:
 845 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
 846 ; AVX-NEXT:    retq
 847   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 848   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 4, i32 1, i32 4>
 849   ret <4 x i32> %2
 850 }
 851
 852
 853 ; Verify that we don't optimize the following cases. We expect more than one shuffle.
 854 ;
 855 ; FIXME: Many of these already don't make sense, and the rest should stop
 856 ; making sense with th enew vector shuffle lowering. Revisit at least testing for
 857 ; it.
 858
 859 define <4 x i32> @combine_nested_undef_test15(<4 x i32> %A, <4 x i32> %B) {
 860 ; SSE-LABEL: combine_nested_undef_test15:
 861 ; SSE:       # BB#0:
 862 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[0,0]
 863 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,1]
 864 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[2,1,0,3]
 865 ; SSE-NEXT:    retq
 866 ;
 867 ; AVX-LABEL: combine_nested_undef_test15:
 868 ; AVX:       # BB#0:
 869 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[0,0]
 870 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[2,0],xmm0[3,1]
 871 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 872 ; AVX-NEXT:    retq
 873   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 874   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 875   ret <4 x i32> %2
 876 }
 877
 878 define <4 x i32> @combine_nested_undef_test16(<4 x i32> %A, <4 x i32> %B) {
 879 ; SSE2-LABEL: combine_nested_undef_test16:
 880 ; SSE2:       # BB#0:
 881 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 882 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 883 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 884 ; SSE2-NEXT:    retq
 885 ;
 886 ; SSSE3-LABEL: combine_nested_undef_test16:
 887 ; SSSE3:       # BB#0:
 888 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 889 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 890 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 891 ; SSSE3-NEXT:    retq
 892 ;
 893 ; SSE41-LABEL: combine_nested_undef_test16:
 894 ; SSE41:       # BB#0:
 895 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 896 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 897 ; SSE41-NEXT:    retq
 898 ;
 899 ; AVX1-LABEL: combine_nested_undef_test16:
 900 ; AVX1:       # BB#0:
 901 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 902 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 903 ; AVX1-NEXT:    retq
 904 ;
 905 ; AVX2-LABEL: combine_nested_undef_test16:
 906 ; AVX2:       # BB#0:
 907 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 908 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 909 ; AVX2-NEXT:    retq
 910   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 911   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 912   ret <4 x i32> %2
 913 }
 914
 915 define <4 x i32> @combine_nested_undef_test17(<4 x i32> %A, <4 x i32> %B) {
 916 ; SSE-LABEL: combine_nested_undef_test17:
 917 ; SSE:       # BB#0:
 918 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 919 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[3,1]
 920 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[2,1,0,3]
 921 ; SSE-NEXT:    retq
 922 ;
 923 ; AVX-LABEL: combine_nested_undef_test17:
 924 ; AVX:       # BB#0:
 925 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 926 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[3,1]
 927 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 928 ; AVX-NEXT:    retq
 929   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 930   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 931   ret <4 x i32> %2
 932 }
 933
 934 define <4 x i32> @combine_nested_undef_test18(<4 x i32> %A, <4 x i32> %B) {
 935 ; SSE-LABEL: combine_nested_undef_test18:
 936 ; SSE:       # BB#0:
 937 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 938 ; SSE-NEXT:    retq
 939 ;
 940 ; AVX-LABEL: combine_nested_undef_test18:
 941 ; AVX:       # BB#0:
 942 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 943 ; AVX-NEXT:    retq
 944   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
 945   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 0, i32 3>
 946   ret <4 x i32> %2
 947 }
 948
 949 define <4 x i32> @combine_nested_undef_test19(<4 x i32> %A, <4 x i32> %B) {
 950 ; SSE-LABEL: combine_nested_undef_test19:
 951 ; SSE:       # BB#0:
 952 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[0,0]
 953 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,2]
 954 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,0,0,0]
 955 ; SSE-NEXT:    retq
 956 ;
 957 ; AVX-LABEL: combine_nested_undef_test19:
 958 ; AVX:       # BB#0:
 959 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[0,0]
 960 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,2]
 961 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,0,0,0]
 962 ; AVX-NEXT:    retq
 963   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 5, i32 6>
 964   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 0, i32 0, i32 0>
 965   ret <4 x i32> %2
 966 }
 967
 968 define <4 x i32> @combine_nested_undef_test20(<4 x i32> %A, <4 x i32> %B) {
 969 ; SSE-LABEL: combine_nested_undef_test20:
 970 ; SSE:       # BB#0:
 971 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,2],xmm1[0,0]
 972 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 973 ; SSE-NEXT:    retq
 974 ;
 975 ; AVX-LABEL: combine_nested_undef_test20:
 976 ; AVX:       # BB#0:
 977 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[3,2],xmm1[0,0]
 978 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 979 ; AVX-NEXT:    retq
 980   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 3, i32 2, i32 4, i32 4>
 981   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 982   ret <4 x i32> %2
 983 }
 984
 985 define <4 x i32> @combine_nested_undef_test21(<4 x i32> %A, <4 x i32> %B) {
 986 ; SSE-LABEL: combine_nested_undef_test21:
 987 ; SSE:       # BB#0:
 988 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 989 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[3,1]
 990 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
 991 ; SSE-NEXT:    retq
 992 ;
 993 ; AVX-LABEL: combine_nested_undef_test21:
 994 ; AVX:       # BB#0:
 995 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 996 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[3,1]
 997 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,3]
 998 ; AVX-NEXT:    retq
 999   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
1000   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1001   ret <4 x i32> %2
1002 }
1003
1004
1005 ; Test that we correctly combine shuffles according to rule
1006 ;  shuffle(shuffle(x, y), undef) -> shuffle(y, undef)
1007
1008 define <4 x i32> @combine_nested_undef_test22(<4 x i32> %A, <4 x i32> %B) {
1009 ; SSE-LABEL: combine_nested_undef_test22:
1010 ; SSE:       # BB#0:
1011 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1012 ; SSE-NEXT:    retq
1013 ;
1014 ; AVX-LABEL: combine_nested_undef_test22:
1015 ; AVX:       # BB#0:
1016 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1017 ; AVX-NEXT:    retq
1018   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1019   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 3>
1020   ret <4 x i32> %2
1021 }
1022
1023 define <4 x i32> @combine_nested_undef_test23(<4 x i32> %A, <4 x i32> %B) {
1024 ; SSE-LABEL: combine_nested_undef_test23:
1025 ; SSE:       # BB#0:
1026 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1027 ; SSE-NEXT:    retq
1028 ;
1029 ; AVX-LABEL: combine_nested_undef_test23:
1030 ; AVX:       # BB#0:
1031 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1032 ; AVX-NEXT:    retq
1033   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1034   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1035   ret <4 x i32> %2
1036 }
1037
1038 define <4 x i32> @combine_nested_undef_test24(<4 x i32> %A, <4 x i32> %B) {
1039 ; SSE-LABEL: combine_nested_undef_test24:
1040 ; SSE:       # BB#0:
1041 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1042 ; SSE-NEXT:    retq
1043 ;
1044 ; AVX-LABEL: combine_nested_undef_test24:
1045 ; AVX:       # BB#0:
1046 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1047 ; AVX-NEXT:    retq
1048   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1049   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 3, i32 2, i32 4>
1050   ret <4 x i32> %2
1051 }
1052
1053 define <4 x i32> @combine_nested_undef_test25(<4 x i32> %A, <4 x i32> %B) {
1054 ; SSE-LABEL: combine_nested_undef_test25:
1055 ; SSE:       # BB#0:
1056 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1057 ; SSE-NEXT:    retq
1058 ;
1059 ; AVX1-LABEL: combine_nested_undef_test25:
1060 ; AVX1:       # BB#0:
1061 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1062 ; AVX1-NEXT:    retq
1063 ;
1064 ; AVX2-LABEL: combine_nested_undef_test25:
1065 ; AVX2:       # BB#0:
1066 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1067 ; AVX2-NEXT:    retq
1068   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 5, i32 2, i32 4>
1069   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 1, i32 3, i32 1>
1070   ret <4 x i32> %2
1071 }
1072
1073 define <4 x i32> @combine_nested_undef_test26(<4 x i32> %A, <4 x i32> %B) {
1074 ; SSE-LABEL: combine_nested_undef_test26:
1075 ; SSE:       # BB#0:
1076 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1077 ; SSE-NEXT:    retq
1078 ;
1079 ; AVX-LABEL: combine_nested_undef_test26:
1080 ; AVX:       # BB#0:
1081 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1082 ; AVX-NEXT:    retq
1083   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 6, i32 7>
1084   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 2, i32 3>
1085   ret <4 x i32> %2
1086 }
1087
1088 define <4 x i32> @combine_nested_undef_test27(<4 x i32> %A, <4 x i32> %B) {
1089 ; SSE-LABEL: combine_nested_undef_test27:
1090 ; SSE:       # BB#0:
1091 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1092 ; SSE-NEXT:    retq
1093 ;
1094 ; AVX1-LABEL: combine_nested_undef_test27:
1095 ; AVX1:       # BB#0:
1096 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1097 ; AVX1-NEXT:    retq
1098 ;
1099 ; AVX2-LABEL: combine_nested_undef_test27:
1100 ; AVX2:       # BB#0:
1101 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1102 ; AVX2-NEXT:    retq
1103   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 2, i32 1, i32 5, i32 4>
1104   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 2, i32 3, i32 2>
1105   ret <4 x i32> %2
1106 }
1107
1108 define <4 x i32> @combine_nested_undef_test28(<4 x i32> %A, <4 x i32> %B) {
1109 ; SSE-LABEL: combine_nested_undef_test28:
1110 ; SSE:       # BB#0:
1111 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1112 ; SSE-NEXT:    retq
1113 ;
1114 ; AVX-LABEL: combine_nested_undef_test28:
1115 ; AVX:       # BB#0:
1116 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1117 ; AVX-NEXT:    retq
1118   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
1119   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 3, i32 2>
1120   ret <4 x i32> %2
1121 }
1122
1123 define <4 x float> @combine_test1(<4 x float> %a, <4 x float> %b) {
1124 ; SSE-LABEL: combine_test1:
1125 ; SSE:       # BB#0:
1126 ; SSE-NEXT:    movaps %xmm1, %xmm0
1127 ; SSE-NEXT:    retq
1128 ;
1129 ; AVX-LABEL: combine_test1:
1130 ; AVX:       # BB#0:
1131 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1132 ; AVX-NEXT:    retq
1133   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1134   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1135   ret <4 x float> %2
1136 }
1137
1138 define <4 x float> @combine_test2(<4 x float> %a, <4 x float> %b) {
1139 ; SSE2-LABEL: combine_test2:
1140 ; SSE2:       # BB#0:
1141 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1142 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1143 ; SSE2-NEXT:    retq
1144 ;
1145 ; SSSE3-LABEL: combine_test2:
1146 ; SSSE3:       # BB#0:
1147 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1148 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1149 ; SSSE3-NEXT:    retq
1150 ;
1151 ; SSE41-LABEL: combine_test2:
1152 ; SSE41:       # BB#0:
1153 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1154 ; SSE41-NEXT:    retq
1155 ;
1156 ; AVX-LABEL: combine_test2:
1157 ; AVX:       # BB#0:
1158 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1159 ; AVX-NEXT:    retq
1160   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1161   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1162   ret <4 x float> %2
1163 }
1164
1165 define <4 x float> @combine_test3(<4 x float> %a, <4 x float> %b) {
1166 ; SSE-LABEL: combine_test3:
1167 ; SSE:       # BB#0:
1168 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1169 ; SSE-NEXT:    retq
1170 ;
1171 ; AVX-LABEL: combine_test3:
1172 ; AVX:       # BB#0:
1173 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1174 ; AVX-NEXT:    retq
1175   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1176   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1177   ret <4 x float> %2
1178 }
1179
1180 define <4 x float> @combine_test4(<4 x float> %a, <4 x float> %b) {
1181 ; SSE-LABEL: combine_test4:
1182 ; SSE:       # BB#0:
1183 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1184 ; SSE-NEXT:    movapd %xmm1, %xmm0
1185 ; SSE-NEXT:    retq
1186 ;
1187 ; AVX-LABEL: combine_test4:
1188 ; AVX:       # BB#0:
1189 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1190 ; AVX-NEXT:    retq
1191   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1192   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1193   ret <4 x float> %2
1194 }
1195
1196 define <4 x float> @combine_test5(<4 x float> %a, <4 x float> %b) {
1197 ; SSE2-LABEL: combine_test5:
1198 ; SSE2:       # BB#0:
1199 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1200 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1201 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1202 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1203 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1204 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1205 ; SSE2-NEXT:    retq
1206 ;
1207 ; SSSE3-LABEL: combine_test5:
1208 ; SSSE3:       # BB#0:
1209 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1210 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1211 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1212 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1213 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1214 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1215 ; SSSE3-NEXT:    retq
1216 ;
1217 ; SSE41-LABEL: combine_test5:
1218 ; SSE41:       # BB#0:
1219 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1220 ; SSE41-NEXT:    retq
1221 ;
1222 ; AVX-LABEL: combine_test5:
1223 ; AVX:       # BB#0:
1224 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1225 ; AVX-NEXT:    retq
1226   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1227   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1228   ret <4 x float> %2
1229 }
1230
1231 define <4 x i32> @combine_test6(<4 x i32> %a, <4 x i32> %b) {
1232 ; SSE-LABEL: combine_test6:
1233 ; SSE:       # BB#0:
1234 ; SSE-NEXT:    movaps %xmm1, %xmm0
1235 ; SSE-NEXT:    retq
1236 ;
1237 ; AVX-LABEL: combine_test6:
1238 ; AVX:       # BB#0:
1239 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1240 ; AVX-NEXT:    retq
1241   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1242   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1243   ret <4 x i32> %2
1244 }
1245
1246 define <4 x i32> @combine_test7(<4 x i32> %a, <4 x i32> %b) {
1247 ; SSE2-LABEL: combine_test7:
1248 ; SSE2:       # BB#0:
1249 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1250 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1251 ; SSE2-NEXT:    retq
1252 ;
1253 ; SSSE3-LABEL: combine_test7:
1254 ; SSSE3:       # BB#0:
1255 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1256 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1257 ; SSSE3-NEXT:    retq
1258 ;
1259 ; SSE41-LABEL: combine_test7:
1260 ; SSE41:       # BB#0:
1261 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1262 ; SSE41-NEXT:    retq
1263 ;
1264 ; AVX1-LABEL: combine_test7:
1265 ; AVX1:       # BB#0:
1266 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1267 ; AVX1-NEXT:    retq
1268 ;
1269 ; AVX2-LABEL: combine_test7:
1270 ; AVX2:       # BB#0:
1271 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1272 ; AVX2-NEXT:    retq
1273   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1274   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1275   ret <4 x i32> %2
1276 }
1277
1278 define <4 x i32> @combine_test8(<4 x i32> %a, <4 x i32> %b) {
1279 ; SSE-LABEL: combine_test8:
1280 ; SSE:       # BB#0:
1281 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1282 ; SSE-NEXT:    retq
1283 ;
1284 ; AVX-LABEL: combine_test8:
1285 ; AVX:       # BB#0:
1286 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1287 ; AVX-NEXT:    retq
1288   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1289   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1290   ret <4 x i32> %2
1291 }
1292
1293 define <4 x i32> @combine_test9(<4 x i32> %a, <4 x i32> %b) {
1294 ; SSE-LABEL: combine_test9:
1295 ; SSE:       # BB#0:
1296 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1297 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1298 ; SSE-NEXT:    retq
1299 ;
1300 ; AVX-LABEL: combine_test9:
1301 ; AVX:       # BB#0:
1302 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1303 ; AVX-NEXT:    retq
1304   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1305   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1306   ret <4 x i32> %2
1307 }
1308
1309 define <4 x i32> @combine_test10(<4 x i32> %a, <4 x i32> %b) {
1310 ; SSE2-LABEL: combine_test10:
1311 ; SSE2:       # BB#0:
1312 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1313 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1314 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1315 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1316 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1317 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1318 ; SSE2-NEXT:    retq
1319 ;
1320 ; SSSE3-LABEL: combine_test10:
1321 ; SSSE3:       # BB#0:
1322 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1323 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1324 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1325 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1326 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1327 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1328 ; SSSE3-NEXT:    retq
1329 ;
1330 ; SSE41-LABEL: combine_test10:
1331 ; SSE41:       # BB#0:
1332 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1333 ; SSE41-NEXT:    retq
1334 ;
1335 ; AVX1-LABEL: combine_test10:
1336 ; AVX1:       # BB#0:
1337 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1338 ; AVX1-NEXT:    retq
1339 ;
1340 ; AVX2-LABEL: combine_test10:
1341 ; AVX2:       # BB#0:
1342 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1343 ; AVX2-NEXT:    retq
1344   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1345   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1346   ret <4 x i32> %2
1347 }
1348
1349 define <4 x float> @combine_test11(<4 x float> %a, <4 x float> %b) {
1350 ; ALL-LABEL: combine_test11:
1351 ; ALL:       # BB#0:
1352 ; ALL-NEXT:    retq
1353   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1354   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1355   ret <4 x float> %2
1356 }
1357
1358 define <4 x float> @combine_test12(<4 x float> %a, <4 x float> %b) {
1359 ; SSE2-LABEL: combine_test12:
1360 ; SSE2:       # BB#0:
1361 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1362 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1363 ; SSE2-NEXT:    retq
1364 ;
1365 ; SSSE3-LABEL: combine_test12:
1366 ; SSSE3:       # BB#0:
1367 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1368 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1369 ; SSSE3-NEXT:    retq
1370 ;
1371 ; SSE41-LABEL: combine_test12:
1372 ; SSE41:       # BB#0:
1373 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1374 ; SSE41-NEXT:    retq
1375 ;
1376 ; AVX-LABEL: combine_test12:
1377 ; AVX:       # BB#0:
1378 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1379 ; AVX-NEXT:    retq
1380   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1381   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1382   ret <4 x float> %2
1383 }
1384
1385 define <4 x float> @combine_test13(<4 x float> %a, <4 x float> %b) {
1386 ; SSE-LABEL: combine_test13:
1387 ; SSE:       # BB#0:
1388 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1389 ; SSE-NEXT:    retq
1390 ;
1391 ; AVX-LABEL: combine_test13:
1392 ; AVX:       # BB#0:
1393 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1394 ; AVX-NEXT:    retq
1395   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1396   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1397   ret <4 x float> %2
1398 }
1399
1400 define <4 x float> @combine_test14(<4 x float> %a, <4 x float> %b) {
1401 ; SSE-LABEL: combine_test14:
1402 ; SSE:       # BB#0:
1403 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1404 ; SSE-NEXT:    retq
1405 ;
1406 ; AVX-LABEL: combine_test14:
1407 ; AVX:       # BB#0:
1408 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1409 ; AVX-NEXT:    retq
1410   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1411   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1412   ret <4 x float> %2
1413 }
1414
1415 define <4 x float> @combine_test15(<4 x float> %a, <4 x float> %b) {
1416 ; SSE2-LABEL: combine_test15:
1417 ; SSE2:       # BB#0:
1418 ; SSE2-NEXT:    movaps %xmm0, %xmm2
1419 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1420 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1421 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1422 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1423 ; SSE2-NEXT:    retq
1424 ;
1425 ; SSSE3-LABEL: combine_test15:
1426 ; SSSE3:       # BB#0:
1427 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
1428 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1429 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1430 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1431 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1432 ; SSSE3-NEXT:    retq
1433 ;
1434 ; SSE41-LABEL: combine_test15:
1435 ; SSE41:       # BB#0:
1436 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1437 ; SSE41-NEXT:    retq
1438 ;
1439 ; AVX-LABEL: combine_test15:
1440 ; AVX:       # BB#0:
1441 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1442 ; AVX-NEXT:    retq
1443   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1444   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1445   ret <4 x float> %2
1446 }
1447
1448 define <4 x i32> @combine_test16(<4 x i32> %a, <4 x i32> %b) {
1449 ; ALL-LABEL: combine_test16:
1450 ; ALL:       # BB#0:
1451 ; ALL-NEXT:    retq
1452   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1453   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1454   ret <4 x i32> %2
1455 }
1456
1457 define <4 x i32> @combine_test17(<4 x i32> %a, <4 x i32> %b) {
1458 ; SSE2-LABEL: combine_test17:
1459 ; SSE2:       # BB#0:
1460 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1461 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1462 ; SSE2-NEXT:    retq
1463 ;
1464 ; SSSE3-LABEL: combine_test17:
1465 ; SSSE3:       # BB#0:
1466 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1467 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1468 ; SSSE3-NEXT:    retq
1469 ;
1470 ; SSE41-LABEL: combine_test17:
1471 ; SSE41:       # BB#0:
1472 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1473 ; SSE41-NEXT:    retq
1474 ;
1475 ; AVX1-LABEL: combine_test17:
1476 ; AVX1:       # BB#0:
1477 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1478 ; AVX1-NEXT:    retq
1479 ;
1480 ; AVX2-LABEL: combine_test17:
1481 ; AVX2:       # BB#0:
1482 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1483 ; AVX2-NEXT:    retq
1484   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1485   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1486   ret <4 x i32> %2
1487 }
1488
1489 define <4 x i32> @combine_test18(<4 x i32> %a, <4 x i32> %b) {
1490 ; SSE-LABEL: combine_test18:
1491 ; SSE:       # BB#0:
1492 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1493 ; SSE-NEXT:    retq
1494 ;
1495 ; AVX-LABEL: combine_test18:
1496 ; AVX:       # BB#0:
1497 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1498 ; AVX-NEXT:    retq
1499   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1500   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1501   ret <4 x i32> %2
1502 }
1503
1504 define <4 x i32> @combine_test19(<4 x i32> %a, <4 x i32> %b) {
1505 ; SSE-LABEL: combine_test19:
1506 ; SSE:       # BB#0:
1507 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1508 ; SSE-NEXT:    retq
1509 ;
1510 ; AVX-LABEL: combine_test19:
1511 ; AVX:       # BB#0:
1512 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1513 ; AVX-NEXT:    retq
1514   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1515   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1516   ret <4 x i32> %2
1517 }
1518
1519 define <4 x i32> @combine_test20(<4 x i32> %a, <4 x i32> %b) {
1520 ; SSE2-LABEL: combine_test20:
1521 ; SSE2:       # BB#0:
1522 ; SSE2-NEXT:    movaps %xmm0, %xmm2
1523 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1524 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1525 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1526 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1527 ; SSE2-NEXT:    retq
1528 ;
1529 ; SSSE3-LABEL: combine_test20:
1530 ; SSSE3:       # BB#0:
1531 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
1532 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1533 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1534 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1535 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1536 ; SSSE3-NEXT:    retq
1537 ;
1538 ; SSE41-LABEL: combine_test20:
1539 ; SSE41:       # BB#0:
1540 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1541 ; SSE41-NEXT:    retq
1542 ;
1543 ; AVX1-LABEL: combine_test20:
1544 ; AVX1:       # BB#0:
1545 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1546 ; AVX1-NEXT:    retq
1547 ;
1548 ; AVX2-LABEL: combine_test20:
1549 ; AVX2:       # BB#0:
1550 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1551 ; AVX2-NEXT:    retq
1552   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1553   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1554   ret <4 x i32> %2
1555 }
1556
1557 define <4 x i32> @combine_test21(<8 x i32> %a, <4 x i32>* %ptr) {
1558 ; SSE-LABEL: combine_test21:
1559 ; SSE:       # BB#0:
1560 ; SSE-NEXT:    movdqa %xmm0, %xmm2
1561 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm2 = xmm2[0],xmm1[0]
1562 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1563 ; SSE-NEXT:    movdqa %xmm2, (%rdi)
1564 ; SSE-NEXT:    retq
1565 ;
1566 ; AVX1-LABEL: combine_test21:
1567 ; AVX1:       # BB#0:
1568 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
1569 ; AVX1-NEXT:    vpunpcklqdq {{.*#+}} xmm2 = xmm0[0],xmm1[0]
1570 ; AVX1-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1571 ; AVX1-NEXT:    vmovdqa %xmm2, (%rdi)
1572 ; AVX1-NEXT:    vzeroupper
1573 ; AVX1-NEXT:    retq
1574 ;
1575 ; AVX2-LABEL: combine_test21:
1576 ; AVX2:       # BB#0:
1577 ; AVX2-NEXT:    vextracti128 $1, %ymm0, %xmm1
1578 ; AVX2-NEXT:    vpunpcklqdq {{.*#+}} xmm2 = xmm0[0],xmm1[0]
1579 ; AVX2-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1580 ; AVX2-NEXT:    vmovdqa %xmm2, (%rdi)
1581 ; AVX2-NEXT:    vzeroupper
1582 ; AVX2-NEXT:    retq
1583   %1 = shufflevector <8 x i32> %a, <8 x i32> %a, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1584   %2 = shufflevector <8 x i32> %a, <8 x i32> %a, <4 x i32> <i32 2, i32 3, i32 6, i32 7>
1585   store <4 x i32> %1, <4 x i32>* %ptr, align 16
1586   ret <4 x i32> %2
1587 }
1588
1589 define <8 x float> @combine_test22(<2 x float>* %a, <2 x float>* %b) {
1590 ; SSE-LABEL: combine_test22:
1591 ; SSE:       # BB#0:
1592 ; SSE-NEXT:    movq {{.*#+}} xmm0 = mem[0],zero
1593 ; SSE-NEXT:    movhpd (%rsi), %xmm0
1594 ; SSE-NEXT:    retq
1595 ;
1596 ; AVX-LABEL: combine_test22:
1597 ; AVX:       # BB#0:
1598 ; AVX-NEXT:    vmovq {{.*#+}} xmm0 = mem[0],zero
1599 ; AVX-NEXT:    vmovhpd (%rsi), %xmm0, %xmm0
1600 ; AVX-NEXT:    retq
1601 ; Current AVX2 lowering of this is still awful, not adding a test case.
1602   %1 = load <2 x float>* %a, align 8
1603   %2 = load <2 x float>* %b, align 8
1604   %3 = shufflevector <2 x float> %1, <2 x float> %2, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef>
1605   ret <8 x float> %3
1606 }
1607
1608 ; Check some negative cases.
1609 ; FIXME: Do any of these really make sense? Are they redundant with the above tests?
1610
1611 define <4 x float> @combine_test1b(<4 x float> %a, <4 x float> %b) {
1612 ; SSE-LABEL: combine_test1b:
1613 ; SSE:       # BB#0:
1614 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1,2,0]
1615 ; SSE-NEXT:    movaps %xmm1, %xmm0
1616 ; SSE-NEXT:    retq
1617 ;
1618 ; AVX-LABEL: combine_test1b:
1619 ; AVX:       # BB#0:
1620 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[0,1,2,0]
1621 ; AVX-NEXT:    retq
1622   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1623   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 0>
1624   ret <4 x float> %2
1625 }
1626
1627 define <4 x float> @combine_test2b(<4 x float> %a, <4 x float> %b) {
1628 ; SSE2-LABEL: combine_test2b:
1629 ; SSE2:       # BB#0:
1630 ; SSE2-NEXT:    movlhps {{.*#+}} xmm1 = xmm1[0,0]
1631 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1632 ; SSE2-NEXT:    retq
1633 ;
1634 ; SSSE3-LABEL: combine_test2b:
1635 ; SSSE3:       # BB#0:
1636 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm1[0,0]
1637 ; SSSE3-NEXT:    retq
1638 ;
1639 ; SSE41-LABEL: combine_test2b:
1640 ; SSE41:       # BB#0:
1641 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm1[0,0]
1642 ; SSE41-NEXT:    retq
1643 ;
1644 ; AVX-LABEL: combine_test2b:
1645 ; AVX:       # BB#0:
1646 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm1[0,0]
1647 ; AVX-NEXT:    retq
1648   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1649   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 0, i32 5>
1650   ret <4 x float> %2
1651 }
1652
1653 define <4 x float> @combine_test3b(<4 x float> %a, <4 x float> %b) {
1654 ; SSE-LABEL: combine_test3b:
1655 ; SSE:       # BB#0:
1656 ; SSE-NEXT:    movaps %xmm1, %xmm2
1657 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm0[3,0]
1658 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm2[0,2]
1659 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[3,3]
1660 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1661 ; SSE-NEXT:    retq
1662 ;
1663 ; AVX-LABEL: combine_test3b:
1664 ; AVX:       # BB#0:
1665 ; AVX-NEXT:    vshufps {{.*#+}} xmm2 = xmm1[2,0],xmm0[3,0]
1666 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm2[0,2]
1667 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[3,3]
1668 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1669 ; AVX-NEXT:    retq
1670   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 0, i32 6, i32 3>
1671   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 7, i32 2, i32 7>
1672   ret <4 x float> %2
1673 }
1674
1675 define <4 x float> @combine_test4b(<4 x float> %a, <4 x float> %b) {
1676 ; SSE-LABEL: combine_test4b:
1677 ; SSE:       # BB#0:
1678 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1,2,3]
1679 ; SSE-NEXT:    movaps %xmm1, %xmm0
1680 ; SSE-NEXT:    retq
1681 ;
1682 ; AVX-LABEL: combine_test4b:
1683 ; AVX:       # BB#0:
1684 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[1,1,2,3]
1685 ; AVX-NEXT:    retq
1686   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1687   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 5, i32 5, i32 2, i32 7>
1688   ret <4 x float> %2
1689 }
1690
1691
1692 ; Verify that we correctly fold shuffles even when we use illegal vector types.
1693
1694 define <4 x i8> @combine_test1c(<4 x i8>* %a, <4 x i8>* %b) {
1695 ; SSE2-LABEL: combine_test1c:
1696 ; SSE2:       # BB#0:
1697 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1698 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1699 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1700 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1701 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1702 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1703 ; SSE2-NEXT:    movss {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1704 ; SSE2-NEXT:    retq
1705 ;
1706 ; SSSE3-LABEL: combine_test1c:
1707 ; SSSE3:       # BB#0:
1708 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1709 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1710 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1711 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1712 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1713 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1714 ; SSSE3-NEXT:    movss {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1715 ; SSSE3-NEXT:    retq
1716 ;
1717 ; SSE41-LABEL: combine_test1c:
1718 ; SSE41:       # BB#0:
1719 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1720 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1721 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3,4,5,6,7]
1722 ; SSE41-NEXT:    retq
1723 ;
1724 ; AVX1-LABEL: combine_test1c:
1725 ; AVX1:       # BB#0:
1726 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1727 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1728 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1729 ; AVX1-NEXT:    retq
1730 ;
1731 ; AVX2-LABEL: combine_test1c:
1732 ; AVX2:       # BB#0:
1733 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1734 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1735 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1736 ; AVX2-NEXT:    retq
1737   %A = load <4 x i8>* %a
1738   %B = load <4 x i8>* %b
1739   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1740   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1741   ret <4 x i8> %2
1742 }
1743
1744 define <4 x i8> @combine_test2c(<4 x i8>* %a, <4 x i8>* %b) {
1745 ; SSE2-LABEL: combine_test2c:
1746 ; SSE2:       # BB#0:
1747 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1748 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1749 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1750 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1751 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1752 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1753 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1754 ; SSE2-NEXT:    retq
1755 ;
1756 ; SSSE3-LABEL: combine_test2c:
1757 ; SSSE3:       # BB#0:
1758 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1759 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1760 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1761 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1762 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1763 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1764 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1765 ; SSSE3-NEXT:    retq
1766 ;
1767 ; SSE41-LABEL: combine_test2c:
1768 ; SSE41:       # BB#0:
1769 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1770 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1771 ; SSE41-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1772 ; SSE41-NEXT:    retq
1773 ;
1774 ; AVX-LABEL: combine_test2c:
1775 ; AVX:       # BB#0:
1776 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1777 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1778 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1779 ; AVX-NEXT:    retq
1780   %A = load <4 x i8>* %a
1781   %B = load <4 x i8>* %b
1782   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 1, i32 5>
1783   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1784   ret <4 x i8> %2
1785 }
1786
1787 define <4 x i8> @combine_test3c(<4 x i8>* %a, <4 x i8>* %b) {
1788 ; SSE2-LABEL: combine_test3c:
1789 ; SSE2:       # BB#0:
1790 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1791 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1792 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1793 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1794 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1795 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1796 ; SSE2-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1797 ; SSE2-NEXT:    retq
1798 ;
1799 ; SSSE3-LABEL: combine_test3c:
1800 ; SSSE3:       # BB#0:
1801 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1802 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1803 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1804 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1805 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1806 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1807 ; SSSE3-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1808 ; SSSE3-NEXT:    retq
1809 ;
1810 ; SSE41-LABEL: combine_test3c:
1811 ; SSE41:       # BB#0:
1812 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1813 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1814 ; SSE41-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1815 ; SSE41-NEXT:    retq
1816 ;
1817 ; AVX-LABEL: combine_test3c:
1818 ; AVX:       # BB#0:
1819 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1820 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1821 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1822 ; AVX-NEXT:    retq
1823   %A = load <4 x i8>* %a
1824   %B = load <4 x i8>* %b
1825   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1826   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1827   ret <4 x i8> %2
1828 }
1829
1830 define <4 x i8> @combine_test4c(<4 x i8>* %a, <4 x i8>* %b) {
1831 ; SSE2-LABEL: combine_test4c:
1832 ; SSE2:       # BB#0:
1833 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1834 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1835 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1836 ; SSE2-NEXT:    movd {{.*#+}} xmm2 = mem[0],zero,zero,zero
1837 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
1838 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
1839 ; SSE2-NEXT:    movdqa %xmm2, %xmm0
1840 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1841 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1842 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[3,0],xmm0[2,0]
1843 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,0]
1844 ; SSE2-NEXT:    retq
1845 ;
1846 ; SSSE3-LABEL: combine_test4c:
1847 ; SSSE3:       # BB#0:
1848 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1849 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1850 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1851 ; SSSE3-NEXT:    movd {{.*#+}} xmm2 = mem[0],zero,zero,zero
1852 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
1853 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
1854 ; SSSE3-NEXT:    movdqa %xmm2, %xmm0
1855 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1856 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1857 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[3,0],xmm0[2,0]
1858 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,0]
1859 ; SSSE3-NEXT:    retq
1860 ;
1861 ; SSE41-LABEL: combine_test4c:
1862 ; SSE41:       # BB#0:
1863 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1864 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1865 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1866 ; SSE41-NEXT:    retq
1867 ;
1868 ; AVX1-LABEL: combine_test4c:
1869 ; AVX1:       # BB#0:
1870 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1871 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1872 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1873 ; AVX1-NEXT:    retq
1874 ;
1875 ; AVX2-LABEL: combine_test4c:
1876 ; AVX2:       # BB#0:
1877 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1878 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1879 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1880 ; AVX2-NEXT:    retq
1881   %A = load <4 x i8>* %a
1882   %B = load <4 x i8>* %b
1883   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1884   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1885   ret <4 x i8> %2
1886 }
1887
1888
1889 ; The following test cases are generated from this C++ code
1890 ;
1891 ;__m128 blend_01(__m128 a, __m128 b)
1892 ;{
1893 ;  __m128 s = a;
1894 ;  s = _mm_blend_ps( s, b, 1<<0 );
1895 ;  s = _mm_blend_ps( s, b, 1<<1 );
1896 ;  return s;
1897 ;}
1898 ;
1899 ;__m128 blend_02(__m128 a, __m128 b)
1900 ;{
1901 ;  __m128 s = a;
1902 ;  s = _mm_blend_ps( s, b, 1<<0 );
1903 ;  s = _mm_blend_ps( s, b, 1<<2 );
1904 ;  return s;
1905 ;}
1906 ;
1907 ;__m128 blend_123(__m128 a, __m128 b)
1908 ;{
1909 ;  __m128 s = a;
1910 ;  s = _mm_blend_ps( s, b, 1<<1 );
1911 ;  s = _mm_blend_ps( s, b, 1<<2 );
1912 ;  s = _mm_blend_ps( s, b, 1<<3 );
1913 ;  return s;
1914 ;}
1915
1916 ; Ideally, we should collapse the following shuffles into a single one.
1917
1918 define <4 x float> @combine_blend_01(<4 x float> %a, <4 x float> %b) {
1919 ; SSE2-LABEL: combine_blend_01:
1920 ; SSE2:       # BB#0:
1921 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1922 ; SSE2-NEXT:    retq
1923 ;
1924 ; SSSE3-LABEL: combine_blend_01:
1925 ; SSSE3:       # BB#0:
1926 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1927 ; SSSE3-NEXT:    retq
1928 ;
1929 ; SSE41-LABEL: combine_blend_01:
1930 ; SSE41:       # BB#0:
1931 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1932 ; SSE41-NEXT:    retq
1933 ;
1934 ; AVX-LABEL: combine_blend_01:
1935 ; AVX:       # BB#0:
1936 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1937 ; AVX-NEXT:    retq
1938   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 undef, i32 2, i32 3>
1939   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1940   ret <4 x float> %shuffle6
1941 }
1942
1943 define <4 x float> @combine_blend_02(<4 x float> %a, <4 x float> %b) {
1944 ; SSE2-LABEL: combine_blend_02:
1945 ; SSE2:       # BB#0:
1946 ; SSE2-NEXT:    movss {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1947 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1948 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1949 ; SSE2-NEXT:    retq
1950 ;
1951 ; SSSE3-LABEL: combine_blend_02:
1952 ; SSSE3:       # BB#0:
1953 ; SSSE3-NEXT:    movss {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1954 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1955 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1956 ; SSSE3-NEXT:    retq
1957 ;
1958 ; SSE41-LABEL: combine_blend_02:
1959 ; SSE41:       # BB#0:
1960 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1961 ; SSE41-NEXT:    retq
1962 ;
1963 ; AVX-LABEL: combine_blend_02:
1964 ; AVX:       # BB#0:
1965 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1966 ; AVX-NEXT:    retq
1967   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 undef, i32 3>
1968   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1969   ret <4 x float> %shuffle6
1970 }
1971
1972 define <4 x float> @combine_blend_123(<4 x float> %a, <4 x float> %b) {
1973 ; SSE2-LABEL: combine_blend_123:
1974 ; SSE2:       # BB#0:
1975 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1976 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1977 ; SSE2-NEXT:    retq
1978 ;
1979 ; SSSE3-LABEL: combine_blend_123:
1980 ; SSSE3:       # BB#0:
1981 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1982 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1983 ; SSSE3-NEXT:    retq
1984 ;
1985 ; SSE41-LABEL: combine_blend_123:
1986 ; SSE41:       # BB#0:
1987 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1988 ; SSE41-NEXT:    retq
1989 ;
1990 ; AVX-LABEL: combine_blend_123:
1991 ; AVX:       # BB#0:
1992 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1993 ; AVX-NEXT:    retq
1994   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 undef, i32 undef>
1995   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 undef>
1996   %shuffle12 = shufflevector <4 x float> %shuffle6, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1997   ret <4 x float> %shuffle12
1998 }
1999
2000 define <4 x i32> @combine_test_movhl_1(<4 x i32> %a, <4 x i32> %b) {
2001 ; SSE-LABEL: combine_test_movhl_1:
2002 ; SSE:       # BB#0:
2003 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2004 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2005 ; SSE-NEXT:    retq
2006 ;
2007 ; AVX-LABEL: combine_test_movhl_1:
2008 ; AVX:       # BB#0:
2009 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2010 ; AVX-NEXT:    retq
2011   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 7, i32 5, i32 3>
2012   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 1, i32 0, i32 3>
2013   ret <4 x i32> %2
2014 }
2015
2016 define <4 x i32> @combine_test_movhl_2(<4 x i32> %a, <4 x i32> %b) {
2017 ; SSE-LABEL: combine_test_movhl_2:
2018 ; SSE:       # BB#0:
2019 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2020 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2021 ; SSE-NEXT:    retq
2022 ;
2023 ; AVX-LABEL: combine_test_movhl_2:
2024 ; AVX:       # BB#0:
2025 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2026 ; AVX-NEXT:    retq
2027   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 0, i32 3, i32 6>
2028   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 3, i32 7, i32 0, i32 2>
2029   ret <4 x i32> %2
2030 }
2031
2032 define <4 x i32> @combine_test_movhl_3(<4 x i32> %a, <4 x i32> %b) {
2033 ; SSE-LABEL: combine_test_movhl_3:
2034 ; SSE:       # BB#0:
2035 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2036 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2037 ; SSE-NEXT:    retq
2038 ;
2039 ; AVX-LABEL: combine_test_movhl_3:
2040 ; AVX:       # BB#0:
2041 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2042 ; AVX-NEXT:    retq
2043   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 7, i32 6, i32 3, i32 2>
2044   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 0, i32 3, i32 2>
2045   ret <4 x i32> %2
2046 }
2047
2048
2049 ; Verify that we fold shuffles according to rule:
2050 ;  (shuffle(shuffle A, Undef, M0), B, M1) -> (shuffle A, B, M2)
2051
2052 define <4 x float> @combine_undef_input_test1(<4 x float> %a, <4 x float> %b) {
2053 ; SSE2-LABEL: combine_undef_input_test1:
2054 ; SSE2:       # BB#0:
2055 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2056 ; SSE2-NEXT:    retq
2057 ;
2058 ; SSSE3-LABEL: combine_undef_input_test1:
2059 ; SSSE3:       # BB#0:
2060 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2061 ; SSSE3-NEXT:    retq
2062 ;
2063 ; SSE41-LABEL: combine_undef_input_test1:
2064 ; SSE41:       # BB#0:
2065 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2066 ; SSE41-NEXT:    retq
2067 ;
2068 ; AVX-LABEL: combine_undef_input_test1:
2069 ; AVX:       # BB#0:
2070 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2071 ; AVX-NEXT:    retq
2072   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2073   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2074   ret <4 x float> %2
2075 }
2076
2077 define <4 x float> @combine_undef_input_test2(<4 x float> %a, <4 x float> %b) {
2078 ; SSE-LABEL: combine_undef_input_test2:
2079 ; SSE:       # BB#0:
2080 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2081 ; SSE-NEXT:    retq
2082 ;
2083 ; AVX-LABEL: combine_undef_input_test2:
2084 ; AVX:       # BB#0:
2085 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2086 ; AVX-NEXT:    retq
2087   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2088   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2089   ret <4 x float> %2
2090 }
2091
2092 define <4 x float> @combine_undef_input_test3(<4 x float> %a, <4 x float> %b) {
2093 ; SSE-LABEL: combine_undef_input_test3:
2094 ; SSE:       # BB#0:
2095 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2096 ; SSE-NEXT:    retq
2097 ;
2098 ; AVX-LABEL: combine_undef_input_test3:
2099 ; AVX:       # BB#0:
2100 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2101 ; AVX-NEXT:    retq
2102   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2103   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2104   ret <4 x float> %2
2105 }
2106
2107 define <4 x float> @combine_undef_input_test4(<4 x float> %a, <4 x float> %b) {
2108 ; SSE-LABEL: combine_undef_input_test4:
2109 ; SSE:       # BB#0:
2110 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2111 ; SSE-NEXT:    movapd %xmm1, %xmm0
2112 ; SSE-NEXT:    retq
2113 ;
2114 ; AVX-LABEL: combine_undef_input_test4:
2115 ; AVX:       # BB#0:
2116 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2117 ; AVX-NEXT:    retq
2118   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2119   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2120   ret <4 x float> %2
2121 }
2122
2123 define <4 x float> @combine_undef_input_test5(<4 x float> %a, <4 x float> %b) {
2124 ; SSE2-LABEL: combine_undef_input_test5:
2125 ; SSE2:       # BB#0:
2126 ; SSE2-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2127 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2128 ; SSE2-NEXT:    retq
2129 ;
2130 ; SSSE3-LABEL: combine_undef_input_test5:
2131 ; SSSE3:       # BB#0:
2132 ; SSSE3-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2133 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2134 ; SSSE3-NEXT:    retq
2135 ;
2136 ; SSE41-LABEL: combine_undef_input_test5:
2137 ; SSE41:       # BB#0:
2138 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2139 ; SSE41-NEXT:    retq
2140 ;
2141 ; AVX-LABEL: combine_undef_input_test5:
2142 ; AVX:       # BB#0:
2143 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2144 ; AVX-NEXT:    retq
2145   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2146   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2147   ret <4 x float> %2
2148 }
2149
2150
2151 ; Verify that we fold shuffles according to rule:
2152 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2153
2154 define <4 x float> @combine_undef_input_test6(<4 x float> %a) {
2155 ; ALL-LABEL: combine_undef_input_test6:
2156 ; ALL:       # BB#0:
2157 ; ALL-NEXT:    retq
2158   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2159   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2160   ret <4 x float> %2
2161 }
2162
2163 define <4 x float> @combine_undef_input_test7(<4 x float> %a) {
2164 ; SSE2-LABEL: combine_undef_input_test7:
2165 ; SSE2:       # BB#0:
2166 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2167 ; SSE2-NEXT:    retq
2168 ;
2169 ; SSSE3-LABEL: combine_undef_input_test7:
2170 ; SSSE3:       # BB#0:
2171 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2172 ; SSSE3-NEXT:    retq
2173 ;
2174 ; SSE41-LABEL: combine_undef_input_test7:
2175 ; SSE41:       # BB#0:
2176 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2177 ; SSE41-NEXT:    retq
2178 ;
2179 ; AVX-LABEL: combine_undef_input_test7:
2180 ; AVX:       # BB#0:
2181 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2182 ; AVX-NEXT:    retq
2183   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2184   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2185   ret <4 x float> %2
2186 }
2187
2188 define <4 x float> @combine_undef_input_test8(<4 x float> %a) {
2189 ; SSE2-LABEL: combine_undef_input_test8:
2190 ; SSE2:       # BB#0:
2191 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2192 ; SSE2-NEXT:    retq
2193 ;
2194 ; SSSE3-LABEL: combine_undef_input_test8:
2195 ; SSSE3:       # BB#0:
2196 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2197 ; SSSE3-NEXT:    retq
2198 ;
2199 ; SSE41-LABEL: combine_undef_input_test8:
2200 ; SSE41:       # BB#0:
2201 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2202 ; SSE41-NEXT:    retq
2203 ;
2204 ; AVX-LABEL: combine_undef_input_test8:
2205 ; AVX:       # BB#0:
2206 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2207 ; AVX-NEXT:    retq
2208   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2209   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2210   ret <4 x float> %2
2211 }
2212
2213 define <4 x float> @combine_undef_input_test9(<4 x float> %a) {
2214 ; SSE-LABEL: combine_undef_input_test9:
2215 ; SSE:       # BB#0:
2216 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2217 ; SSE-NEXT:    retq
2218 ;
2219 ; AVX-LABEL: combine_undef_input_test9:
2220 ; AVX:       # BB#0:
2221 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2222 ; AVX-NEXT:    retq
2223   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2224   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2225   ret <4 x float> %2
2226 }
2227
2228 define <4 x float> @combine_undef_input_test10(<4 x float> %a) {
2229 ; ALL-LABEL: combine_undef_input_test10:
2230 ; ALL:       # BB#0:
2231 ; ALL-NEXT:    retq
2232   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2233   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2234   ret <4 x float> %2
2235 }
2236
2237 define <4 x float> @combine_undef_input_test11(<4 x float> %a, <4 x float> %b) {
2238 ; SSE2-LABEL: combine_undef_input_test11:
2239 ; SSE2:       # BB#0:
2240 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2241 ; SSE2-NEXT:    retq
2242 ;
2243 ; SSSE3-LABEL: combine_undef_input_test11:
2244 ; SSSE3:       # BB#0:
2245 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2246 ; SSSE3-NEXT:    retq
2247 ;
2248 ; SSE41-LABEL: combine_undef_input_test11:
2249 ; SSE41:       # BB#0:
2250 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2251 ; SSE41-NEXT:    retq
2252 ;
2253 ; AVX-LABEL: combine_undef_input_test11:
2254 ; AVX:       # BB#0:
2255 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2256 ; AVX-NEXT:    retq
2257   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2258   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 6>
2259   ret <4 x float> %2
2260 }
2261
2262 define <4 x float> @combine_undef_input_test12(<4 x float> %a, <4 x float> %b) {
2263 ; SSE-LABEL: combine_undef_input_test12:
2264 ; SSE:       # BB#0:
2265 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2266 ; SSE-NEXT:    retq
2267 ;
2268 ; AVX-LABEL: combine_undef_input_test12:
2269 ; AVX:       # BB#0:
2270 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2271 ; AVX-NEXT:    retq
2272   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2273   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2274   ret <4 x float> %2
2275 }
2276
2277 define <4 x float> @combine_undef_input_test13(<4 x float> %a, <4 x float> %b) {
2278 ; SSE-LABEL: combine_undef_input_test13:
2279 ; SSE:       # BB#0:
2280 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2281 ; SSE-NEXT:    retq
2282 ;
2283 ; AVX-LABEL: combine_undef_input_test13:
2284 ; AVX:       # BB#0:
2285 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2286 ; AVX-NEXT:    retq
2287   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2288   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 5, i32 0, i32 5>
2289   ret <4 x float> %2
2290 }
2291
2292 define <4 x float> @combine_undef_input_test14(<4 x float> %a, <4 x float> %b) {
2293 ; SSE-LABEL: combine_undef_input_test14:
2294 ; SSE:       # BB#0:
2295 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2296 ; SSE-NEXT:    movapd %xmm1, %xmm0
2297 ; SSE-NEXT:    retq
2298 ;
2299 ; AVX-LABEL: combine_undef_input_test14:
2300 ; AVX:       # BB#0:
2301 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2302 ; AVX-NEXT:    retq
2303   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2304   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2305   ret <4 x float> %2
2306 }
2307
2308 define <4 x float> @combine_undef_input_test15(<4 x float> %a, <4 x float> %b) {
2309 ; SSE2-LABEL: combine_undef_input_test15:
2310 ; SSE2:       # BB#0:
2311 ; SSE2-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2312 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2313 ; SSE2-NEXT:    retq
2314 ;
2315 ; SSSE3-LABEL: combine_undef_input_test15:
2316 ; SSSE3:       # BB#0:
2317 ; SSSE3-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2318 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2319 ; SSSE3-NEXT:    retq
2320 ;
2321 ; SSE41-LABEL: combine_undef_input_test15:
2322 ; SSE41:       # BB#0:
2323 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2324 ; SSE41-NEXT:    retq
2325 ;
2326 ; AVX-LABEL: combine_undef_input_test15:
2327 ; AVX:       # BB#0:
2328 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2329 ; AVX-NEXT:    retq
2330   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2331   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2332   ret <4 x float> %2
2333 }
2334
2335
2336 ; Verify that shuffles are canonicalized according to rules:
2337 ;  shuffle(B, shuffle(A, Undef)) -> shuffle(shuffle(A, Undef), B)
2338 ;
2339 ; This allows to trigger the following combine rule:
2340 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2341 ;
2342 ; As a result, all the shuffle pairs in each function below should be
2343 ; combined into a single legal shuffle operation.
2344
2345 define <4 x float> @combine_undef_input_test16(<4 x float> %a) {
2346 ; ALL-LABEL: combine_undef_input_test16:
2347 ; ALL:       # BB#0:
2348 ; ALL-NEXT:    retq
2349   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2350   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 3>
2351   ret <4 x float> %2
2352 }
2353
2354 define <4 x float> @combine_undef_input_test17(<4 x float> %a) {
2355 ; SSE2-LABEL: combine_undef_input_test17:
2356 ; SSE2:       # BB#0:
2357 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2358 ; SSE2-NEXT:    retq
2359 ;
2360 ; SSSE3-LABEL: combine_undef_input_test17:
2361 ; SSSE3:       # BB#0:
2362 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2363 ; SSSE3-NEXT:    retq
2364 ;
2365 ; SSE41-LABEL: combine_undef_input_test17:
2366 ; SSE41:       # BB#0:
2367 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2368 ; SSE41-NEXT:    retq
2369 ;
2370 ; AVX-LABEL: combine_undef_input_test17:
2371 ; AVX:       # BB#0:
2372 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2373 ; AVX-NEXT:    retq
2374   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2375   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2376   ret <4 x float> %2
2377 }
2378
2379 define <4 x float> @combine_undef_input_test18(<4 x float> %a) {
2380 ; SSE2-LABEL: combine_undef_input_test18:
2381 ; SSE2:       # BB#0:
2382 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2383 ; SSE2-NEXT:    retq
2384 ;
2385 ; SSSE3-LABEL: combine_undef_input_test18:
2386 ; SSSE3:       # BB#0:
2387 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2388 ; SSSE3-NEXT:    retq
2389 ;
2390 ; SSE41-LABEL: combine_undef_input_test18:
2391 ; SSE41:       # BB#0:
2392 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2393 ; SSE41-NEXT:    retq
2394 ;
2395 ; AVX-LABEL: combine_undef_input_test18:
2396 ; AVX:       # BB#0:
2397 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2398 ; AVX-NEXT:    retq
2399   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2400   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 0, i32 5>
2401   ret <4 x float> %2
2402 }
2403
2404 define <4 x float> @combine_undef_input_test19(<4 x float> %a) {
2405 ; SSE-LABEL: combine_undef_input_test19:
2406 ; SSE:       # BB#0:
2407 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2408 ; SSE-NEXT:    retq
2409 ;
2410 ; AVX-LABEL: combine_undef_input_test19:
2411 ; AVX:       # BB#0:
2412 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2413 ; AVX-NEXT:    retq
2414   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2415   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2416   ret <4 x float> %2
2417 }
2418
2419 define <4 x float> @combine_undef_input_test20(<4 x float> %a) {
2420 ; ALL-LABEL: combine_undef_input_test20:
2421 ; ALL:       # BB#0:
2422 ; ALL-NEXT:    retq
2423   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2424   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2425   ret <4 x float> %2
2426 }
2427
2428 ; These tests are designed to test the ability to combine away unnecessary
2429 ; operations feeding into a shuffle. The AVX cases are the important ones as
2430 ; they leverage operations which cannot be done naturally on the entire vector
2431 ; and thus are decomposed into multiple smaller operations.
2432
2433 define <8 x i32> @combine_unneeded_subvector1(<8 x i32> %a) {
2434 ; SSE-LABEL: combine_unneeded_subvector1:
2435 ; SSE:       # BB#0:
2436 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2437 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[3,2,1,0]
2438 ; SSE-NEXT:    movdqa %xmm0, %xmm1
2439 ; SSE-NEXT:    retq
2440 ;
2441 ; AVX1-LABEL: combine_unneeded_subvector1:
2442 ; AVX1:       # BB#0:
2443 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2444 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2445 ; AVX1-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,2,1,0]
2446 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2447 ; AVX1-NEXT:    retq
2448 ;
2449 ; AVX2-LABEL: combine_unneeded_subvector1:
2450 ; AVX2:       # BB#0:
2451 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2452 ; AVX2-NEXT:    vmovdqa {{.*#+}} ymm1 = [7,6,5,4,7,6,5,4]
2453 ; AVX2-NEXT:    vpermd %ymm0, %ymm1, %ymm0
2454 ; AVX2-NEXT:    retq
2455   %b = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2456   %c = shufflevector <8 x i32> %b, <8 x i32> undef, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 7, i32 6, i32 5, i32 4>
2457   ret <8 x i32> %c
2458 }
2459
2460 define <8 x i32> @combine_unneeded_subvector2(<8 x i32> %a, <8 x i32> %b) {
2461 ; SSE-LABEL: combine_unneeded_subvector2:
2462 ; SSE:       # BB#0:
2463 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2464 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[3,2,1,0]
2465 ; SSE-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[3,2,1,0]
2466 ; SSE-NEXT:    retq
2467 ;
2468 ; AVX1-LABEL: combine_unneeded_subvector2:
2469 ; AVX1:       # BB#0:
2470 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2471 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2472 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2473 ; AVX1-NEXT:    vperm2f128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2474 ; AVX1-NEXT:    vpermilps {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2475 ; AVX1-NEXT:    retq
2476 ;
2477 ; AVX2-LABEL: combine_unneeded_subvector2:
2478 ; AVX2:       # BB#0:
2479 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2480 ; AVX2-NEXT:    vperm2i128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2481 ; AVX2-NEXT:    vpshufd {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2482 ; AVX2-NEXT:    retq
2483   %c = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2484   %d = shufflevector <8 x i32> %b, <8 x i32> %c, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 15, i32 14, i32 13, i32 12>
2485   ret <8 x i32> %d
2486 }
2487
2488 define <4 x float> @combine_insertps1(<4 x float> %a, <4 x float> %b) {
2489 ; SSE2-LABEL: combine_insertps1:
2490 ; SSE2:       # BB#0:
2491 ; SSE2-NEXT:    movaps %xmm0, %xmm2
2492 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm1[2,0]
2493 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
2494 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,2],xmm0[1,3]
2495 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
2496 ; SSE2-NEXT:    movaps %xmm2, %xmm0
2497 ; SSE2-NEXT:    retq
2498 ;
2499 ; SSSE3-LABEL: combine_insertps1:
2500 ; SSSE3:       # BB#0:
2501 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
2502 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm1[2,0]
2503 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
2504 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,2],xmm0[1,3]
2505 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
2506 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
2507 ; SSSE3-NEXT:    retq
2508 ;
2509 ; SSE41-LABEL: combine_insertps1:
2510 ; SSE41:       # BB#0:
2511 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2512 ; SSE41-NEXT:    retq
2513 ;
2514 ; AVX-LABEL: combine_insertps1:
2515 ; AVX:       # BB#0:
2516 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2517 ; AVX-NEXT:    retq
2518
2519   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 6, i32 2, i32 4>
2520   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 5, i32 1, i32 6, i32 3>
2521   ret <4 x float> %d
2522 }
2523
2524 define <4 x float> @combine_insertps2(<4 x float> %a, <4 x float> %b) {
2525 ; SSE2-LABEL: combine_insertps2:
2526 ; SSE2:       # BB#0:
2527 ; SSE2-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2528 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[2,3]
2529 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2530 ; SSE2-NEXT:    retq
2531 ;
2532 ; SSSE3-LABEL: combine_insertps2:
2533 ; SSSE3:       # BB#0:
2534 ; SSSE3-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2535 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[2,3]
2536 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2537 ; SSSE3-NEXT:    retq
2538 ;
2539 ; SSE41-LABEL: combine_insertps2:
2540 ; SSE41:       # BB#0:
2541 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2542 ; SSE41-NEXT:    retq
2543 ;
2544 ; AVX-LABEL: combine_insertps2:
2545 ; AVX:       # BB#0:
2546 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2547 ; AVX-NEXT:    retq
2548
2549   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 1, i32 6, i32 7>
2550   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2551   ret <4 x float> %d
2552 }
2553
2554 define <4 x float> @combine_insertps3(<4 x float> %a, <4 x float> %b) {
2555 ; SSE2-LABEL: combine_insertps3:
2556 ; SSE2:       # BB#0:
2557 ; SSE2-NEXT:    movaps %xmm0, %xmm2
2558 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm1[0,1]
2559 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
2560 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm0[1,3]
2561 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
2562 ; SSE2-NEXT:    movaps %xmm2, %xmm0
2563 ; SSE2-NEXT:    retq
2564 ;
2565 ; SSSE3-LABEL: combine_insertps3:
2566 ; SSSE3:       # BB#0:
2567 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
2568 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm1[0,1]
2569 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
2570 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm0[1,3]
2571 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
2572 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
2573 ; SSSE3-NEXT:    retq
2574 ;
2575 ; SSE41-LABEL: combine_insertps3:
2576 ; SSE41:       # BB#0:
2577 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2578 ; SSE41-NEXT:    retq
2579 ;
2580 ; AVX-LABEL: combine_insertps3:
2581 ; AVX:       # BB#0:
2582 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2583 ; AVX-NEXT:    retq
2584
2585   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2586   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 5, i32 3>
2587   ret <4 x float> %d
2588 }
2589
2590 define <4 x float> @combine_insertps4(<4 x float> %a, <4 x float> %b) {
2591 ; SSE2-LABEL: combine_insertps4:
2592 ; SSE2:       # BB#0:
2593 ; SSE2-NEXT:    movaps %xmm0, %xmm2
2594 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm1[0,1]
2595 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
2596 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
2597 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,1]
2598 ; SSE2-NEXT:    retq
2599 ;
2600 ; SSSE3-LABEL: combine_insertps4:
2601 ; SSSE3:       # BB#0:
2602 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
2603 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm1[0,1]
2604 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
2605 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
2606 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,1]
2607 ; SSSE3-NEXT:    retq
2608 ;
2609 ; SSE41-LABEL: combine_insertps4:
2610 ; SSE41:       # BB#0:
2611 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2612 ; SSE41-NEXT:    retq
2613 ;
2614 ; AVX-LABEL: combine_insertps4:
2615 ; AVX:       # BB#0:
2616 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2617 ; AVX-NEXT:    retq
2618
2619   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2620   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 6, i32 5>
2621   ret <4 x float> %d
2622 }