test/CodeGen/X86/vector-shuffle-combining.ll

   1 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE2
   2 ; RUN: llc < %s -mcpu=x86-64 -mattr=+ssse3 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSSE3
   3 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse4.1 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE41
   4 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX1
   5 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx2 | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX2
   6 ;
   7 ; Verify that the DAG combiner correctly folds bitwise operations across
   8 ; shuffles, nested shuffles with undef, pairs of nested shuffles, and other
   9 ; basic and always-safe patterns. Also test that the DAG combiner will combine
  10 ; target-specific shuffle instructions where reasonable.
  11
  12 target triple = "x86_64-unknown-unknown"
  13
  14 declare <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32>, i8)
  15 declare <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16>, i8)
  16 declare <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16>, i8)
  17
  18 define <4 x i32> @combine_pshufd1(<4 x i32> %a) {
  19 ; ALL-LABEL: combine_pshufd1:
  20 ; ALL:       # BB#0: # %entry
  21 ; ALL-NEXT:    retq
  22 entry:
  23   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  24   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 27)
  25   ret <4 x i32> %c
  26 }
  27
  28 define <4 x i32> @combine_pshufd2(<4 x i32> %a) {
  29 ; ALL-LABEL: combine_pshufd2:
  30 ; ALL:       # BB#0: # %entry
  31 ; ALL-NEXT:    retq
  32 entry:
  33   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  34   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  35   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 -28)
  36   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  37   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  38   ret <4 x i32> %d
  39 }
  40
  41 define <4 x i32> @combine_pshufd3(<4 x i32> %a) {
  42 ; ALL-LABEL: combine_pshufd3:
  43 ; ALL:       # BB#0: # %entry
  44 ; ALL-NEXT:    retq
  45 entry:
  46   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  47   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  48   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 -28)
  49   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  50   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  51   ret <4 x i32> %d
  52 }
  53
  54 define <4 x i32> @combine_pshufd4(<4 x i32> %a) {
  55 ; SSE-LABEL: combine_pshufd4:
  56 ; SSE:       # BB#0: # %entry
  57 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  58 ; SSE-NEXT:    retq
  59 ;
  60 ; AVX-LABEL: combine_pshufd4:
  61 ; AVX:       # BB#0: # %entry
  62 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  63 ; AVX-NEXT:    retq
  64 entry:
  65   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -31)
  66   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  67   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 27)
  68   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  69   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -31)
  70   ret <4 x i32> %d
  71 }
  72
  73 define <4 x i32> @combine_pshufd5(<4 x i32> %a) {
  74 ; SSE-LABEL: combine_pshufd5:
  75 ; SSE:       # BB#0: # %entry
  76 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  77 ; SSE-NEXT:    retq
  78 ;
  79 ; AVX-LABEL: combine_pshufd5:
  80 ; AVX:       # BB#0: # %entry
  81 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  82 ; AVX-NEXT:    retq
  83 entry:
  84   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -76)
  85   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  86   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 27)
  87   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  88   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -76)
  89   ret <4 x i32> %d
  90 }
  91
  92 define <4 x i32> @combine_pshufd6(<4 x i32> %a) {
  93 ; SSE-LABEL: combine_pshufd6:
  94 ; SSE:       # BB#0: # %entry
  95 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
  96 ; SSE-NEXT:    retq
  97 ;
  98 ; AVX-LABEL: combine_pshufd6:
  99 ; AVX:       # BB#0: # %entry
 100 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
 101 ; AVX-NEXT:    retq
 102 entry:
 103   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 0)
 104   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 8)
 105   ret <4 x i32> %c
 106 }
 107
 108 define <8 x i16> @combine_pshuflw1(<8 x i16> %a) {
 109 ; ALL-LABEL: combine_pshuflw1:
 110 ; ALL:       # BB#0: # %entry
 111 ; ALL-NEXT:    retq
 112 entry:
 113   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 114   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 115   ret <8 x i16> %c
 116 }
 117
 118 define <8 x i16> @combine_pshuflw2(<8 x i16> %a) {
 119 ; ALL-LABEL: combine_pshuflw2:
 120 ; ALL:       # BB#0: # %entry
 121 ; ALL-NEXT:    retq
 122 entry:
 123   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 124   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 -28)
 125   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 126   ret <8 x i16> %d
 127 }
 128
 129 define <8 x i16> @combine_pshuflw3(<8 x i16> %a) {
 130 ; SSE-LABEL: combine_pshuflw3:
 131 ; SSE:       # BB#0: # %entry
 132 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 133 ; SSE-NEXT:    retq
 134 ;
 135 ; AVX-LABEL: combine_pshuflw3:
 136 ; AVX:       # BB#0: # %entry
 137 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 138 ; AVX-NEXT:    retq
 139 entry:
 140   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 141   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 27)
 142   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 143   ret <8 x i16> %d
 144 }
 145
 146 define <8 x i16> @combine_pshufhw1(<8 x i16> %a) {
 147 ; SSE-LABEL: combine_pshufhw1:
 148 ; SSE:       # BB#0: # %entry
 149 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 150 ; SSE-NEXT:    retq
 151 ;
 152 ; AVX-LABEL: combine_pshufhw1:
 153 ; AVX:       # BB#0: # %entry
 154 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 155 ; AVX-NEXT:    retq
 156 entry:
 157   %b = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %a, i8 27)
 158   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 159   %d = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %c, i8 27)
 160   ret <8 x i16> %d
 161 }
 162
 163 define <4 x i32> @combine_bitwise_ops_test1(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 164 ; SSE-LABEL: combine_bitwise_ops_test1:
 165 ; SSE:       # BB#0:
 166 ; SSE-NEXT:    pand %xmm1, %xmm0
 167 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 168 ; SSE-NEXT:    retq
 169 ;
 170 ; AVX-LABEL: combine_bitwise_ops_test1:
 171 ; AVX:       # BB#0:
 172 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 173 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 174 ; AVX-NEXT:    retq
 175   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 176   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 177   %and = and <4 x i32> %shuf1, %shuf2
 178   ret <4 x i32> %and
 179 }
 180
 181 define <4 x i32> @combine_bitwise_ops_test2(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 182 ; SSE-LABEL: combine_bitwise_ops_test2:
 183 ; SSE:       # BB#0:
 184 ; SSE-NEXT:    por %xmm1, %xmm0
 185 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 186 ; SSE-NEXT:    retq
 187 ;
 188 ; AVX-LABEL: combine_bitwise_ops_test2:
 189 ; AVX:       # BB#0:
 190 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 191 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 192 ; AVX-NEXT:    retq
 193   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 194   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 195   %or = or <4 x i32> %shuf1, %shuf2
 196   ret <4 x i32> %or
 197 }
 198
 199 define <4 x i32> @combine_bitwise_ops_test3(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 200 ; SSE-LABEL: combine_bitwise_ops_test3:
 201 ; SSE:       # BB#0:
 202 ; SSE-NEXT:    pxor %xmm1, %xmm0
 203 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 204 ; SSE-NEXT:    retq
 205 ;
 206 ; AVX-LABEL: combine_bitwise_ops_test3:
 207 ; AVX:       # BB#0:
 208 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 209 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 210 ; AVX-NEXT:    retq
 211   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 212   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 213   %xor = xor <4 x i32> %shuf1, %shuf2
 214   ret <4 x i32> %xor
 215 }
 216
 217 define <4 x i32> @combine_bitwise_ops_test4(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 218 ; SSE-LABEL: combine_bitwise_ops_test4:
 219 ; SSE:       # BB#0:
 220 ; SSE-NEXT:    pand %xmm1, %xmm0
 221 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 222 ; SSE-NEXT:    retq
 223 ;
 224 ; AVX-LABEL: combine_bitwise_ops_test4:
 225 ; AVX:       # BB#0:
 226 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 227 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 228 ; AVX-NEXT:    retq
 229   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 230   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 231   %and = and <4 x i32> %shuf1, %shuf2
 232   ret <4 x i32> %and
 233 }
 234
 235 define <4 x i32> @combine_bitwise_ops_test5(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 236 ; SSE-LABEL: combine_bitwise_ops_test5:
 237 ; SSE:       # BB#0:
 238 ; SSE-NEXT:    por %xmm1, %xmm0
 239 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 240 ; SSE-NEXT:    retq
 241 ;
 242 ; AVX-LABEL: combine_bitwise_ops_test5:
 243 ; AVX:       # BB#0:
 244 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 245 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 246 ; AVX-NEXT:    retq
 247   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 248   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 249   %or = or <4 x i32> %shuf1, %shuf2
 250   ret <4 x i32> %or
 251 }
 252
 253 define <4 x i32> @combine_bitwise_ops_test6(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 254 ; SSE-LABEL: combine_bitwise_ops_test6:
 255 ; SSE:       # BB#0:
 256 ; SSE-NEXT:    pxor %xmm1, %xmm0
 257 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 258 ; SSE-NEXT:    retq
 259 ;
 260 ; AVX-LABEL: combine_bitwise_ops_test6:
 261 ; AVX:       # BB#0:
 262 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 263 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 264 ; AVX-NEXT:    retq
 265   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 266   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 267   %xor = xor <4 x i32> %shuf1, %shuf2
 268   ret <4 x i32> %xor
 269 }
 270
 271
 272 ; Verify that DAGCombiner moves the shuffle after the xor/and/or even if shuffles
 273 ; are not performing a swizzle operations.
 274
 275 define <4 x i32> @combine_bitwise_ops_test1b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 276 ; SSE2-LABEL: combine_bitwise_ops_test1b:
 277 ; SSE2:       # BB#0:
 278 ; SSE2-NEXT:    andps %xmm1, %xmm0
 279 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 280 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 281 ; SSE2-NEXT:    retq
 282 ;
 283 ; SSSE3-LABEL: combine_bitwise_ops_test1b:
 284 ; SSSE3:       # BB#0:
 285 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 286 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 287 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 288 ; SSSE3-NEXT:    retq
 289 ;
 290 ; SSE41-LABEL: combine_bitwise_ops_test1b:
 291 ; SSE41:       # BB#0:
 292 ; SSE41-NEXT:    pand %xmm1, %xmm0
 293 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 294 ; SSE41-NEXT:    retq
 295 ;
 296 ; AVX1-LABEL: combine_bitwise_ops_test1b:
 297 ; AVX1:       # BB#0:
 298 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 299 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 300 ; AVX1-NEXT:    retq
 301 ;
 302 ; AVX2-LABEL: combine_bitwise_ops_test1b:
 303 ; AVX2:       # BB#0:
 304 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 305 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 306 ; AVX2-NEXT:    retq
 307   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 308   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 309   %and = and <4 x i32> %shuf1, %shuf2
 310   ret <4 x i32> %and
 311 }
 312
 313 define <4 x i32> @combine_bitwise_ops_test2b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 314 ; SSE2-LABEL: combine_bitwise_ops_test2b:
 315 ; SSE2:       # BB#0:
 316 ; SSE2-NEXT:    orps %xmm1, %xmm0
 317 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 318 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 319 ; SSE2-NEXT:    retq
 320 ;
 321 ; SSSE3-LABEL: combine_bitwise_ops_test2b:
 322 ; SSSE3:       # BB#0:
 323 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 324 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 325 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 326 ; SSSE3-NEXT:    retq
 327 ;
 328 ; SSE41-LABEL: combine_bitwise_ops_test2b:
 329 ; SSE41:       # BB#0:
 330 ; SSE41-NEXT:    por %xmm1, %xmm0
 331 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 332 ; SSE41-NEXT:    retq
 333 ;
 334 ; AVX1-LABEL: combine_bitwise_ops_test2b:
 335 ; AVX1:       # BB#0:
 336 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 337 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 338 ; AVX1-NEXT:    retq
 339 ;
 340 ; AVX2-LABEL: combine_bitwise_ops_test2b:
 341 ; AVX2:       # BB#0:
 342 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 343 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 344 ; AVX2-NEXT:    retq
 345   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 346   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 347   %or = or <4 x i32> %shuf1, %shuf2
 348   ret <4 x i32> %or
 349 }
 350
 351 define <4 x i32> @combine_bitwise_ops_test3b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 352 ; SSE2-LABEL: combine_bitwise_ops_test3b:
 353 ; SSE2:       # BB#0:
 354 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 355 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 356 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 357 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 358 ; SSE2-NEXT:    retq
 359 ;
 360 ; SSSE3-LABEL: combine_bitwise_ops_test3b:
 361 ; SSSE3:       # BB#0:
 362 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 363 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 364 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 365 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 366 ; SSSE3-NEXT:    retq
 367 ;
 368 ; SSE41-LABEL: combine_bitwise_ops_test3b:
 369 ; SSE41:       # BB#0:
 370 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 371 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 372 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 373 ; SSE41-NEXT:    retq
 374 ;
 375 ; AVX1-LABEL: combine_bitwise_ops_test3b:
 376 ; AVX1:       # BB#0:
 377 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 378 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 379 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 380 ; AVX1-NEXT:    retq
 381 ;
 382 ; AVX2-LABEL: combine_bitwise_ops_test3b:
 383 ; AVX2:       # BB#0:
 384 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 385 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 386 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 387 ; AVX2-NEXT:    retq
 388   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 389   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 390   %xor = xor <4 x i32> %shuf1, %shuf2
 391   ret <4 x i32> %xor
 392 }
 393
 394 define <4 x i32> @combine_bitwise_ops_test4b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 395 ; SSE2-LABEL: combine_bitwise_ops_test4b:
 396 ; SSE2:       # BB#0:
 397 ; SSE2-NEXT:    andps %xmm1, %xmm0
 398 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 399 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 400 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 401 ; SSE2-NEXT:    retq
 402 ;
 403 ; SSSE3-LABEL: combine_bitwise_ops_test4b:
 404 ; SSSE3:       # BB#0:
 405 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 406 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 407 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 408 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 409 ; SSSE3-NEXT:    retq
 410 ;
 411 ; SSE41-LABEL: combine_bitwise_ops_test4b:
 412 ; SSE41:       # BB#0:
 413 ; SSE41-NEXT:    pand %xmm1, %xmm0
 414 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 415 ; SSE41-NEXT:    retq
 416 ;
 417 ; AVX1-LABEL: combine_bitwise_ops_test4b:
 418 ; AVX1:       # BB#0:
 419 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 420 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 421 ; AVX1-NEXT:    retq
 422 ;
 423 ; AVX2-LABEL: combine_bitwise_ops_test4b:
 424 ; AVX2:       # BB#0:
 425 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 426 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 427 ; AVX2-NEXT:    retq
 428   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 429   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 430   %and = and <4 x i32> %shuf1, %shuf2
 431   ret <4 x i32> %and
 432 }
 433
 434 define <4 x i32> @combine_bitwise_ops_test5b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 435 ; SSE2-LABEL: combine_bitwise_ops_test5b:
 436 ; SSE2:       # BB#0:
 437 ; SSE2-NEXT:    orps %xmm1, %xmm0
 438 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 439 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 440 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 441 ; SSE2-NEXT:    retq
 442 ;
 443 ; SSSE3-LABEL: combine_bitwise_ops_test5b:
 444 ; SSSE3:       # BB#0:
 445 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 446 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 447 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 448 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 449 ; SSSE3-NEXT:    retq
 450 ;
 451 ; SSE41-LABEL: combine_bitwise_ops_test5b:
 452 ; SSE41:       # BB#0:
 453 ; SSE41-NEXT:    por %xmm1, %xmm0
 454 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 455 ; SSE41-NEXT:    retq
 456 ;
 457 ; AVX1-LABEL: combine_bitwise_ops_test5b:
 458 ; AVX1:       # BB#0:
 459 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 460 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 461 ; AVX1-NEXT:    retq
 462 ;
 463 ; AVX2-LABEL: combine_bitwise_ops_test5b:
 464 ; AVX2:       # BB#0:
 465 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 466 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 467 ; AVX2-NEXT:    retq
 468   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 469   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 470   %or = or <4 x i32> %shuf1, %shuf2
 471   ret <4 x i32> %or
 472 }
 473
 474 define <4 x i32> @combine_bitwise_ops_test6b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 475 ; SSE2-LABEL: combine_bitwise_ops_test6b:
 476 ; SSE2:       # BB#0:
 477 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 478 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 479 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 480 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
 481 ; SSE2-NEXT:    movaps %xmm1, %xmm0
 482 ; SSE2-NEXT:    retq
 483 ;
 484 ; SSSE3-LABEL: combine_bitwise_ops_test6b:
 485 ; SSSE3:       # BB#0:
 486 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 487 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 488 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 489 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
 490 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
 491 ; SSSE3-NEXT:    retq
 492 ;
 493 ; SSE41-LABEL: combine_bitwise_ops_test6b:
 494 ; SSE41:       # BB#0:
 495 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 496 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 497 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 498 ; SSE41-NEXT:    retq
 499 ;
 500 ; AVX1-LABEL: combine_bitwise_ops_test6b:
 501 ; AVX1:       # BB#0:
 502 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 503 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 504 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 505 ; AVX1-NEXT:    retq
 506 ;
 507 ; AVX2-LABEL: combine_bitwise_ops_test6b:
 508 ; AVX2:       # BB#0:
 509 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 510 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 511 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
 512 ; AVX2-NEXT:    retq
 513   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 514   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 515   %xor = xor <4 x i32> %shuf1, %shuf2
 516   ret <4 x i32> %xor
 517 }
 518
 519 define <4 x i32> @combine_bitwise_ops_test1c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 520 ; SSE-LABEL: combine_bitwise_ops_test1c:
 521 ; SSE:       # BB#0:
 522 ; SSE-NEXT:    andps %xmm1, %xmm0
 523 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 524 ; SSE-NEXT:    retq
 525 ;
 526 ; AVX-LABEL: combine_bitwise_ops_test1c:
 527 ; AVX:       # BB#0:
 528 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 529 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 530 ; AVX-NEXT:    retq
 531   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 532   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 533   %and = and <4 x i32> %shuf1, %shuf2
 534   ret <4 x i32> %and
 535 }
 536
 537 define <4 x i32> @combine_bitwise_ops_test2c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 538 ; SSE-LABEL: combine_bitwise_ops_test2c:
 539 ; SSE:       # BB#0:
 540 ; SSE-NEXT:    orps %xmm1, %xmm0
 541 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 542 ; SSE-NEXT:    retq
 543 ;
 544 ; AVX-LABEL: combine_bitwise_ops_test2c:
 545 ; AVX:       # BB#0:
 546 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 547 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 548 ; AVX-NEXT:    retq
 549   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 550   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 551   %or = or <4 x i32> %shuf1, %shuf2
 552   ret <4 x i32> %or
 553 }
 554
 555 define <4 x i32> @combine_bitwise_ops_test3c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 556 ; SSE-LABEL: combine_bitwise_ops_test3c:
 557 ; SSE:       # BB#0:
 558 ; SSE-NEXT:    xorps %xmm1, %xmm0
 559 ; SSE-NEXT:    xorps %xmm1, %xmm1
 560 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 561 ; SSE-NEXT:    retq
 562 ;
 563 ; AVX-LABEL: combine_bitwise_ops_test3c:
 564 ; AVX:       # BB#0:
 565 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 566 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 567 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 568 ; AVX-NEXT:    retq
 569   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 570   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 571   %xor = xor <4 x i32> %shuf1, %shuf2
 572   ret <4 x i32> %xor
 573 }
 574
 575 define <4 x i32> @combine_bitwise_ops_test4c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 576 ; SSE-LABEL: combine_bitwise_ops_test4c:
 577 ; SSE:       # BB#0:
 578 ; SSE-NEXT:    andps %xmm1, %xmm0
 579 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 580 ; SSE-NEXT:    movaps %xmm2, %xmm0
 581 ; SSE-NEXT:    retq
 582 ;
 583 ; AVX-LABEL: combine_bitwise_ops_test4c:
 584 ; AVX:       # BB#0:
 585 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 586 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 587 ; AVX-NEXT:    retq
 588   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 589   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 590   %and = and <4 x i32> %shuf1, %shuf2
 591   ret <4 x i32> %and
 592 }
 593
 594 define <4 x i32> @combine_bitwise_ops_test5c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 595 ; SSE-LABEL: combine_bitwise_ops_test5c:
 596 ; SSE:       # BB#0:
 597 ; SSE-NEXT:    orps %xmm1, %xmm0
 598 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 599 ; SSE-NEXT:    movaps %xmm2, %xmm0
 600 ; SSE-NEXT:    retq
 601 ;
 602 ; AVX-LABEL: combine_bitwise_ops_test5c:
 603 ; AVX:       # BB#0:
 604 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 605 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 606 ; AVX-NEXT:    retq
 607   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 608   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 609   %or = or <4 x i32> %shuf1, %shuf2
 610   ret <4 x i32> %or
 611 }
 612
 613 define <4 x i32> @combine_bitwise_ops_test6c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 614 ; SSE-LABEL: combine_bitwise_ops_test6c:
 615 ; SSE:       # BB#0:
 616 ; SSE-NEXT:    xorps %xmm1, %xmm0
 617 ; SSE-NEXT:    xorps %xmm1, %xmm1
 618 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 619 ; SSE-NEXT:    movaps %xmm1, %xmm0
 620 ; SSE-NEXT:    retq
 621 ;
 622 ; AVX-LABEL: combine_bitwise_ops_test6c:
 623 ; AVX:       # BB#0:
 624 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 625 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 626 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[1,3]
 627 ; AVX-NEXT:    retq
 628   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 629   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 630   %xor = xor <4 x i32> %shuf1, %shuf2
 631   ret <4 x i32> %xor
 632 }
 633
 634 define <4 x i32> @combine_nested_undef_test1(<4 x i32> %A, <4 x i32> %B) {
 635 ; SSE-LABEL: combine_nested_undef_test1:
 636 ; SSE:       # BB#0:
 637 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 638 ; SSE-NEXT:    retq
 639 ;
 640 ; AVX-LABEL: combine_nested_undef_test1:
 641 ; AVX:       # BB#0:
 642 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 643 ; AVX-NEXT:    retq
 644   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 645   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 646   ret <4 x i32> %2
 647 }
 648
 649 define <4 x i32> @combine_nested_undef_test2(<4 x i32> %A, <4 x i32> %B) {
 650 ; SSE-LABEL: combine_nested_undef_test2:
 651 ; SSE:       # BB#0:
 652 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 653 ; SSE-NEXT:    retq
 654 ;
 655 ; AVX-LABEL: combine_nested_undef_test2:
 656 ; AVX:       # BB#0:
 657 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 658 ; AVX-NEXT:    retq
 659   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
 660   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 661   ret <4 x i32> %2
 662 }
 663
 664 define <4 x i32> @combine_nested_undef_test3(<4 x i32> %A, <4 x i32> %B) {
 665 ; SSE-LABEL: combine_nested_undef_test3:
 666 ; SSE:       # BB#0:
 667 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 668 ; SSE-NEXT:    retq
 669 ;
 670 ; AVX-LABEL: combine_nested_undef_test3:
 671 ; AVX:       # BB#0:
 672 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 673 ; AVX-NEXT:    retq
 674   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 3>
 675   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 676   ret <4 x i32> %2
 677 }
 678
 679 define <4 x i32> @combine_nested_undef_test4(<4 x i32> %A, <4 x i32> %B) {
 680 ; SSE-LABEL: combine_nested_undef_test4:
 681 ; SSE:       # BB#0:
 682 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 683 ; SSE-NEXT:    retq
 684 ;
 685 ; AVX1-LABEL: combine_nested_undef_test4:
 686 ; AVX1:       # BB#0:
 687 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 688 ; AVX1-NEXT:    retq
 689 ;
 690 ; AVX2-LABEL: combine_nested_undef_test4:
 691 ; AVX2:       # BB#0:
 692 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 693 ; AVX2-NEXT:    retq
 694   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 7, i32 1>
 695   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 4, i32 0, i32 3>
 696   ret <4 x i32> %2
 697 }
 698
 699 define <4 x i32> @combine_nested_undef_test5(<4 x i32> %A, <4 x i32> %B) {
 700 ; SSE-LABEL: combine_nested_undef_test5:
 701 ; SSE:       # BB#0:
 702 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 703 ; SSE-NEXT:    retq
 704 ;
 705 ; AVX-LABEL: combine_nested_undef_test5:
 706 ; AVX:       # BB#0:
 707 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 708 ; AVX-NEXT:    retq
 709   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 5, i32 5, i32 2, i32 3>
 710   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 4, i32 3>
 711   ret <4 x i32> %2
 712 }
 713
 714 define <4 x i32> @combine_nested_undef_test6(<4 x i32> %A, <4 x i32> %B) {
 715 ; SSE-LABEL: combine_nested_undef_test6:
 716 ; SSE:       # BB#0:
 717 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 718 ; SSE-NEXT:    retq
 719 ;
 720 ; AVX-LABEL: combine_nested_undef_test6:
 721 ; AVX:       # BB#0:
 722 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 723 ; AVX-NEXT:    retq
 724   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 725   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 4>
 726   ret <4 x i32> %2
 727 }
 728
 729 define <4 x i32> @combine_nested_undef_test7(<4 x i32> %A, <4 x i32> %B) {
 730 ; SSE-LABEL: combine_nested_undef_test7:
 731 ; SSE:       # BB#0:
 732 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 733 ; SSE-NEXT:    retq
 734 ;
 735 ; AVX-LABEL: combine_nested_undef_test7:
 736 ; AVX:       # BB#0:
 737 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 738 ; AVX-NEXT:    retq
 739   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 740   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
 741   ret <4 x i32> %2
 742 }
 743
 744 define <4 x i32> @combine_nested_undef_test8(<4 x i32> %A, <4 x i32> %B) {
 745 ; SSE-LABEL: combine_nested_undef_test8:
 746 ; SSE:       # BB#0:
 747 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 748 ; SSE-NEXT:    retq
 749 ;
 750 ; AVX-LABEL: combine_nested_undef_test8:
 751 ; AVX:       # BB#0:
 752 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 753 ; AVX-NEXT:    retq
 754   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
 755   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 3, i32 4>
 756   ret <4 x i32> %2
 757 }
 758
 759 define <4 x i32> @combine_nested_undef_test9(<4 x i32> %A, <4 x i32> %B) {
 760 ; SSE-LABEL: combine_nested_undef_test9:
 761 ; SSE:       # BB#0:
 762 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 763 ; SSE-NEXT:    retq
 764 ;
 765 ; AVX-LABEL: combine_nested_undef_test9:
 766 ; AVX:       # BB#0:
 767 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 768 ; AVX-NEXT:    retq
 769   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 3, i32 2, i32 5>
 770   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 4, i32 2>
 771   ret <4 x i32> %2
 772 }
 773
 774 define <4 x i32> @combine_nested_undef_test10(<4 x i32> %A, <4 x i32> %B) {
 775 ; SSE-LABEL: combine_nested_undef_test10:
 776 ; SSE:       # BB#0:
 777 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 778 ; SSE-NEXT:    retq
 779 ;
 780 ; AVX-LABEL: combine_nested_undef_test10:
 781 ; AVX:       # BB#0:
 782 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 783 ; AVX-NEXT:    retq
 784   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 1, i32 5, i32 5>
 785   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 4>
 786   ret <4 x i32> %2
 787 }
 788
 789 define <4 x i32> @combine_nested_undef_test11(<4 x i32> %A, <4 x i32> %B) {
 790 ; SSE-LABEL: combine_nested_undef_test11:
 791 ; SSE:       # BB#0:
 792 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 793 ; SSE-NEXT:    retq
 794 ;
 795 ; AVX-LABEL: combine_nested_undef_test11:
 796 ; AVX:       # BB#0:
 797 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 798 ; AVX-NEXT:    retq
 799   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 2, i32 5, i32 4>
 800   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 0>
 801   ret <4 x i32> %2
 802 }
 803
 804 define <4 x i32> @combine_nested_undef_test12(<4 x i32> %A, <4 x i32> %B) {
 805 ; SSE-LABEL: combine_nested_undef_test12:
 806 ; SSE:       # BB#0:
 807 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 808 ; SSE-NEXT:    retq
 809 ;
 810 ; AVX1-LABEL: combine_nested_undef_test12:
 811 ; AVX1:       # BB#0:
 812 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 813 ; AVX1-NEXT:    retq
 814 ;
 815 ; AVX2-LABEL: combine_nested_undef_test12:
 816 ; AVX2:       # BB#0:
 817 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 818 ; AVX2-NEXT:    retq
 819   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 0, i32 2, i32 4>
 820   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 0, i32 4>
 821   ret <4 x i32> %2
 822 }
 823
 824 ; The following pair of shuffles is folded into vector %A.
 825 define <4 x i32> @combine_nested_undef_test13(<4 x i32> %A, <4 x i32> %B) {
 826 ; ALL-LABEL: combine_nested_undef_test13:
 827 ; ALL:       # BB#0:
 828 ; ALL-NEXT:    retq
 829   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 4, i32 2, i32 6>
 830   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 0, i32 2, i32 4>
 831   ret <4 x i32> %2
 832 }
 833
 834 ; The following pair of shuffles is folded into vector %B.
 835 define <4 x i32> @combine_nested_undef_test14(<4 x i32> %A, <4 x i32> %B) {
 836 ; SSE-LABEL: combine_nested_undef_test14:
 837 ; SSE:       # BB#0:
 838 ; SSE-NEXT:    movaps %xmm1, %xmm0
 839 ; SSE-NEXT:    retq
 840 ;
 841 ; AVX-LABEL: combine_nested_undef_test14:
 842 ; AVX:       # BB#0:
 843 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
 844 ; AVX-NEXT:    retq
 845   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 846   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 4, i32 1, i32 4>
 847   ret <4 x i32> %2
 848 }
 849
 850
 851 ; Verify that we don't optimize the following cases. We expect more than one shuffle.
 852 ;
 853 ; FIXME: Many of these already don't make sense, and the rest should stop
 854 ; making sense with th enew vector shuffle lowering. Revisit at least testing for
 855 ; it.
 856
 857 define <4 x i32> @combine_nested_undef_test15(<4 x i32> %A, <4 x i32> %B) {
 858 ; SSE-LABEL: combine_nested_undef_test15:
 859 ; SSE:       # BB#0:
 860 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[0,0]
 861 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,1]
 862 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[2,1,0,3]
 863 ; SSE-NEXT:    retq
 864 ;
 865 ; AVX-LABEL: combine_nested_undef_test15:
 866 ; AVX:       # BB#0:
 867 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[0,0]
 868 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[2,0],xmm0[3,1]
 869 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 870 ; AVX-NEXT:    retq
 871   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 872   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 873   ret <4 x i32> %2
 874 }
 875
 876 define <4 x i32> @combine_nested_undef_test16(<4 x i32> %A, <4 x i32> %B) {
 877 ; SSE2-LABEL: combine_nested_undef_test16:
 878 ; SSE2:       # BB#0:
 879 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 880 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 881 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 882 ; SSE2-NEXT:    retq
 883 ;
 884 ; SSSE3-LABEL: combine_nested_undef_test16:
 885 ; SSSE3:       # BB#0:
 886 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 887 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 888 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 889 ; SSSE3-NEXT:    retq
 890 ;
 891 ; SSE41-LABEL: combine_nested_undef_test16:
 892 ; SSE41:       # BB#0:
 893 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 894 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 895 ; SSE41-NEXT:    retq
 896 ;
 897 ; AVX1-LABEL: combine_nested_undef_test16:
 898 ; AVX1:       # BB#0:
 899 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 900 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 901 ; AVX1-NEXT:    retq
 902 ;
 903 ; AVX2-LABEL: combine_nested_undef_test16:
 904 ; AVX2:       # BB#0:
 905 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 906 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 907 ; AVX2-NEXT:    retq
 908   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 909   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 910   ret <4 x i32> %2
 911 }
 912
 913 define <4 x i32> @combine_nested_undef_test17(<4 x i32> %A, <4 x i32> %B) {
 914 ; SSE-LABEL: combine_nested_undef_test17:
 915 ; SSE:       # BB#0:
 916 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 917 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[3,1]
 918 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[2,1,0,3]
 919 ; SSE-NEXT:    retq
 920 ;
 921 ; AVX-LABEL: combine_nested_undef_test17:
 922 ; AVX:       # BB#0:
 923 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 924 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[3,1]
 925 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 926 ; AVX-NEXT:    retq
 927   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 928   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 929   ret <4 x i32> %2
 930 }
 931
 932 define <4 x i32> @combine_nested_undef_test18(<4 x i32> %A, <4 x i32> %B) {
 933 ; SSE-LABEL: combine_nested_undef_test18:
 934 ; SSE:       # BB#0:
 935 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 936 ; SSE-NEXT:    retq
 937 ;
 938 ; AVX-LABEL: combine_nested_undef_test18:
 939 ; AVX:       # BB#0:
 940 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 941 ; AVX-NEXT:    retq
 942   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
 943   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 0, i32 3>
 944   ret <4 x i32> %2
 945 }
 946
 947 define <4 x i32> @combine_nested_undef_test19(<4 x i32> %A, <4 x i32> %B) {
 948 ; SSE-LABEL: combine_nested_undef_test19:
 949 ; SSE:       # BB#0:
 950 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[0,0]
 951 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,2]
 952 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,0,0,0]
 953 ; SSE-NEXT:    retq
 954 ;
 955 ; AVX-LABEL: combine_nested_undef_test19:
 956 ; AVX:       # BB#0:
 957 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[0,0]
 958 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,2]
 959 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,0,0,0]
 960 ; AVX-NEXT:    retq
 961   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 5, i32 6>
 962   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 0, i32 0, i32 0>
 963   ret <4 x i32> %2
 964 }
 965
 966 define <4 x i32> @combine_nested_undef_test20(<4 x i32> %A, <4 x i32> %B) {
 967 ; SSE-LABEL: combine_nested_undef_test20:
 968 ; SSE:       # BB#0:
 969 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,2],xmm1[0,0]
 970 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 971 ; SSE-NEXT:    retq
 972 ;
 973 ; AVX-LABEL: combine_nested_undef_test20:
 974 ; AVX:       # BB#0:
 975 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[3,2],xmm1[0,0]
 976 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 977 ; AVX-NEXT:    retq
 978   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 3, i32 2, i32 4, i32 4>
 979   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 980   ret <4 x i32> %2
 981 }
 982
 983 define <4 x i32> @combine_nested_undef_test21(<4 x i32> %A, <4 x i32> %B) {
 984 ; SSE-LABEL: combine_nested_undef_test21:
 985 ; SSE:       # BB#0:
 986 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 987 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[3,1]
 988 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
 989 ; SSE-NEXT:    retq
 990 ;
 991 ; AVX-LABEL: combine_nested_undef_test21:
 992 ; AVX:       # BB#0:
 993 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 994 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[3,1]
 995 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,3]
 996 ; AVX-NEXT:    retq
 997   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 998   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
 999   ret <4 x i32> %2
1000 }
1001
1002
1003 ; Test that we correctly combine shuffles according to rule
1004 ;  shuffle(shuffle(x, y), undef) -> shuffle(y, undef)
1005
1006 define <4 x i32> @combine_nested_undef_test22(<4 x i32> %A, <4 x i32> %B) {
1007 ; SSE-LABEL: combine_nested_undef_test22:
1008 ; SSE:       # BB#0:
1009 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1010 ; SSE-NEXT:    retq
1011 ;
1012 ; AVX-LABEL: combine_nested_undef_test22:
1013 ; AVX:       # BB#0:
1014 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1015 ; AVX-NEXT:    retq
1016   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1017   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 3>
1018   ret <4 x i32> %2
1019 }
1020
1021 define <4 x i32> @combine_nested_undef_test23(<4 x i32> %A, <4 x i32> %B) {
1022 ; SSE-LABEL: combine_nested_undef_test23:
1023 ; SSE:       # BB#0:
1024 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1025 ; SSE-NEXT:    retq
1026 ;
1027 ; AVX-LABEL: combine_nested_undef_test23:
1028 ; AVX:       # BB#0:
1029 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1030 ; AVX-NEXT:    retq
1031   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1032   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1033   ret <4 x i32> %2
1034 }
1035
1036 define <4 x i32> @combine_nested_undef_test24(<4 x i32> %A, <4 x i32> %B) {
1037 ; SSE-LABEL: combine_nested_undef_test24:
1038 ; SSE:       # BB#0:
1039 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1040 ; SSE-NEXT:    retq
1041 ;
1042 ; AVX-LABEL: combine_nested_undef_test24:
1043 ; AVX:       # BB#0:
1044 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1045 ; AVX-NEXT:    retq
1046   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1047   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 3, i32 2, i32 4>
1048   ret <4 x i32> %2
1049 }
1050
1051 define <4 x i32> @combine_nested_undef_test25(<4 x i32> %A, <4 x i32> %B) {
1052 ; SSE-LABEL: combine_nested_undef_test25:
1053 ; SSE:       # BB#0:
1054 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1055 ; SSE-NEXT:    retq
1056 ;
1057 ; AVX1-LABEL: combine_nested_undef_test25:
1058 ; AVX1:       # BB#0:
1059 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1060 ; AVX1-NEXT:    retq
1061 ;
1062 ; AVX2-LABEL: combine_nested_undef_test25:
1063 ; AVX2:       # BB#0:
1064 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1065 ; AVX2-NEXT:    retq
1066   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 5, i32 2, i32 4>
1067   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 1, i32 3, i32 1>
1068   ret <4 x i32> %2
1069 }
1070
1071 define <4 x i32> @combine_nested_undef_test26(<4 x i32> %A, <4 x i32> %B) {
1072 ; SSE-LABEL: combine_nested_undef_test26:
1073 ; SSE:       # BB#0:
1074 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1075 ; SSE-NEXT:    retq
1076 ;
1077 ; AVX-LABEL: combine_nested_undef_test26:
1078 ; AVX:       # BB#0:
1079 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1080 ; AVX-NEXT:    retq
1081   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 6, i32 7>
1082   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 2, i32 3>
1083   ret <4 x i32> %2
1084 }
1085
1086 define <4 x i32> @combine_nested_undef_test27(<4 x i32> %A, <4 x i32> %B) {
1087 ; SSE-LABEL: combine_nested_undef_test27:
1088 ; SSE:       # BB#0:
1089 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1090 ; SSE-NEXT:    retq
1091 ;
1092 ; AVX1-LABEL: combine_nested_undef_test27:
1093 ; AVX1:       # BB#0:
1094 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1095 ; AVX1-NEXT:    retq
1096 ;
1097 ; AVX2-LABEL: combine_nested_undef_test27:
1098 ; AVX2:       # BB#0:
1099 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1100 ; AVX2-NEXT:    retq
1101   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 2, i32 1, i32 5, i32 4>
1102   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 2, i32 3, i32 2>
1103   ret <4 x i32> %2
1104 }
1105
1106 define <4 x i32> @combine_nested_undef_test28(<4 x i32> %A, <4 x i32> %B) {
1107 ; SSE-LABEL: combine_nested_undef_test28:
1108 ; SSE:       # BB#0:
1109 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1110 ; SSE-NEXT:    retq
1111 ;
1112 ; AVX-LABEL: combine_nested_undef_test28:
1113 ; AVX:       # BB#0:
1114 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1115 ; AVX-NEXT:    retq
1116   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
1117   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 3, i32 2>
1118   ret <4 x i32> %2
1119 }
1120
1121 define <4 x float> @combine_test1(<4 x float> %a, <4 x float> %b) {
1122 ; SSE-LABEL: combine_test1:
1123 ; SSE:       # BB#0:
1124 ; SSE-NEXT:    movaps %xmm1, %xmm0
1125 ; SSE-NEXT:    retq
1126 ;
1127 ; AVX-LABEL: combine_test1:
1128 ; AVX:       # BB#0:
1129 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1130 ; AVX-NEXT:    retq
1131   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1132   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1133   ret <4 x float> %2
1134 }
1135
1136 define <4 x float> @combine_test2(<4 x float> %a, <4 x float> %b) {
1137 ; SSE2-LABEL: combine_test2:
1138 ; SSE2:       # BB#0:
1139 ; SSE2-NEXT:    movss %xmm0, %xmm1
1140 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1141 ; SSE2-NEXT:    retq
1142 ;
1143 ; SSSE3-LABEL: combine_test2:
1144 ; SSSE3:       # BB#0:
1145 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1146 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1147 ; SSSE3-NEXT:    retq
1148 ;
1149 ; SSE41-LABEL: combine_test2:
1150 ; SSE41:       # BB#0:
1151 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1152 ; SSE41-NEXT:    retq
1153 ;
1154 ; AVX-LABEL: combine_test2:
1155 ; AVX:       # BB#0:
1156 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1157 ; AVX-NEXT:    retq
1158   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1159   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1160   ret <4 x float> %2
1161 }
1162
1163 define <4 x float> @combine_test3(<4 x float> %a, <4 x float> %b) {
1164 ; SSE-LABEL: combine_test3:
1165 ; SSE:       # BB#0:
1166 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1167 ; SSE-NEXT:    retq
1168 ;
1169 ; AVX-LABEL: combine_test3:
1170 ; AVX:       # BB#0:
1171 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1172 ; AVX-NEXT:    retq
1173   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1174   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1175   ret <4 x float> %2
1176 }
1177
1178 define <4 x float> @combine_test4(<4 x float> %a, <4 x float> %b) {
1179 ; SSE-LABEL: combine_test4:
1180 ; SSE:       # BB#0:
1181 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1182 ; SSE-NEXT:    movapd %xmm1, %xmm0
1183 ; SSE-NEXT:    retq
1184 ;
1185 ; AVX-LABEL: combine_test4:
1186 ; AVX:       # BB#0:
1187 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1188 ; AVX-NEXT:    retq
1189   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1190   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1191   ret <4 x float> %2
1192 }
1193
1194 define <4 x float> @combine_test5(<4 x float> %a, <4 x float> %b) {
1195 ; SSE2-LABEL: combine_test5:
1196 ; SSE2:       # BB#0:
1197 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1198 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1199 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1200 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1201 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1202 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1203 ; SSE2-NEXT:    retq
1204 ;
1205 ; SSSE3-LABEL: combine_test5:
1206 ; SSSE3:       # BB#0:
1207 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1208 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1209 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1210 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1211 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1212 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1213 ; SSSE3-NEXT:    retq
1214 ;
1215 ; SSE41-LABEL: combine_test5:
1216 ; SSE41:       # BB#0:
1217 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1218 ; SSE41-NEXT:    retq
1219 ;
1220 ; AVX-LABEL: combine_test5:
1221 ; AVX:       # BB#0:
1222 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1223 ; AVX-NEXT:    retq
1224   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1225   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1226   ret <4 x float> %2
1227 }
1228
1229 define <4 x i32> @combine_test6(<4 x i32> %a, <4 x i32> %b) {
1230 ; SSE-LABEL: combine_test6:
1231 ; SSE:       # BB#0:
1232 ; SSE-NEXT:    movaps %xmm1, %xmm0
1233 ; SSE-NEXT:    retq
1234 ;
1235 ; AVX-LABEL: combine_test6:
1236 ; AVX:       # BB#0:
1237 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1238 ; AVX-NEXT:    retq
1239   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1240   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1241   ret <4 x i32> %2
1242 }
1243
1244 define <4 x i32> @combine_test7(<4 x i32> %a, <4 x i32> %b) {
1245 ; SSE2-LABEL: combine_test7:
1246 ; SSE2:       # BB#0:
1247 ; SSE2-NEXT:    movss %xmm0, %xmm1
1248 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1249 ; SSE2-NEXT:    retq
1250 ;
1251 ; SSSE3-LABEL: combine_test7:
1252 ; SSSE3:       # BB#0:
1253 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1254 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1255 ; SSSE3-NEXT:    retq
1256 ;
1257 ; SSE41-LABEL: combine_test7:
1258 ; SSE41:       # BB#0:
1259 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1260 ; SSE41-NEXT:    retq
1261 ;
1262 ; AVX1-LABEL: combine_test7:
1263 ; AVX1:       # BB#0:
1264 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1265 ; AVX1-NEXT:    retq
1266 ;
1267 ; AVX2-LABEL: combine_test7:
1268 ; AVX2:       # BB#0:
1269 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1270 ; AVX2-NEXT:    retq
1271   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1272   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1273   ret <4 x i32> %2
1274 }
1275
1276 define <4 x i32> @combine_test8(<4 x i32> %a, <4 x i32> %b) {
1277 ; SSE-LABEL: combine_test8:
1278 ; SSE:       # BB#0:
1279 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1280 ; SSE-NEXT:    retq
1281 ;
1282 ; AVX-LABEL: combine_test8:
1283 ; AVX:       # BB#0:
1284 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1285 ; AVX-NEXT:    retq
1286   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1287   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1288   ret <4 x i32> %2
1289 }
1290
1291 define <4 x i32> @combine_test9(<4 x i32> %a, <4 x i32> %b) {
1292 ; SSE-LABEL: combine_test9:
1293 ; SSE:       # BB#0:
1294 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1295 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1296 ; SSE-NEXT:    retq
1297 ;
1298 ; AVX-LABEL: combine_test9:
1299 ; AVX:       # BB#0:
1300 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1301 ; AVX-NEXT:    retq
1302   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1303   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1304   ret <4 x i32> %2
1305 }
1306
1307 define <4 x i32> @combine_test10(<4 x i32> %a, <4 x i32> %b) {
1308 ; SSE2-LABEL: combine_test10:
1309 ; SSE2:       # BB#0:
1310 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1311 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1312 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1313 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1314 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1315 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1316 ; SSE2-NEXT:    retq
1317 ;
1318 ; SSSE3-LABEL: combine_test10:
1319 ; SSSE3:       # BB#0:
1320 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1321 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1322 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1323 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1324 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1325 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1326 ; SSSE3-NEXT:    retq
1327 ;
1328 ; SSE41-LABEL: combine_test10:
1329 ; SSE41:       # BB#0:
1330 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1331 ; SSE41-NEXT:    retq
1332 ;
1333 ; AVX1-LABEL: combine_test10:
1334 ; AVX1:       # BB#0:
1335 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1336 ; AVX1-NEXT:    retq
1337 ;
1338 ; AVX2-LABEL: combine_test10:
1339 ; AVX2:       # BB#0:
1340 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1341 ; AVX2-NEXT:    retq
1342   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1343   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1344   ret <4 x i32> %2
1345 }
1346
1347 define <4 x float> @combine_test11(<4 x float> %a, <4 x float> %b) {
1348 ; ALL-LABEL: combine_test11:
1349 ; ALL:       # BB#0:
1350 ; ALL-NEXT:    retq
1351   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1352   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1353   ret <4 x float> %2
1354 }
1355
1356 define <4 x float> @combine_test12(<4 x float> %a, <4 x float> %b) {
1357 ; SSE2-LABEL: combine_test12:
1358 ; SSE2:       # BB#0:
1359 ; SSE2-NEXT:    movss %xmm0, %xmm1
1360 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1361 ; SSE2-NEXT:    retq
1362 ;
1363 ; SSSE3-LABEL: combine_test12:
1364 ; SSSE3:       # BB#0:
1365 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1366 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1367 ; SSSE3-NEXT:    retq
1368 ;
1369 ; SSE41-LABEL: combine_test12:
1370 ; SSE41:       # BB#0:
1371 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1372 ; SSE41-NEXT:    retq
1373 ;
1374 ; AVX-LABEL: combine_test12:
1375 ; AVX:       # BB#0:
1376 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1377 ; AVX-NEXT:    retq
1378   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1379   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1380   ret <4 x float> %2
1381 }
1382
1383 define <4 x float> @combine_test13(<4 x float> %a, <4 x float> %b) {
1384 ; SSE-LABEL: combine_test13:
1385 ; SSE:       # BB#0:
1386 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1387 ; SSE-NEXT:    retq
1388 ;
1389 ; AVX-LABEL: combine_test13:
1390 ; AVX:       # BB#0:
1391 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1392 ; AVX-NEXT:    retq
1393   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1394   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1395   ret <4 x float> %2
1396 }
1397
1398 define <4 x float> @combine_test14(<4 x float> %a, <4 x float> %b) {
1399 ; SSE-LABEL: combine_test14:
1400 ; SSE:       # BB#0:
1401 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1402 ; SSE-NEXT:    retq
1403 ;
1404 ; AVX-LABEL: combine_test14:
1405 ; AVX:       # BB#0:
1406 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1407 ; AVX-NEXT:    retq
1408   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1409   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1410   ret <4 x float> %2
1411 }
1412
1413 define <4 x float> @combine_test15(<4 x float> %a, <4 x float> %b) {
1414 ; SSE2-LABEL: combine_test15:
1415 ; SSE2:       # BB#0:
1416 ; SSE2-NEXT:    movaps %xmm0, %xmm2
1417 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1418 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1419 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1420 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1421 ; SSE2-NEXT:    retq
1422 ;
1423 ; SSSE3-LABEL: combine_test15:
1424 ; SSSE3:       # BB#0:
1425 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
1426 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1427 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1428 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1429 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1430 ; SSSE3-NEXT:    retq
1431 ;
1432 ; SSE41-LABEL: combine_test15:
1433 ; SSE41:       # BB#0:
1434 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1435 ; SSE41-NEXT:    retq
1436 ;
1437 ; AVX-LABEL: combine_test15:
1438 ; AVX:       # BB#0:
1439 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1440 ; AVX-NEXT:    retq
1441   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1442   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1443   ret <4 x float> %2
1444 }
1445
1446 define <4 x i32> @combine_test16(<4 x i32> %a, <4 x i32> %b) {
1447 ; ALL-LABEL: combine_test16:
1448 ; ALL:       # BB#0:
1449 ; ALL-NEXT:    retq
1450   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1451   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1452   ret <4 x i32> %2
1453 }
1454
1455 define <4 x i32> @combine_test17(<4 x i32> %a, <4 x i32> %b) {
1456 ; SSE2-LABEL: combine_test17:
1457 ; SSE2:       # BB#0:
1458 ; SSE2-NEXT:    movss %xmm0, %xmm1
1459 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1460 ; SSE2-NEXT:    retq
1461 ;
1462 ; SSSE3-LABEL: combine_test17:
1463 ; SSSE3:       # BB#0:
1464 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1465 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1466 ; SSSE3-NEXT:    retq
1467 ;
1468 ; SSE41-LABEL: combine_test17:
1469 ; SSE41:       # BB#0:
1470 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1471 ; SSE41-NEXT:    retq
1472 ;
1473 ; AVX1-LABEL: combine_test17:
1474 ; AVX1:       # BB#0:
1475 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1476 ; AVX1-NEXT:    retq
1477 ;
1478 ; AVX2-LABEL: combine_test17:
1479 ; AVX2:       # BB#0:
1480 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1481 ; AVX2-NEXT:    retq
1482   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1483   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1484   ret <4 x i32> %2
1485 }
1486
1487 define <4 x i32> @combine_test18(<4 x i32> %a, <4 x i32> %b) {
1488 ; SSE-LABEL: combine_test18:
1489 ; SSE:       # BB#0:
1490 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1491 ; SSE-NEXT:    retq
1492 ;
1493 ; AVX-LABEL: combine_test18:
1494 ; AVX:       # BB#0:
1495 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1496 ; AVX-NEXT:    retq
1497   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1498   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1499   ret <4 x i32> %2
1500 }
1501
1502 define <4 x i32> @combine_test19(<4 x i32> %a, <4 x i32> %b) {
1503 ; SSE-LABEL: combine_test19:
1504 ; SSE:       # BB#0:
1505 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1506 ; SSE-NEXT:    retq
1507 ;
1508 ; AVX-LABEL: combine_test19:
1509 ; AVX:       # BB#0:
1510 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1511 ; AVX-NEXT:    retq
1512   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1513   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1514   ret <4 x i32> %2
1515 }
1516
1517 define <4 x i32> @combine_test20(<4 x i32> %a, <4 x i32> %b) {
1518 ; SSE2-LABEL: combine_test20:
1519 ; SSE2:       # BB#0:
1520 ; SSE2-NEXT:    movaps %xmm0, %xmm2
1521 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1522 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1523 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1524 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1525 ; SSE2-NEXT:    retq
1526 ;
1527 ; SSSE3-LABEL: combine_test20:
1528 ; SSSE3:       # BB#0:
1529 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
1530 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1531 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1532 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1533 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1534 ; SSSE3-NEXT:    retq
1535 ;
1536 ; SSE41-LABEL: combine_test20:
1537 ; SSE41:       # BB#0:
1538 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1539 ; SSE41-NEXT:    retq
1540 ;
1541 ; AVX1-LABEL: combine_test20:
1542 ; AVX1:       # BB#0:
1543 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1544 ; AVX1-NEXT:    retq
1545 ;
1546 ; AVX2-LABEL: combine_test20:
1547 ; AVX2:       # BB#0:
1548 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1549 ; AVX2-NEXT:    retq
1550   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1551   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1552   ret <4 x i32> %2
1553 }
1554
1555
1556 ; Check some negative cases.
1557 ; FIXME: Do any of these really make sense? Are they redundant with the above tests?
1558
1559 define <4 x float> @combine_test1b(<4 x float> %a, <4 x float> %b) {
1560 ; SSE-LABEL: combine_test1b:
1561 ; SSE:       # BB#0:
1562 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1,2,0]
1563 ; SSE-NEXT:    movaps %xmm1, %xmm0
1564 ; SSE-NEXT:    retq
1565 ;
1566 ; AVX-LABEL: combine_test1b:
1567 ; AVX:       # BB#0:
1568 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[0,1,2,0]
1569 ; AVX-NEXT:    retq
1570   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1571   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 0>
1572   ret <4 x float> %2
1573 }
1574
1575 define <4 x float> @combine_test2b(<4 x float> %a, <4 x float> %b) {
1576 ; SSE2-LABEL: combine_test2b:
1577 ; SSE2:       # BB#0:
1578 ; SSE2-NEXT:    movlhps {{.*#+}} xmm1 = xmm1[0,0]
1579 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1580 ; SSE2-NEXT:    retq
1581 ;
1582 ; SSSE3-LABEL: combine_test2b:
1583 ; SSSE3:       # BB#0:
1584 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm1 = xmm1[0,0]
1585 ; SSSE3-NEXT:    movapd %xmm1, %xmm0
1586 ; SSSE3-NEXT:    retq
1587 ;
1588 ; SSE41-LABEL: combine_test2b:
1589 ; SSE41:       # BB#0:
1590 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm1 = xmm1[0,0]
1591 ; SSE41-NEXT:    movapd %xmm1, %xmm0
1592 ; SSE41-NEXT:    retq
1593 ;
1594 ; AVX-LABEL: combine_test2b:
1595 ; AVX:       # BB#0:
1596 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm1[0,0]
1597 ; AVX-NEXT:    retq
1598   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1599   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 0, i32 5>
1600   ret <4 x float> %2
1601 }
1602
1603 define <4 x float> @combine_test3b(<4 x float> %a, <4 x float> %b) {
1604 ; SSE-LABEL: combine_test3b:
1605 ; SSE:       # BB#0:
1606 ; SSE-NEXT:    movaps %xmm1, %xmm2
1607 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm0[3,0]
1608 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm2[0,2]
1609 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[3,3]
1610 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1611 ; SSE-NEXT:    retq
1612 ;
1613 ; AVX-LABEL: combine_test3b:
1614 ; AVX:       # BB#0:
1615 ; AVX-NEXT:    vshufps {{.*#+}} xmm2 = xmm1[2,0],xmm0[3,0]
1616 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm2[0,2]
1617 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[3,3]
1618 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1619 ; AVX-NEXT:    retq
1620   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 0, i32 6, i32 3>
1621   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 7, i32 2, i32 7>
1622   ret <4 x float> %2
1623 }
1624
1625 define <4 x float> @combine_test4b(<4 x float> %a, <4 x float> %b) {
1626 ; SSE-LABEL: combine_test4b:
1627 ; SSE:       # BB#0:
1628 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1,2,3]
1629 ; SSE-NEXT:    movaps %xmm1, %xmm0
1630 ; SSE-NEXT:    retq
1631 ;
1632 ; AVX-LABEL: combine_test4b:
1633 ; AVX:       # BB#0:
1634 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[1,1,2,3]
1635 ; AVX-NEXT:    retq
1636   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1637   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 5, i32 5, i32 2, i32 7>
1638   ret <4 x float> %2
1639 }
1640
1641
1642 ; Verify that we correctly fold shuffles even when we use illegal vector types.
1643
1644 define <4 x i8> @combine_test1c(<4 x i8>* %a, <4 x i8>* %b) {
1645 ; SSE2-LABEL: combine_test1c:
1646 ; SSE2:       # BB#0:
1647 ; SSE2-NEXT:    movd (%rdi), %xmm1
1648 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1649 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1650 ; SSE2-NEXT:    movd (%rsi), %xmm0
1651 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1652 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1653 ; SSE2-NEXT:    movss %xmm1, %xmm0
1654 ; SSE2-NEXT:    retq
1655 ;
1656 ; SSSE3-LABEL: combine_test1c:
1657 ; SSSE3:       # BB#0:
1658 ; SSSE3-NEXT:    movd (%rdi), %xmm1
1659 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1660 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1661 ; SSSE3-NEXT:    movd (%rsi), %xmm0
1662 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1663 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1664 ; SSSE3-NEXT:    movss %xmm1, %xmm0
1665 ; SSSE3-NEXT:    retq
1666 ;
1667 ; SSE41-LABEL: combine_test1c:
1668 ; SSE41:       # BB#0:
1669 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1670 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1671 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3,4,5,6,7]
1672 ; SSE41-NEXT:    retq
1673 ;
1674 ; AVX1-LABEL: combine_test1c:
1675 ; AVX1:       # BB#0:
1676 ; AVX1-NEXT:    vpmovzxbd (%rdi), %xmm0
1677 ; AVX1-NEXT:    vpmovzxbd (%rsi), %xmm1
1678 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1679 ; AVX1-NEXT:    retq
1680 ;
1681 ; AVX2-LABEL: combine_test1c:
1682 ; AVX2:       # BB#0:
1683 ; AVX2-NEXT:    vpmovzxbd (%rdi), %xmm0
1684 ; AVX2-NEXT:    vpmovzxbd (%rsi), %xmm1
1685 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1686 ; AVX2-NEXT:    retq
1687   %A = load <4 x i8>* %a
1688   %B = load <4 x i8>* %b
1689   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1690   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1691   ret <4 x i8> %2
1692 }
1693
1694 define <4 x i8> @combine_test2c(<4 x i8>* %a, <4 x i8>* %b) {
1695 ; SSE2-LABEL: combine_test2c:
1696 ; SSE2:       # BB#0:
1697 ; SSE2-NEXT:    movd (%rdi), %xmm0
1698 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1699 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1700 ; SSE2-NEXT:    movd (%rsi), %xmm1
1701 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1702 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1703 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1704 ; SSE2-NEXT:    retq
1705 ;
1706 ; SSSE3-LABEL: combine_test2c:
1707 ; SSSE3:       # BB#0:
1708 ; SSSE3-NEXT:    movd (%rdi), %xmm0
1709 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1710 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1711 ; SSSE3-NEXT:    movd (%rsi), %xmm1
1712 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1713 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1714 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1715 ; SSSE3-NEXT:    retq
1716 ;
1717 ; SSE41-LABEL: combine_test2c:
1718 ; SSE41:       # BB#0:
1719 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm0
1720 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm1
1721 ; SSE41-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1722 ; SSE41-NEXT:    retq
1723 ;
1724 ; AVX-LABEL: combine_test2c:
1725 ; AVX:       # BB#0:
1726 ; AVX-NEXT:    vpmovzxbd (%rdi), %xmm0
1727 ; AVX-NEXT:    vpmovzxbd (%rsi), %xmm1
1728 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1729 ; AVX-NEXT:    retq
1730   %A = load <4 x i8>* %a
1731   %B = load <4 x i8>* %b
1732   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 1, i32 5>
1733   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1734   ret <4 x i8> %2
1735 }
1736
1737 define <4 x i8> @combine_test3c(<4 x i8>* %a, <4 x i8>* %b) {
1738 ; SSE2-LABEL: combine_test3c:
1739 ; SSE2:       # BB#0:
1740 ; SSE2-NEXT:    movd (%rdi), %xmm1
1741 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1742 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1743 ; SSE2-NEXT:    movd (%rsi), %xmm0
1744 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1745 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1746 ; SSE2-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1747 ; SSE2-NEXT:    retq
1748 ;
1749 ; SSSE3-LABEL: combine_test3c:
1750 ; SSSE3:       # BB#0:
1751 ; SSSE3-NEXT:    movd (%rdi), %xmm1
1752 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1753 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1754 ; SSSE3-NEXT:    movd (%rsi), %xmm0
1755 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1756 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1757 ; SSSE3-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1758 ; SSSE3-NEXT:    retq
1759 ;
1760 ; SSE41-LABEL: combine_test3c:
1761 ; SSE41:       # BB#0:
1762 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1763 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1764 ; SSE41-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1765 ; SSE41-NEXT:    retq
1766 ;
1767 ; AVX-LABEL: combine_test3c:
1768 ; AVX:       # BB#0:
1769 ; AVX-NEXT:    vpmovzxbd (%rdi), %xmm0
1770 ; AVX-NEXT:    vpmovzxbd (%rsi), %xmm1
1771 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1772 ; AVX-NEXT:    retq
1773   %A = load <4 x i8>* %a
1774   %B = load <4 x i8>* %b
1775   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1776   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1777   ret <4 x i8> %2
1778 }
1779
1780 define <4 x i8> @combine_test4c(<4 x i8>* %a, <4 x i8>* %b) {
1781 ; SSE2-LABEL: combine_test4c:
1782 ; SSE2:       # BB#0:
1783 ; SSE2-NEXT:    movd (%rdi), %xmm1
1784 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1785 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1786 ; SSE2-NEXT:    movd (%rsi), %xmm2
1787 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
1788 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
1789 ; SSE2-NEXT:    movdqa %xmm2, %xmm0
1790 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1791 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1792 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[3,0],xmm0[2,0]
1793 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,0]
1794 ; SSE2-NEXT:    retq
1795 ;
1796 ; SSSE3-LABEL: combine_test4c:
1797 ; SSSE3:       # BB#0:
1798 ; SSSE3-NEXT:    movd (%rdi), %xmm1
1799 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1800 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1801 ; SSSE3-NEXT:    movd (%rsi), %xmm2
1802 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
1803 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
1804 ; SSSE3-NEXT:    movdqa %xmm2, %xmm0
1805 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1806 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1807 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[3,0],xmm0[2,0]
1808 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,0]
1809 ; SSSE3-NEXT:    retq
1810 ;
1811 ; SSE41-LABEL: combine_test4c:
1812 ; SSE41:       # BB#0:
1813 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1814 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1815 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1816 ; SSE41-NEXT:    retq
1817 ;
1818 ; AVX1-LABEL: combine_test4c:
1819 ; AVX1:       # BB#0:
1820 ; AVX1-NEXT:    vpmovzxbd (%rdi), %xmm0
1821 ; AVX1-NEXT:    vpmovzxbd (%rsi), %xmm1
1822 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1823 ; AVX1-NEXT:    retq
1824 ;
1825 ; AVX2-LABEL: combine_test4c:
1826 ; AVX2:       # BB#0:
1827 ; AVX2-NEXT:    vpmovzxbd (%rdi), %xmm0
1828 ; AVX2-NEXT:    vpmovzxbd (%rsi), %xmm1
1829 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1830 ; AVX2-NEXT:    retq
1831   %A = load <4 x i8>* %a
1832   %B = load <4 x i8>* %b
1833   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1834   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1835   ret <4 x i8> %2
1836 }
1837
1838
1839 ; The following test cases are generated from this C++ code
1840 ;
1841 ;__m128 blend_01(__m128 a, __m128 b)
1842 ;{
1843 ;  __m128 s = a;
1844 ;  s = _mm_blend_ps( s, b, 1<<0 );
1845 ;  s = _mm_blend_ps( s, b, 1<<1 );
1846 ;  return s;
1847 ;}
1848 ;
1849 ;__m128 blend_02(__m128 a, __m128 b)
1850 ;{
1851 ;  __m128 s = a;
1852 ;  s = _mm_blend_ps( s, b, 1<<0 );
1853 ;  s = _mm_blend_ps( s, b, 1<<2 );
1854 ;  return s;
1855 ;}
1856 ;
1857 ;__m128 blend_123(__m128 a, __m128 b)
1858 ;{
1859 ;  __m128 s = a;
1860 ;  s = _mm_blend_ps( s, b, 1<<1 );
1861 ;  s = _mm_blend_ps( s, b, 1<<2 );
1862 ;  s = _mm_blend_ps( s, b, 1<<3 );
1863 ;  return s;
1864 ;}
1865
1866 ; Ideally, we should collapse the following shuffles into a single one.
1867
1868 define <4 x float> @combine_blend_01(<4 x float> %a, <4 x float> %b) {
1869 ; SSE2-LABEL: combine_blend_01:
1870 ; SSE2:       # BB#0:
1871 ; SSE2-NEXT:    movsd %xmm1, %xmm0
1872 ; SSE2-NEXT:    retq
1873 ;
1874 ; SSSE3-LABEL: combine_blend_01:
1875 ; SSSE3:       # BB#0:
1876 ; SSSE3-NEXT:    movsd %xmm1, %xmm0
1877 ; SSSE3-NEXT:    retq
1878 ;
1879 ; SSE41-LABEL: combine_blend_01:
1880 ; SSE41:       # BB#0:
1881 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1882 ; SSE41-NEXT:    retq
1883 ;
1884 ; AVX-LABEL: combine_blend_01:
1885 ; AVX:       # BB#0:
1886 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1887 ; AVX-NEXT:    retq
1888   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 undef, i32 2, i32 3>
1889   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1890   ret <4 x float> %shuffle6
1891 }
1892
1893 define <4 x float> @combine_blend_02(<4 x float> %a, <4 x float> %b) {
1894 ; SSE2-LABEL: combine_blend_02:
1895 ; SSE2:       # BB#0:
1896 ; SSE2-NEXT:    movss %xmm1, %xmm0
1897 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1898 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1899 ; SSE2-NEXT:    retq
1900 ;
1901 ; SSSE3-LABEL: combine_blend_02:
1902 ; SSSE3:       # BB#0:
1903 ; SSSE3-NEXT:    movss %xmm1, %xmm0
1904 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1905 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1906 ; SSSE3-NEXT:    retq
1907 ;
1908 ; SSE41-LABEL: combine_blend_02:
1909 ; SSE41:       # BB#0:
1910 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1911 ; SSE41-NEXT:    retq
1912 ;
1913 ; AVX-LABEL: combine_blend_02:
1914 ; AVX:       # BB#0:
1915 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1916 ; AVX-NEXT:    retq
1917   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 undef, i32 3>
1918   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1919   ret <4 x float> %shuffle6
1920 }
1921
1922 define <4 x float> @combine_blend_123(<4 x float> %a, <4 x float> %b) {
1923 ; SSE2-LABEL: combine_blend_123:
1924 ; SSE2:       # BB#0:
1925 ; SSE2-NEXT:    movss %xmm0, %xmm1
1926 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1927 ; SSE2-NEXT:    retq
1928 ;
1929 ; SSSE3-LABEL: combine_blend_123:
1930 ; SSSE3:       # BB#0:
1931 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1932 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1933 ; SSSE3-NEXT:    retq
1934 ;
1935 ; SSE41-LABEL: combine_blend_123:
1936 ; SSE41:       # BB#0:
1937 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1938 ; SSE41-NEXT:    retq
1939 ;
1940 ; AVX-LABEL: combine_blend_123:
1941 ; AVX:       # BB#0:
1942 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1943 ; AVX-NEXT:    retq
1944   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 undef, i32 undef>
1945   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 undef>
1946   %shuffle12 = shufflevector <4 x float> %shuffle6, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1947   ret <4 x float> %shuffle12
1948 }
1949
1950 define <4 x i32> @combine_test_movhl_1(<4 x i32> %a, <4 x i32> %b) {
1951 ; SSE-LABEL: combine_test_movhl_1:
1952 ; SSE:       # BB#0:
1953 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1954 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1955 ; SSE-NEXT:    retq
1956 ;
1957 ; AVX-LABEL: combine_test_movhl_1:
1958 ; AVX:       # BB#0:
1959 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1960 ; AVX-NEXT:    retq
1961   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 7, i32 5, i32 3>
1962   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 1, i32 0, i32 3>
1963   ret <4 x i32> %2
1964 }
1965
1966 define <4 x i32> @combine_test_movhl_2(<4 x i32> %a, <4 x i32> %b) {
1967 ; SSE-LABEL: combine_test_movhl_2:
1968 ; SSE:       # BB#0:
1969 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1970 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1971 ; SSE-NEXT:    retq
1972 ;
1973 ; AVX-LABEL: combine_test_movhl_2:
1974 ; AVX:       # BB#0:
1975 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1976 ; AVX-NEXT:    retq
1977   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 0, i32 3, i32 6>
1978   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 3, i32 7, i32 0, i32 2>
1979   ret <4 x i32> %2
1980 }
1981
1982 define <4 x i32> @combine_test_movhl_3(<4 x i32> %a, <4 x i32> %b) {
1983 ; SSE-LABEL: combine_test_movhl_3:
1984 ; SSE:       # BB#0:
1985 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1986 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1987 ; SSE-NEXT:    retq
1988 ;
1989 ; AVX-LABEL: combine_test_movhl_3:
1990 ; AVX:       # BB#0:
1991 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1992 ; AVX-NEXT:    retq
1993   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 7, i32 6, i32 3, i32 2>
1994   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 0, i32 3, i32 2>
1995   ret <4 x i32> %2
1996 }
1997
1998
1999 ; Verify that we fold shuffles according to rule:
2000 ;  (shuffle(shuffle A, Undef, M0), B, M1) -> (shuffle A, B, M2)
2001
2002 define <4 x float> @combine_undef_input_test1(<4 x float> %a, <4 x float> %b) {
2003 ; SSE2-LABEL: combine_undef_input_test1:
2004 ; SSE2:       # BB#0:
2005 ; SSE2-NEXT:    movsd %xmm1, %xmm0
2006 ; SSE2-NEXT:    retq
2007 ;
2008 ; SSSE3-LABEL: combine_undef_input_test1:
2009 ; SSSE3:       # BB#0:
2010 ; SSSE3-NEXT:    movsd %xmm1, %xmm0
2011 ; SSSE3-NEXT:    retq
2012 ;
2013 ; SSE41-LABEL: combine_undef_input_test1:
2014 ; SSE41:       # BB#0:
2015 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2016 ; SSE41-NEXT:    retq
2017 ;
2018 ; AVX-LABEL: combine_undef_input_test1:
2019 ; AVX:       # BB#0:
2020 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2021 ; AVX-NEXT:    retq
2022   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2023   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2024   ret <4 x float> %2
2025 }
2026
2027 define <4 x float> @combine_undef_input_test2(<4 x float> %a, <4 x float> %b) {
2028 ; SSE-LABEL: combine_undef_input_test2:
2029 ; SSE:       # BB#0:
2030 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2031 ; SSE-NEXT:    retq
2032 ;
2033 ; AVX-LABEL: combine_undef_input_test2:
2034 ; AVX:       # BB#0:
2035 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2036 ; AVX-NEXT:    retq
2037   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2038   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2039   ret <4 x float> %2
2040 }
2041
2042 define <4 x float> @combine_undef_input_test3(<4 x float> %a, <4 x float> %b) {
2043 ; SSE-LABEL: combine_undef_input_test3:
2044 ; SSE:       # BB#0:
2045 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2046 ; SSE-NEXT:    retq
2047 ;
2048 ; AVX-LABEL: combine_undef_input_test3:
2049 ; AVX:       # BB#0:
2050 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2051 ; AVX-NEXT:    retq
2052   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2053   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2054   ret <4 x float> %2
2055 }
2056
2057 define <4 x float> @combine_undef_input_test4(<4 x float> %a, <4 x float> %b) {
2058 ; SSE-LABEL: combine_undef_input_test4:
2059 ; SSE:       # BB#0:
2060 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2061 ; SSE-NEXT:    movapd %xmm1, %xmm0
2062 ; SSE-NEXT:    retq
2063 ;
2064 ; AVX-LABEL: combine_undef_input_test4:
2065 ; AVX:       # BB#0:
2066 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2067 ; AVX-NEXT:    retq
2068   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2069   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2070   ret <4 x float> %2
2071 }
2072
2073 define <4 x float> @combine_undef_input_test5(<4 x float> %a, <4 x float> %b) {
2074 ; SSE2-LABEL: combine_undef_input_test5:
2075 ; SSE2:       # BB#0:
2076 ; SSE2-NEXT:    movsd %xmm0, %xmm1
2077 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2078 ; SSE2-NEXT:    retq
2079 ;
2080 ; SSSE3-LABEL: combine_undef_input_test5:
2081 ; SSSE3:       # BB#0:
2082 ; SSSE3-NEXT:    movsd %xmm0, %xmm1
2083 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2084 ; SSSE3-NEXT:    retq
2085 ;
2086 ; SSE41-LABEL: combine_undef_input_test5:
2087 ; SSE41:       # BB#0:
2088 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2089 ; SSE41-NEXT:    retq
2090 ;
2091 ; AVX-LABEL: combine_undef_input_test5:
2092 ; AVX:       # BB#0:
2093 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2094 ; AVX-NEXT:    retq
2095   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2096   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2097   ret <4 x float> %2
2098 }
2099
2100
2101 ; Verify that we fold shuffles according to rule:
2102 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2103
2104 define <4 x float> @combine_undef_input_test6(<4 x float> %a) {
2105 ; ALL-LABEL: combine_undef_input_test6:
2106 ; ALL:       # BB#0:
2107 ; ALL-NEXT:    retq
2108   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2109   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2110   ret <4 x float> %2
2111 }
2112
2113 define <4 x float> @combine_undef_input_test7(<4 x float> %a) {
2114 ; SSE2-LABEL: combine_undef_input_test7:
2115 ; SSE2:       # BB#0:
2116 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2117 ; SSE2-NEXT:    retq
2118 ;
2119 ; SSSE3-LABEL: combine_undef_input_test7:
2120 ; SSSE3:       # BB#0:
2121 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2122 ; SSSE3-NEXT:    retq
2123 ;
2124 ; SSE41-LABEL: combine_undef_input_test7:
2125 ; SSE41:       # BB#0:
2126 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2127 ; SSE41-NEXT:    retq
2128 ;
2129 ; AVX-LABEL: combine_undef_input_test7:
2130 ; AVX:       # BB#0:
2131 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2132 ; AVX-NEXT:    retq
2133   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2134   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2135   ret <4 x float> %2
2136 }
2137
2138 define <4 x float> @combine_undef_input_test8(<4 x float> %a) {
2139 ; SSE2-LABEL: combine_undef_input_test8:
2140 ; SSE2:       # BB#0:
2141 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2142 ; SSE2-NEXT:    retq
2143 ;
2144 ; SSSE3-LABEL: combine_undef_input_test8:
2145 ; SSSE3:       # BB#0:
2146 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2147 ; SSSE3-NEXT:    retq
2148 ;
2149 ; SSE41-LABEL: combine_undef_input_test8:
2150 ; SSE41:       # BB#0:
2151 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2152 ; SSE41-NEXT:    retq
2153 ;
2154 ; AVX-LABEL: combine_undef_input_test8:
2155 ; AVX:       # BB#0:
2156 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2157 ; AVX-NEXT:    retq
2158   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2159   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2160   ret <4 x float> %2
2161 }
2162
2163 define <4 x float> @combine_undef_input_test9(<4 x float> %a) {
2164 ; SSE-LABEL: combine_undef_input_test9:
2165 ; SSE:       # BB#0:
2166 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2167 ; SSE-NEXT:    retq
2168 ;
2169 ; AVX-LABEL: combine_undef_input_test9:
2170 ; AVX:       # BB#0:
2171 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2172 ; AVX-NEXT:    retq
2173   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2174   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2175   ret <4 x float> %2
2176 }
2177
2178 define <4 x float> @combine_undef_input_test10(<4 x float> %a) {
2179 ; ALL-LABEL: combine_undef_input_test10:
2180 ; ALL:       # BB#0:
2181 ; ALL-NEXT:    retq
2182   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2183   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2184   ret <4 x float> %2
2185 }
2186
2187 define <4 x float> @combine_undef_input_test11(<4 x float> %a, <4 x float> %b) {
2188 ; SSE2-LABEL: combine_undef_input_test11:
2189 ; SSE2:       # BB#0:
2190 ; SSE2-NEXT:    movsd %xmm1, %xmm0
2191 ; SSE2-NEXT:    retq
2192 ;
2193 ; SSSE3-LABEL: combine_undef_input_test11:
2194 ; SSSE3:       # BB#0:
2195 ; SSSE3-NEXT:    movsd %xmm1, %xmm0
2196 ; SSSE3-NEXT:    retq
2197 ;
2198 ; SSE41-LABEL: combine_undef_input_test11:
2199 ; SSE41:       # BB#0:
2200 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2201 ; SSE41-NEXT:    retq
2202 ;
2203 ; AVX-LABEL: combine_undef_input_test11:
2204 ; AVX:       # BB#0:
2205 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2206 ; AVX-NEXT:    retq
2207   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2208   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 6>
2209   ret <4 x float> %2
2210 }
2211
2212 define <4 x float> @combine_undef_input_test12(<4 x float> %a, <4 x float> %b) {
2213 ; SSE-LABEL: combine_undef_input_test12:
2214 ; SSE:       # BB#0:
2215 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2216 ; SSE-NEXT:    retq
2217 ;
2218 ; AVX-LABEL: combine_undef_input_test12:
2219 ; AVX:       # BB#0:
2220 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2221 ; AVX-NEXT:    retq
2222   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2223   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2224   ret <4 x float> %2
2225 }
2226
2227 define <4 x float> @combine_undef_input_test13(<4 x float> %a, <4 x float> %b) {
2228 ; SSE-LABEL: combine_undef_input_test13:
2229 ; SSE:       # BB#0:
2230 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2231 ; SSE-NEXT:    retq
2232 ;
2233 ; AVX-LABEL: combine_undef_input_test13:
2234 ; AVX:       # BB#0:
2235 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2236 ; AVX-NEXT:    retq
2237   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2238   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 5, i32 0, i32 5>
2239   ret <4 x float> %2
2240 }
2241
2242 define <4 x float> @combine_undef_input_test14(<4 x float> %a, <4 x float> %b) {
2243 ; SSE-LABEL: combine_undef_input_test14:
2244 ; SSE:       # BB#0:
2245 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2246 ; SSE-NEXT:    movapd %xmm1, %xmm0
2247 ; SSE-NEXT:    retq
2248 ;
2249 ; AVX-LABEL: combine_undef_input_test14:
2250 ; AVX:       # BB#0:
2251 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2252 ; AVX-NEXT:    retq
2253   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2254   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2255   ret <4 x float> %2
2256 }
2257
2258 define <4 x float> @combine_undef_input_test15(<4 x float> %a, <4 x float> %b) {
2259 ; SSE2-LABEL: combine_undef_input_test15:
2260 ; SSE2:       # BB#0:
2261 ; SSE2-NEXT:    movsd %xmm0, %xmm1
2262 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2263 ; SSE2-NEXT:    retq
2264 ;
2265 ; SSSE3-LABEL: combine_undef_input_test15:
2266 ; SSSE3:       # BB#0:
2267 ; SSSE3-NEXT:    movsd %xmm0, %xmm1
2268 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2269 ; SSSE3-NEXT:    retq
2270 ;
2271 ; SSE41-LABEL: combine_undef_input_test15:
2272 ; SSE41:       # BB#0:
2273 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2274 ; SSE41-NEXT:    retq
2275 ;
2276 ; AVX-LABEL: combine_undef_input_test15:
2277 ; AVX:       # BB#0:
2278 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2279 ; AVX-NEXT:    retq
2280   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2281   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2282   ret <4 x float> %2
2283 }
2284
2285
2286 ; Verify that shuffles are canonicalized according to rules:
2287 ;  shuffle(B, shuffle(A, Undef)) -> shuffle(shuffle(A, Undef), B)
2288 ;
2289 ; This allows to trigger the following combine rule:
2290 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2291 ;
2292 ; As a result, all the shuffle pairs in each function below should be
2293 ; combined into a single legal shuffle operation.
2294
2295 define <4 x float> @combine_undef_input_test16(<4 x float> %a) {
2296 ; ALL-LABEL: combine_undef_input_test16:
2297 ; ALL:       # BB#0:
2298 ; ALL-NEXT:    retq
2299   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2300   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 3>
2301   ret <4 x float> %2
2302 }
2303
2304 define <4 x float> @combine_undef_input_test17(<4 x float> %a) {
2305 ; SSE2-LABEL: combine_undef_input_test17:
2306 ; SSE2:       # BB#0:
2307 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2308 ; SSE2-NEXT:    retq
2309 ;
2310 ; SSSE3-LABEL: combine_undef_input_test17:
2311 ; SSSE3:       # BB#0:
2312 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2313 ; SSSE3-NEXT:    retq
2314 ;
2315 ; SSE41-LABEL: combine_undef_input_test17:
2316 ; SSE41:       # BB#0:
2317 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2318 ; SSE41-NEXT:    retq
2319 ;
2320 ; AVX-LABEL: combine_undef_input_test17:
2321 ; AVX:       # BB#0:
2322 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2323 ; AVX-NEXT:    retq
2324   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2325   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2326   ret <4 x float> %2
2327 }
2328
2329 define <4 x float> @combine_undef_input_test18(<4 x float> %a) {
2330 ; SSE2-LABEL: combine_undef_input_test18:
2331 ; SSE2:       # BB#0:
2332 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2333 ; SSE2-NEXT:    retq
2334 ;
2335 ; SSSE3-LABEL: combine_undef_input_test18:
2336 ; SSSE3:       # BB#0:
2337 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2338 ; SSSE3-NEXT:    retq
2339 ;
2340 ; SSE41-LABEL: combine_undef_input_test18:
2341 ; SSE41:       # BB#0:
2342 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2343 ; SSE41-NEXT:    retq
2344 ;
2345 ; AVX-LABEL: combine_undef_input_test18:
2346 ; AVX:       # BB#0:
2347 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2348 ; AVX-NEXT:    retq
2349   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2350   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 0, i32 5>
2351   ret <4 x float> %2
2352 }
2353
2354 define <4 x float> @combine_undef_input_test19(<4 x float> %a) {
2355 ; SSE-LABEL: combine_undef_input_test19:
2356 ; SSE:       # BB#0:
2357 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2358 ; SSE-NEXT:    retq
2359 ;
2360 ; AVX-LABEL: combine_undef_input_test19:
2361 ; AVX:       # BB#0:
2362 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2363 ; AVX-NEXT:    retq
2364   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2365   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2366   ret <4 x float> %2
2367 }
2368
2369 define <4 x float> @combine_undef_input_test20(<4 x float> %a) {
2370 ; ALL-LABEL: combine_undef_input_test20:
2371 ; ALL:       # BB#0:
2372 ; ALL-NEXT:    retq
2373   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2374   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2375   ret <4 x float> %2
2376 }
2377
2378 ; These tests are designed to test the ability to combine away unnecessary
2379 ; operations feeding into a shuffle. The AVX cases are the important ones as
2380 ; they leverage operations which cannot be done naturally on the entire vector
2381 ; and thus are decomposed into multiple smaller operations.
2382
2383 define <8 x i32> @combine_unneeded_subvector1(<8 x i32> %a) {
2384 ; SSE-LABEL: combine_unneeded_subvector1:
2385 ; SSE:       # BB#0:
2386 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2387 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[3,2,1,0]
2388 ; SSE-NEXT:    movdqa %xmm0, %xmm1
2389 ; SSE-NEXT:    retq
2390 ;
2391 ; AVX1-LABEL: combine_unneeded_subvector1:
2392 ; AVX1:       # BB#0:
2393 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2394 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2395 ; AVX1-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,2,1,0]
2396 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2397 ; AVX1-NEXT:    retq
2398 ;
2399 ; AVX2-LABEL: combine_unneeded_subvector1:
2400 ; AVX2:       # BB#0:
2401 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2402 ; AVX2-NEXT:    vmovdqa {{.*#+}} ymm1 = [7,6,5,4,7,6,5,4]
2403 ; AVX2-NEXT:    vpermd %ymm0, %ymm1, %ymm0
2404 ; AVX2-NEXT:    retq
2405   %b = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2406   %c = shufflevector <8 x i32> %b, <8 x i32> undef, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 7, i32 6, i32 5, i32 4>
2407   ret <8 x i32> %c
2408 }
2409
2410 define <8 x i32> @combine_unneeded_subvector2(<8 x i32> %a, <8 x i32> %b) {
2411 ; SSE-LABEL: combine_unneeded_subvector2:
2412 ; SSE:       # BB#0:
2413 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2414 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[3,2,1,0]
2415 ; SSE-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[3,2,1,0]
2416 ; SSE-NEXT:    retq
2417 ;
2418 ; AVX1-LABEL: combine_unneeded_subvector2:
2419 ; AVX1:       # BB#0:
2420 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2421 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2422 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2423 ; AVX1-NEXT:    vperm2f128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2424 ; AVX1-NEXT:    vpermilps {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2425 ; AVX1-NEXT:    retq
2426 ;
2427 ; AVX2-LABEL: combine_unneeded_subvector2:
2428 ; AVX2:       # BB#0:
2429 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2430 ; AVX2-NEXT:    vperm2i128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2431 ; AVX2-NEXT:    vpshufd {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2432 ; AVX2-NEXT:    retq
2433   %c = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2434   %d = shufflevector <8 x i32> %b, <8 x i32> %c, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 15, i32 14, i32 13, i32 12>
2435   ret <8 x i32> %d
2436 }
2437
2438 define <4 x float> @combine_insertps1(<4 x float> %a, <4 x float> %b) {
2439 ; SSE41-LABEL: combine_insertps1:
2440 ; SSE41:       # BB#0:
2441 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2442 ; SSE41-NEXT:    retq
2443 ;
2444 ; AVX-LABEL: combine_insertps1:
2445 ; AVX:       # BB#0:
2446 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2447 ; AVX-NEXT:    retq
2448
2449   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 6, i32 2, i32 4>
2450   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 5, i32 1, i32 6, i32 3>
2451   ret <4 x float> %d
2452 }
2453
2454 define <4 x float> @combine_insertps2(<4 x float> %a, <4 x float> %b) {
2455 ; SSE41-LABEL: combine_insertps2:
2456 ; SSE41:       # BB#0:
2457 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2458 ; SSE41-NEXT:    retq
2459 ;
2460 ; AVX-LABEL: combine_insertps2:
2461 ; AVX:       # BB#0:
2462 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2463 ; AVX-NEXT:    retq
2464
2465   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 1, i32 6, i32 7>
2466   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2467   ret <4 x float> %d
2468 }
2469
2470 define <4 x float> @combine_insertps3(<4 x float> %a, <4 x float> %b) {
2471 ; SSE41-LABEL: combine_insertps3:
2472 ; SSE41:       # BB#0:
2473 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2474 ; SSE41-NEXT:    retq
2475 ;
2476 ; AVX-LABEL: combine_insertps3:
2477 ; AVX:       # BB#0:
2478 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2479 ; AVX-NEXT:    retq
2480
2481   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2482   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 5, i32 3>
2483   ret <4 x float> %d
2484 }
2485
2486 define <4 x float> @combine_insertps4(<4 x float> %a, <4 x float> %b) {
2487 ; SSE41-LABEL: combine_insertps4:
2488 ; SSE41:       # BB#0:
2489 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2490 ; SSE41-NEXT:    retq
2491 ;
2492 ; AVX-LABEL: combine_insertps4:
2493 ; AVX:       # BB#0:
2494 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2495 ; AVX-NEXT:    retq
2496
2497   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2498   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 6, i32 5>
2499   ret <4 x float> %d
2500 }