test/CodeGen/X86/vector-shuffle-combining.ll

   1 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE2
   2 ; RUN: llc < %s -mcpu=x86-64 -mattr=+ssse3 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSSE3
   3 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse4.1 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE41
   4 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX1
   5 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx2 | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX2
   6 ;
   7 ; Verify that the DAG combiner correctly folds bitwise operations across
   8 ; shuffles, nested shuffles with undef, pairs of nested shuffles, and other
   9 ; basic and always-safe patterns. Also test that the DAG combiner will combine
  10 ; target-specific shuffle instructions where reasonable.
  11
  12 target triple = "x86_64-unknown-unknown"
  13
  14 declare <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32>, i8)
  15 declare <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16>, i8)
  16 declare <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16>, i8)
  17
  18 define <4 x i32> @combine_pshufd1(<4 x i32> %a) {
  19 ; ALL-LABEL: combine_pshufd1:
  20 ; ALL:       # BB#0: # %entry
  21 ; ALL-NEXT:    retq
  22 entry:
  23   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  24   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 27)
  25   ret <4 x i32> %c
  26 }
  27
  28 define <4 x i32> @combine_pshufd2(<4 x i32> %a) {
  29 ; ALL-LABEL: combine_pshufd2:
  30 ; ALL:       # BB#0: # %entry
  31 ; ALL-NEXT:    retq
  32 entry:
  33   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  34   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  35   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 -28)
  36   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  37   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  38   ret <4 x i32> %d
  39 }
  40
  41 define <4 x i32> @combine_pshufd3(<4 x i32> %a) {
  42 ; ALL-LABEL: combine_pshufd3:
  43 ; ALL:       # BB#0: # %entry
  44 ; ALL-NEXT:    retq
  45 entry:
  46   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  47   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  48   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 -28)
  49   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  50   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  51   ret <4 x i32> %d
  52 }
  53
  54 define <4 x i32> @combine_pshufd4(<4 x i32> %a) {
  55 ; SSE-LABEL: combine_pshufd4:
  56 ; SSE:       # BB#0: # %entry
  57 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  58 ; SSE-NEXT:    retq
  59 ;
  60 ; AVX-LABEL: combine_pshufd4:
  61 ; AVX:       # BB#0: # %entry
  62 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  63 ; AVX-NEXT:    retq
  64 entry:
  65   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -31)
  66   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  67   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 27)
  68   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  69   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -31)
  70   ret <4 x i32> %d
  71 }
  72
  73 define <4 x i32> @combine_pshufd5(<4 x i32> %a) {
  74 ; SSE-LABEL: combine_pshufd5:
  75 ; SSE:       # BB#0: # %entry
  76 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  77 ; SSE-NEXT:    retq
  78 ;
  79 ; AVX-LABEL: combine_pshufd5:
  80 ; AVX:       # BB#0: # %entry
  81 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  82 ; AVX-NEXT:    retq
  83 entry:
  84   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -76)
  85   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  86   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 27)
  87   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  88   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -76)
  89   ret <4 x i32> %d
  90 }
  91
  92 define <4 x i32> @combine_pshufd6(<4 x i32> %a) {
  93 ; SSE-LABEL: combine_pshufd6:
  94 ; SSE:       # BB#0: # %entry
  95 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
  96 ; SSE-NEXT:    retq
  97 ;
  98 ; AVX-LABEL: combine_pshufd6:
  99 ; AVX:       # BB#0: # %entry
 100 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
 101 ; AVX-NEXT:    retq
 102 entry:
 103   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 0)
 104   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 8)
 105   ret <4 x i32> %c
 106 }
 107
 108 define <8 x i16> @combine_pshuflw1(<8 x i16> %a) {
 109 ; ALL-LABEL: combine_pshuflw1:
 110 ; ALL:       # BB#0: # %entry
 111 ; ALL-NEXT:    retq
 112 entry:
 113   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 114   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 115   ret <8 x i16> %c
 116 }
 117
 118 define <8 x i16> @combine_pshuflw2(<8 x i16> %a) {
 119 ; ALL-LABEL: combine_pshuflw2:
 120 ; ALL:       # BB#0: # %entry
 121 ; ALL-NEXT:    retq
 122 entry:
 123   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 124   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 -28)
 125   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 126   ret <8 x i16> %d
 127 }
 128
 129 define <8 x i16> @combine_pshuflw3(<8 x i16> %a) {
 130 ; SSE-LABEL: combine_pshuflw3:
 131 ; SSE:       # BB#0: # %entry
 132 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 133 ; SSE-NEXT:    retq
 134 ;
 135 ; AVX-LABEL: combine_pshuflw3:
 136 ; AVX:       # BB#0: # %entry
 137 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 138 ; AVX-NEXT:    retq
 139 entry:
 140   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 141   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 27)
 142   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 143   ret <8 x i16> %d
 144 }
 145
 146 define <8 x i16> @combine_pshufhw1(<8 x i16> %a) {
 147 ; SSE-LABEL: combine_pshufhw1:
 148 ; SSE:       # BB#0: # %entry
 149 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 150 ; SSE-NEXT:    retq
 151 ;
 152 ; AVX-LABEL: combine_pshufhw1:
 153 ; AVX:       # BB#0: # %entry
 154 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 155 ; AVX-NEXT:    retq
 156 entry:
 157   %b = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %a, i8 27)
 158   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 159   %d = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %c, i8 27)
 160   ret <8 x i16> %d
 161 }
 162
 163 define <4 x i32> @combine_bitwise_ops_test1(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 164 ; SSE-LABEL: combine_bitwise_ops_test1:
 165 ; SSE:       # BB#0:
 166 ; SSE-NEXT:    pand %xmm1, %xmm0
 167 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 168 ; SSE-NEXT:    retq
 169 ;
 170 ; AVX-LABEL: combine_bitwise_ops_test1:
 171 ; AVX:       # BB#0:
 172 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 173 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 174 ; AVX-NEXT:    retq
 175   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 176   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 177   %and = and <4 x i32> %shuf1, %shuf2
 178   ret <4 x i32> %and
 179 }
 180
 181 define <4 x i32> @combine_bitwise_ops_test2(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 182 ; SSE-LABEL: combine_bitwise_ops_test2:
 183 ; SSE:       # BB#0:
 184 ; SSE-NEXT:    por %xmm1, %xmm0
 185 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 186 ; SSE-NEXT:    retq
 187 ;
 188 ; AVX-LABEL: combine_bitwise_ops_test2:
 189 ; AVX:       # BB#0:
 190 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 191 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 192 ; AVX-NEXT:    retq
 193   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 194   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 195   %or = or <4 x i32> %shuf1, %shuf2
 196   ret <4 x i32> %or
 197 }
 198
 199 define <4 x i32> @combine_bitwise_ops_test3(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 200 ; SSE-LABEL: combine_bitwise_ops_test3:
 201 ; SSE:       # BB#0:
 202 ; SSE-NEXT:    pxor %xmm1, %xmm0
 203 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 204 ; SSE-NEXT:    retq
 205 ;
 206 ; AVX-LABEL: combine_bitwise_ops_test3:
 207 ; AVX:       # BB#0:
 208 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 209 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 210 ; AVX-NEXT:    retq
 211   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 212   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 213   %xor = xor <4 x i32> %shuf1, %shuf2
 214   ret <4 x i32> %xor
 215 }
 216
 217 define <4 x i32> @combine_bitwise_ops_test4(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 218 ; SSE-LABEL: combine_bitwise_ops_test4:
 219 ; SSE:       # BB#0:
 220 ; SSE-NEXT:    pand %xmm1, %xmm0
 221 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 222 ; SSE-NEXT:    retq
 223 ;
 224 ; AVX-LABEL: combine_bitwise_ops_test4:
 225 ; AVX:       # BB#0:
 226 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 227 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 228 ; AVX-NEXT:    retq
 229   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 230   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 231   %and = and <4 x i32> %shuf1, %shuf2
 232   ret <4 x i32> %and
 233 }
 234
 235 define <4 x i32> @combine_bitwise_ops_test5(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 236 ; SSE-LABEL: combine_bitwise_ops_test5:
 237 ; SSE:       # BB#0:
 238 ; SSE-NEXT:    por %xmm1, %xmm0
 239 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 240 ; SSE-NEXT:    retq
 241 ;
 242 ; AVX-LABEL: combine_bitwise_ops_test5:
 243 ; AVX:       # BB#0:
 244 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 245 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 246 ; AVX-NEXT:    retq
 247   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 248   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 249   %or = or <4 x i32> %shuf1, %shuf2
 250   ret <4 x i32> %or
 251 }
 252
 253 define <4 x i32> @combine_bitwise_ops_test6(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 254 ; SSE-LABEL: combine_bitwise_ops_test6:
 255 ; SSE:       # BB#0:
 256 ; SSE-NEXT:    pxor %xmm1, %xmm0
 257 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 258 ; SSE-NEXT:    retq
 259 ;
 260 ; AVX-LABEL: combine_bitwise_ops_test6:
 261 ; AVX:       # BB#0:
 262 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 263 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 264 ; AVX-NEXT:    retq
 265   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 266   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 267   %xor = xor <4 x i32> %shuf1, %shuf2
 268   ret <4 x i32> %xor
 269 }
 270
 271
 272 ; Verify that DAGCombiner moves the shuffle after the xor/and/or even if shuffles
 273 ; are not performing a swizzle operations.
 274
 275 define <4 x i32> @combine_bitwise_ops_test1b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 276 ; SSE2-LABEL: combine_bitwise_ops_test1b:
 277 ; SSE2:       # BB#0:
 278 ; SSE2-NEXT:    andps %xmm1, %xmm0
 279 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 280 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 281 ; SSE2-NEXT:    retq
 282 ;
 283 ; SSSE3-LABEL: combine_bitwise_ops_test1b:
 284 ; SSSE3:       # BB#0:
 285 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 286 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 287 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 288 ; SSSE3-NEXT:    retq
 289 ;
 290 ; SSE41-LABEL: combine_bitwise_ops_test1b:
 291 ; SSE41:       # BB#0:
 292 ; SSE41-NEXT:    pand %xmm1, %xmm0
 293 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 294 ; SSE41-NEXT:    retq
 295 ;
 296 ; AVX1-LABEL: combine_bitwise_ops_test1b:
 297 ; AVX1:       # BB#0:
 298 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 299 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 300 ; AVX1-NEXT:    retq
 301 ;
 302 ; AVX2-LABEL: combine_bitwise_ops_test1b:
 303 ; AVX2:       # BB#0:
 304 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 305 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 306 ; AVX2-NEXT:    retq
 307   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 308   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 309   %and = and <4 x i32> %shuf1, %shuf2
 310   ret <4 x i32> %and
 311 }
 312
 313 define <4 x i32> @combine_bitwise_ops_test2b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 314 ; SSE2-LABEL: combine_bitwise_ops_test2b:
 315 ; SSE2:       # BB#0:
 316 ; SSE2-NEXT:    orps %xmm1, %xmm0
 317 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 318 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 319 ; SSE2-NEXT:    retq
 320 ;
 321 ; SSSE3-LABEL: combine_bitwise_ops_test2b:
 322 ; SSSE3:       # BB#0:
 323 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 324 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 325 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 326 ; SSSE3-NEXT:    retq
 327 ;
 328 ; SSE41-LABEL: combine_bitwise_ops_test2b:
 329 ; SSE41:       # BB#0:
 330 ; SSE41-NEXT:    por %xmm1, %xmm0
 331 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 332 ; SSE41-NEXT:    retq
 333 ;
 334 ; AVX1-LABEL: combine_bitwise_ops_test2b:
 335 ; AVX1:       # BB#0:
 336 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 337 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 338 ; AVX1-NEXT:    retq
 339 ;
 340 ; AVX2-LABEL: combine_bitwise_ops_test2b:
 341 ; AVX2:       # BB#0:
 342 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 343 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 344 ; AVX2-NEXT:    retq
 345   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 346   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 347   %or = or <4 x i32> %shuf1, %shuf2
 348   ret <4 x i32> %or
 349 }
 350
 351 define <4 x i32> @combine_bitwise_ops_test3b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 352 ; SSE2-LABEL: combine_bitwise_ops_test3b:
 353 ; SSE2:       # BB#0:
 354 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 355 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 356 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 357 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 358 ; SSE2-NEXT:    retq
 359 ;
 360 ; SSSE3-LABEL: combine_bitwise_ops_test3b:
 361 ; SSSE3:       # BB#0:
 362 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 363 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 364 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 365 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 366 ; SSSE3-NEXT:    retq
 367 ;
 368 ; SSE41-LABEL: combine_bitwise_ops_test3b:
 369 ; SSE41:       # BB#0:
 370 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 371 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 372 ; SSE41-NEXT:    pblendw {{.*#+}} xmm1 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 373 ; SSE41-NEXT:    movdqa %xmm1, %xmm0
 374 ; SSE41-NEXT:    retq
 375 ;
 376 ; AVX1-LABEL: combine_bitwise_ops_test3b:
 377 ; AVX1:       # BB#0:
 378 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 379 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 380 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 381 ; AVX1-NEXT:    retq
 382 ;
 383 ; AVX2-LABEL: combine_bitwise_ops_test3b:
 384 ; AVX2:       # BB#0:
 385 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 386 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 387 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 388 ; AVX2-NEXT:    retq
 389   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 390   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 391   %xor = xor <4 x i32> %shuf1, %shuf2
 392   ret <4 x i32> %xor
 393 }
 394
 395 define <4 x i32> @combine_bitwise_ops_test4b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 396 ; SSE2-LABEL: combine_bitwise_ops_test4b:
 397 ; SSE2:       # BB#0:
 398 ; SSE2-NEXT:    andps %xmm1, %xmm0
 399 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 400 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 401 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 402 ; SSE2-NEXT:    retq
 403 ;
 404 ; SSSE3-LABEL: combine_bitwise_ops_test4b:
 405 ; SSSE3:       # BB#0:
 406 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 407 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 408 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 409 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 410 ; SSSE3-NEXT:    retq
 411 ;
 412 ; SSE41-LABEL: combine_bitwise_ops_test4b:
 413 ; SSE41:       # BB#0:
 414 ; SSE41-NEXT:    pand %xmm1, %xmm0
 415 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 416 ; SSE41-NEXT:    retq
 417 ;
 418 ; AVX1-LABEL: combine_bitwise_ops_test4b:
 419 ; AVX1:       # BB#0:
 420 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 421 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 422 ; AVX1-NEXT:    retq
 423 ;
 424 ; AVX2-LABEL: combine_bitwise_ops_test4b:
 425 ; AVX2:       # BB#0:
 426 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 427 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 428 ; AVX2-NEXT:    retq
 429   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 430   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 431   %and = and <4 x i32> %shuf1, %shuf2
 432   ret <4 x i32> %and
 433 }
 434
 435 define <4 x i32> @combine_bitwise_ops_test5b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 436 ; SSE2-LABEL: combine_bitwise_ops_test5b:
 437 ; SSE2:       # BB#0:
 438 ; SSE2-NEXT:    orps %xmm1, %xmm0
 439 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 440 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 441 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 442 ; SSE2-NEXT:    retq
 443 ;
 444 ; SSSE3-LABEL: combine_bitwise_ops_test5b:
 445 ; SSSE3:       # BB#0:
 446 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 447 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 448 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 449 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 450 ; SSSE3-NEXT:    retq
 451 ;
 452 ; SSE41-LABEL: combine_bitwise_ops_test5b:
 453 ; SSE41:       # BB#0:
 454 ; SSE41-NEXT:    por %xmm1, %xmm0
 455 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 456 ; SSE41-NEXT:    retq
 457 ;
 458 ; AVX1-LABEL: combine_bitwise_ops_test5b:
 459 ; AVX1:       # BB#0:
 460 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 461 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 462 ; AVX1-NEXT:    retq
 463 ;
 464 ; AVX2-LABEL: combine_bitwise_ops_test5b:
 465 ; AVX2:       # BB#0:
 466 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 467 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 468 ; AVX2-NEXT:    retq
 469   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 470   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 471   %or = or <4 x i32> %shuf1, %shuf2
 472   ret <4 x i32> %or
 473 }
 474
 475 define <4 x i32> @combine_bitwise_ops_test6b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 476 ; SSE2-LABEL: combine_bitwise_ops_test6b:
 477 ; SSE2:       # BB#0:
 478 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 479 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 480 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 481 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
 482 ; SSE2-NEXT:    movaps %xmm1, %xmm0
 483 ; SSE2-NEXT:    retq
 484 ;
 485 ; SSSE3-LABEL: combine_bitwise_ops_test6b:
 486 ; SSSE3:       # BB#0:
 487 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 488 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 489 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 490 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
 491 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
 492 ; SSSE3-NEXT:    retq
 493 ;
 494 ; SSE41-LABEL: combine_bitwise_ops_test6b:
 495 ; SSE41:       # BB#0:
 496 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 497 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 498 ; SSE41-NEXT:    pblendw {{.*#+}} xmm1 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 499 ; SSE41-NEXT:    movdqa %xmm1, %xmm0
 500 ; SSE41-NEXT:    retq
 501 ;
 502 ; AVX1-LABEL: combine_bitwise_ops_test6b:
 503 ; AVX1:       # BB#0:
 504 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 505 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 506 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 507 ; AVX1-NEXT:    retq
 508 ;
 509 ; AVX2-LABEL: combine_bitwise_ops_test6b:
 510 ; AVX2:       # BB#0:
 511 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 512 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 513 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
 514 ; AVX2-NEXT:    retq
 515   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 516   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 517   %xor = xor <4 x i32> %shuf1, %shuf2
 518   ret <4 x i32> %xor
 519 }
 520
 521 define <4 x i32> @combine_bitwise_ops_test1c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 522 ; SSE-LABEL: combine_bitwise_ops_test1c:
 523 ; SSE:       # BB#0:
 524 ; SSE-NEXT:    andps %xmm1, %xmm0
 525 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 526 ; SSE-NEXT:    retq
 527 ;
 528 ; AVX-LABEL: combine_bitwise_ops_test1c:
 529 ; AVX:       # BB#0:
 530 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 531 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 532 ; AVX-NEXT:    retq
 533   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 534   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 535   %and = and <4 x i32> %shuf1, %shuf2
 536   ret <4 x i32> %and
 537 }
 538
 539 define <4 x i32> @combine_bitwise_ops_test2c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 540 ; SSE-LABEL: combine_bitwise_ops_test2c:
 541 ; SSE:       # BB#0:
 542 ; SSE-NEXT:    orps %xmm1, %xmm0
 543 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 544 ; SSE-NEXT:    retq
 545 ;
 546 ; AVX-LABEL: combine_bitwise_ops_test2c:
 547 ; AVX:       # BB#0:
 548 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 549 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 550 ; AVX-NEXT:    retq
 551   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 552   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 553   %or = or <4 x i32> %shuf1, %shuf2
 554   ret <4 x i32> %or
 555 }
 556
 557 define <4 x i32> @combine_bitwise_ops_test3c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 558 ; SSE-LABEL: combine_bitwise_ops_test3c:
 559 ; SSE:       # BB#0:
 560 ; SSE-NEXT:    xorps %xmm1, %xmm0
 561 ; SSE-NEXT:    xorps %xmm1, %xmm1
 562 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 563 ; SSE-NEXT:    retq
 564 ;
 565 ; AVX-LABEL: combine_bitwise_ops_test3c:
 566 ; AVX:       # BB#0:
 567 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 568 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 569 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 570 ; AVX-NEXT:    retq
 571   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 572   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 573   %xor = xor <4 x i32> %shuf1, %shuf2
 574   ret <4 x i32> %xor
 575 }
 576
 577 define <4 x i32> @combine_bitwise_ops_test4c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 578 ; SSE-LABEL: combine_bitwise_ops_test4c:
 579 ; SSE:       # BB#0:
 580 ; SSE-NEXT:    andps %xmm1, %xmm0
 581 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 582 ; SSE-NEXT:    movaps %xmm2, %xmm0
 583 ; SSE-NEXT:    retq
 584 ;
 585 ; AVX-LABEL: combine_bitwise_ops_test4c:
 586 ; AVX:       # BB#0:
 587 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 588 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 589 ; AVX-NEXT:    retq
 590   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 591   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 592   %and = and <4 x i32> %shuf1, %shuf2
 593   ret <4 x i32> %and
 594 }
 595
 596 define <4 x i32> @combine_bitwise_ops_test5c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 597 ; SSE-LABEL: combine_bitwise_ops_test5c:
 598 ; SSE:       # BB#0:
 599 ; SSE-NEXT:    orps %xmm1, %xmm0
 600 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 601 ; SSE-NEXT:    movaps %xmm2, %xmm0
 602 ; SSE-NEXT:    retq
 603 ;
 604 ; AVX-LABEL: combine_bitwise_ops_test5c:
 605 ; AVX:       # BB#0:
 606 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 607 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 608 ; AVX-NEXT:    retq
 609   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 610   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 611   %or = or <4 x i32> %shuf1, %shuf2
 612   ret <4 x i32> %or
 613 }
 614
 615 define <4 x i32> @combine_bitwise_ops_test6c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 616 ; SSE-LABEL: combine_bitwise_ops_test6c:
 617 ; SSE:       # BB#0:
 618 ; SSE-NEXT:    xorps %xmm1, %xmm0
 619 ; SSE-NEXT:    xorps %xmm1, %xmm1
 620 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 621 ; SSE-NEXT:    movaps %xmm1, %xmm0
 622 ; SSE-NEXT:    retq
 623 ;
 624 ; AVX-LABEL: combine_bitwise_ops_test6c:
 625 ; AVX:       # BB#0:
 626 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 627 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 628 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[1,3]
 629 ; AVX-NEXT:    retq
 630   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 631   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 632   %xor = xor <4 x i32> %shuf1, %shuf2
 633   ret <4 x i32> %xor
 634 }
 635
 636 define <4 x i32> @combine_nested_undef_test1(<4 x i32> %A, <4 x i32> %B) {
 637 ; SSE-LABEL: combine_nested_undef_test1:
 638 ; SSE:       # BB#0:
 639 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 640 ; SSE-NEXT:    retq
 641 ;
 642 ; AVX-LABEL: combine_nested_undef_test1:
 643 ; AVX:       # BB#0:
 644 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 645 ; AVX-NEXT:    retq
 646   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 647   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 648   ret <4 x i32> %2
 649 }
 650
 651 define <4 x i32> @combine_nested_undef_test2(<4 x i32> %A, <4 x i32> %B) {
 652 ; SSE-LABEL: combine_nested_undef_test2:
 653 ; SSE:       # BB#0:
 654 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 655 ; SSE-NEXT:    retq
 656 ;
 657 ; AVX-LABEL: combine_nested_undef_test2:
 658 ; AVX:       # BB#0:
 659 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 660 ; AVX-NEXT:    retq
 661   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
 662   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 663   ret <4 x i32> %2
 664 }
 665
 666 define <4 x i32> @combine_nested_undef_test3(<4 x i32> %A, <4 x i32> %B) {
 667 ; SSE-LABEL: combine_nested_undef_test3:
 668 ; SSE:       # BB#0:
 669 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 670 ; SSE-NEXT:    retq
 671 ;
 672 ; AVX-LABEL: combine_nested_undef_test3:
 673 ; AVX:       # BB#0:
 674 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 675 ; AVX-NEXT:    retq
 676   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 3>
 677   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 678   ret <4 x i32> %2
 679 }
 680
 681 define <4 x i32> @combine_nested_undef_test4(<4 x i32> %A, <4 x i32> %B) {
 682 ; SSE-LABEL: combine_nested_undef_test4:
 683 ; SSE:       # BB#0:
 684 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 685 ; SSE-NEXT:    retq
 686 ;
 687 ; AVX1-LABEL: combine_nested_undef_test4:
 688 ; AVX1:       # BB#0:
 689 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 690 ; AVX1-NEXT:    retq
 691 ;
 692 ; AVX2-LABEL: combine_nested_undef_test4:
 693 ; AVX2:       # BB#0:
 694 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 695 ; AVX2-NEXT:    retq
 696   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 7, i32 1>
 697   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 4, i32 0, i32 3>
 698   ret <4 x i32> %2
 699 }
 700
 701 define <4 x i32> @combine_nested_undef_test5(<4 x i32> %A, <4 x i32> %B) {
 702 ; SSE-LABEL: combine_nested_undef_test5:
 703 ; SSE:       # BB#0:
 704 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 705 ; SSE-NEXT:    retq
 706 ;
 707 ; AVX-LABEL: combine_nested_undef_test5:
 708 ; AVX:       # BB#0:
 709 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 710 ; AVX-NEXT:    retq
 711   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 5, i32 5, i32 2, i32 3>
 712   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 4, i32 3>
 713   ret <4 x i32> %2
 714 }
 715
 716 define <4 x i32> @combine_nested_undef_test6(<4 x i32> %A, <4 x i32> %B) {
 717 ; SSE-LABEL: combine_nested_undef_test6:
 718 ; SSE:       # BB#0:
 719 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 720 ; SSE-NEXT:    retq
 721 ;
 722 ; AVX-LABEL: combine_nested_undef_test6:
 723 ; AVX:       # BB#0:
 724 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 725 ; AVX-NEXT:    retq
 726   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 727   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 4>
 728   ret <4 x i32> %2
 729 }
 730
 731 define <4 x i32> @combine_nested_undef_test7(<4 x i32> %A, <4 x i32> %B) {
 732 ; SSE-LABEL: combine_nested_undef_test7:
 733 ; SSE:       # BB#0:
 734 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 735 ; SSE-NEXT:    retq
 736 ;
 737 ; AVX-LABEL: combine_nested_undef_test7:
 738 ; AVX:       # BB#0:
 739 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 740 ; AVX-NEXT:    retq
 741   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 742   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
 743   ret <4 x i32> %2
 744 }
 745
 746 define <4 x i32> @combine_nested_undef_test8(<4 x i32> %A, <4 x i32> %B) {
 747 ; SSE-LABEL: combine_nested_undef_test8:
 748 ; SSE:       # BB#0:
 749 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 750 ; SSE-NEXT:    retq
 751 ;
 752 ; AVX-LABEL: combine_nested_undef_test8:
 753 ; AVX:       # BB#0:
 754 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 755 ; AVX-NEXT:    retq
 756   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
 757   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 3, i32 4>
 758   ret <4 x i32> %2
 759 }
 760
 761 define <4 x i32> @combine_nested_undef_test9(<4 x i32> %A, <4 x i32> %B) {
 762 ; SSE-LABEL: combine_nested_undef_test9:
 763 ; SSE:       # BB#0:
 764 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 765 ; SSE-NEXT:    retq
 766 ;
 767 ; AVX-LABEL: combine_nested_undef_test9:
 768 ; AVX:       # BB#0:
 769 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 770 ; AVX-NEXT:    retq
 771   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 3, i32 2, i32 5>
 772   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 4, i32 2>
 773   ret <4 x i32> %2
 774 }
 775
 776 define <4 x i32> @combine_nested_undef_test10(<4 x i32> %A, <4 x i32> %B) {
 777 ; SSE-LABEL: combine_nested_undef_test10:
 778 ; SSE:       # BB#0:
 779 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 780 ; SSE-NEXT:    retq
 781 ;
 782 ; AVX-LABEL: combine_nested_undef_test10:
 783 ; AVX:       # BB#0:
 784 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 785 ; AVX-NEXT:    retq
 786   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 1, i32 5, i32 5>
 787   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 4>
 788   ret <4 x i32> %2
 789 }
 790
 791 define <4 x i32> @combine_nested_undef_test11(<4 x i32> %A, <4 x i32> %B) {
 792 ; SSE-LABEL: combine_nested_undef_test11:
 793 ; SSE:       # BB#0:
 794 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 795 ; SSE-NEXT:    retq
 796 ;
 797 ; AVX-LABEL: combine_nested_undef_test11:
 798 ; AVX:       # BB#0:
 799 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 800 ; AVX-NEXT:    retq
 801   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 2, i32 5, i32 4>
 802   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 0>
 803   ret <4 x i32> %2
 804 }
 805
 806 define <4 x i32> @combine_nested_undef_test12(<4 x i32> %A, <4 x i32> %B) {
 807 ; SSE-LABEL: combine_nested_undef_test12:
 808 ; SSE:       # BB#0:
 809 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 810 ; SSE-NEXT:    retq
 811 ;
 812 ; AVX1-LABEL: combine_nested_undef_test12:
 813 ; AVX1:       # BB#0:
 814 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 815 ; AVX1-NEXT:    retq
 816 ;
 817 ; AVX2-LABEL: combine_nested_undef_test12:
 818 ; AVX2:       # BB#0:
 819 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 820 ; AVX2-NEXT:    retq
 821   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 0, i32 2, i32 4>
 822   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 0, i32 4>
 823   ret <4 x i32> %2
 824 }
 825
 826 ; The following pair of shuffles is folded into vector %A.
 827 define <4 x i32> @combine_nested_undef_test13(<4 x i32> %A, <4 x i32> %B) {
 828 ; ALL-LABEL: combine_nested_undef_test13:
 829 ; ALL:       # BB#0:
 830 ; ALL-NEXT:    retq
 831   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 4, i32 2, i32 6>
 832   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 0, i32 2, i32 4>
 833   ret <4 x i32> %2
 834 }
 835
 836 ; The following pair of shuffles is folded into vector %B.
 837 define <4 x i32> @combine_nested_undef_test14(<4 x i32> %A, <4 x i32> %B) {
 838 ; SSE-LABEL: combine_nested_undef_test14:
 839 ; SSE:       # BB#0:
 840 ; SSE-NEXT:    movaps %xmm1, %xmm0
 841 ; SSE-NEXT:    retq
 842 ;
 843 ; AVX-LABEL: combine_nested_undef_test14:
 844 ; AVX:       # BB#0:
 845 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
 846 ; AVX-NEXT:    retq
 847   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 848   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 4, i32 1, i32 4>
 849   ret <4 x i32> %2
 850 }
 851
 852
 853 ; Verify that we don't optimize the following cases. We expect more than one shuffle.
 854 ;
 855 ; FIXME: Many of these already don't make sense, and the rest should stop
 856 ; making sense with th enew vector shuffle lowering. Revisit at least testing for
 857 ; it.
 858
 859 define <4 x i32> @combine_nested_undef_test15(<4 x i32> %A, <4 x i32> %B) {
 860 ; SSE-LABEL: combine_nested_undef_test15:
 861 ; SSE:       # BB#0:
 862 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[0,0]
 863 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,1]
 864 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[2,1,0,3]
 865 ; SSE-NEXT:    retq
 866 ;
 867 ; AVX-LABEL: combine_nested_undef_test15:
 868 ; AVX:       # BB#0:
 869 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[0,0]
 870 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[2,0],xmm0[3,1]
 871 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 872 ; AVX-NEXT:    retq
 873   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 874   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 875   ret <4 x i32> %2
 876 }
 877
 878 define <4 x i32> @combine_nested_undef_test16(<4 x i32> %A, <4 x i32> %B) {
 879 ; SSE2-LABEL: combine_nested_undef_test16:
 880 ; SSE2:       # BB#0:
 881 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 882 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 883 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 884 ; SSE2-NEXT:    retq
 885 ;
 886 ; SSSE3-LABEL: combine_nested_undef_test16:
 887 ; SSSE3:       # BB#0:
 888 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 889 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 890 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 891 ; SSSE3-NEXT:    retq
 892 ;
 893 ; SSE41-LABEL: combine_nested_undef_test16:
 894 ; SSE41:       # BB#0:
 895 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 896 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 897 ; SSE41-NEXT:    retq
 898 ;
 899 ; AVX1-LABEL: combine_nested_undef_test16:
 900 ; AVX1:       # BB#0:
 901 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 902 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 903 ; AVX1-NEXT:    retq
 904 ;
 905 ; AVX2-LABEL: combine_nested_undef_test16:
 906 ; AVX2:       # BB#0:
 907 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 908 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 909 ; AVX2-NEXT:    retq
 910   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 911   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 912   ret <4 x i32> %2
 913 }
 914
 915 define <4 x i32> @combine_nested_undef_test17(<4 x i32> %A, <4 x i32> %B) {
 916 ; SSE-LABEL: combine_nested_undef_test17:
 917 ; SSE:       # BB#0:
 918 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 919 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[3,1]
 920 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[2,1,0,3]
 921 ; SSE-NEXT:    retq
 922 ;
 923 ; AVX-LABEL: combine_nested_undef_test17:
 924 ; AVX:       # BB#0:
 925 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 926 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[3,1]
 927 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 928 ; AVX-NEXT:    retq
 929   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 930   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 931   ret <4 x i32> %2
 932 }
 933
 934 define <4 x i32> @combine_nested_undef_test18(<4 x i32> %A, <4 x i32> %B) {
 935 ; SSE-LABEL: combine_nested_undef_test18:
 936 ; SSE:       # BB#0:
 937 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 938 ; SSE-NEXT:    retq
 939 ;
 940 ; AVX-LABEL: combine_nested_undef_test18:
 941 ; AVX:       # BB#0:
 942 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 943 ; AVX-NEXT:    retq
 944   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
 945   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 0, i32 3>
 946   ret <4 x i32> %2
 947 }
 948
 949 define <4 x i32> @combine_nested_undef_test19(<4 x i32> %A, <4 x i32> %B) {
 950 ; SSE-LABEL: combine_nested_undef_test19:
 951 ; SSE:       # BB#0:
 952 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[0,0]
 953 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,2]
 954 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,0,0,0]
 955 ; SSE-NEXT:    retq
 956 ;
 957 ; AVX-LABEL: combine_nested_undef_test19:
 958 ; AVX:       # BB#0:
 959 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[0,0]
 960 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,2]
 961 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,0,0,0]
 962 ; AVX-NEXT:    retq
 963   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 5, i32 6>
 964   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 0, i32 0, i32 0>
 965   ret <4 x i32> %2
 966 }
 967
 968 define <4 x i32> @combine_nested_undef_test20(<4 x i32> %A, <4 x i32> %B) {
 969 ; SSE-LABEL: combine_nested_undef_test20:
 970 ; SSE:       # BB#0:
 971 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,2],xmm1[0,0]
 972 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 973 ; SSE-NEXT:    retq
 974 ;
 975 ; AVX-LABEL: combine_nested_undef_test20:
 976 ; AVX:       # BB#0:
 977 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[3,2],xmm1[0,0]
 978 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 979 ; AVX-NEXT:    retq
 980   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 3, i32 2, i32 4, i32 4>
 981   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 982   ret <4 x i32> %2
 983 }
 984
 985 define <4 x i32> @combine_nested_undef_test21(<4 x i32> %A, <4 x i32> %B) {
 986 ; SSE-LABEL: combine_nested_undef_test21:
 987 ; SSE:       # BB#0:
 988 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 989 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[3,1]
 990 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
 991 ; SSE-NEXT:    retq
 992 ;
 993 ; AVX-LABEL: combine_nested_undef_test21:
 994 ; AVX:       # BB#0:
 995 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 996 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[3,1]
 997 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,3]
 998 ; AVX-NEXT:    retq
 999   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
1000   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1001   ret <4 x i32> %2
1002 }
1003
1004
1005 ; Test that we correctly combine shuffles according to rule
1006 ;  shuffle(shuffle(x, y), undef) -> shuffle(y, undef)
1007
1008 define <4 x i32> @combine_nested_undef_test22(<4 x i32> %A, <4 x i32> %B) {
1009 ; SSE-LABEL: combine_nested_undef_test22:
1010 ; SSE:       # BB#0:
1011 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1012 ; SSE-NEXT:    retq
1013 ;
1014 ; AVX-LABEL: combine_nested_undef_test22:
1015 ; AVX:       # BB#0:
1016 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1017 ; AVX-NEXT:    retq
1018   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1019   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 3>
1020   ret <4 x i32> %2
1021 }
1022
1023 define <4 x i32> @combine_nested_undef_test23(<4 x i32> %A, <4 x i32> %B) {
1024 ; SSE-LABEL: combine_nested_undef_test23:
1025 ; SSE:       # BB#0:
1026 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1027 ; SSE-NEXT:    retq
1028 ;
1029 ; AVX-LABEL: combine_nested_undef_test23:
1030 ; AVX:       # BB#0:
1031 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1032 ; AVX-NEXT:    retq
1033   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1034   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1035   ret <4 x i32> %2
1036 }
1037
1038 define <4 x i32> @combine_nested_undef_test24(<4 x i32> %A, <4 x i32> %B) {
1039 ; SSE-LABEL: combine_nested_undef_test24:
1040 ; SSE:       # BB#0:
1041 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1042 ; SSE-NEXT:    retq
1043 ;
1044 ; AVX-LABEL: combine_nested_undef_test24:
1045 ; AVX:       # BB#0:
1046 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1047 ; AVX-NEXT:    retq
1048   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1049   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 3, i32 2, i32 4>
1050   ret <4 x i32> %2
1051 }
1052
1053 define <4 x i32> @combine_nested_undef_test25(<4 x i32> %A, <4 x i32> %B) {
1054 ; SSE-LABEL: combine_nested_undef_test25:
1055 ; SSE:       # BB#0:
1056 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1057 ; SSE-NEXT:    retq
1058 ;
1059 ; AVX1-LABEL: combine_nested_undef_test25:
1060 ; AVX1:       # BB#0:
1061 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1062 ; AVX1-NEXT:    retq
1063 ;
1064 ; AVX2-LABEL: combine_nested_undef_test25:
1065 ; AVX2:       # BB#0:
1066 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1067 ; AVX2-NEXT:    retq
1068   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 5, i32 2, i32 4>
1069   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 1, i32 3, i32 1>
1070   ret <4 x i32> %2
1071 }
1072
1073 define <4 x i32> @combine_nested_undef_test26(<4 x i32> %A, <4 x i32> %B) {
1074 ; SSE-LABEL: combine_nested_undef_test26:
1075 ; SSE:       # BB#0:
1076 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1077 ; SSE-NEXT:    retq
1078 ;
1079 ; AVX-LABEL: combine_nested_undef_test26:
1080 ; AVX:       # BB#0:
1081 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1082 ; AVX-NEXT:    retq
1083   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 6, i32 7>
1084   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 2, i32 3>
1085   ret <4 x i32> %2
1086 }
1087
1088 define <4 x i32> @combine_nested_undef_test27(<4 x i32> %A, <4 x i32> %B) {
1089 ; SSE-LABEL: combine_nested_undef_test27:
1090 ; SSE:       # BB#0:
1091 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1092 ; SSE-NEXT:    retq
1093 ;
1094 ; AVX1-LABEL: combine_nested_undef_test27:
1095 ; AVX1:       # BB#0:
1096 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1097 ; AVX1-NEXT:    retq
1098 ;
1099 ; AVX2-LABEL: combine_nested_undef_test27:
1100 ; AVX2:       # BB#0:
1101 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1102 ; AVX2-NEXT:    retq
1103   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 2, i32 1, i32 5, i32 4>
1104   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 2, i32 3, i32 2>
1105   ret <4 x i32> %2
1106 }
1107
1108 define <4 x i32> @combine_nested_undef_test28(<4 x i32> %A, <4 x i32> %B) {
1109 ; SSE-LABEL: combine_nested_undef_test28:
1110 ; SSE:       # BB#0:
1111 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1112 ; SSE-NEXT:    retq
1113 ;
1114 ; AVX-LABEL: combine_nested_undef_test28:
1115 ; AVX:       # BB#0:
1116 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1117 ; AVX-NEXT:    retq
1118   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
1119   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 3, i32 2>
1120   ret <4 x i32> %2
1121 }
1122
1123 define <4 x float> @combine_test1(<4 x float> %a, <4 x float> %b) {
1124 ; SSE2-LABEL: combine_test1:
1125 ; SSE2:       # BB#0:
1126 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1127 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1128 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1129 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm1[1,3]
1130 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1131 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1132 ; SSE2-NEXT:    retq
1133 ;
1134 ; SSSE3-LABEL: combine_test1:
1135 ; SSSE3:       # BB#0:
1136 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1137 ; SSSE3-NEXT:    retq
1138 ;
1139 ; SSE41-LABEL: combine_test1:
1140 ; SSE41:       # BB#0:
1141 ; SSE41-NEXT:    movaps %xmm1, %xmm0
1142 ; SSE41-NEXT:    retq
1143 ;
1144 ; AVX-LABEL: combine_test1:
1145 ; AVX:       # BB#0:
1146 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1147 ; AVX-NEXT:    retq
1148   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1149   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1150   ret <4 x float> %2
1151 }
1152
1153 define <4 x float> @combine_test2(<4 x float> %a, <4 x float> %b) {
1154 ; SSE2-LABEL: combine_test2:
1155 ; SSE2:       # BB#0:
1156 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1157 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1158 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1159 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1160 ; SSE2-NEXT:    retq
1161 ;
1162 ; SSSE3-LABEL: combine_test2:
1163 ; SSSE3:       # BB#0:
1164 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1165 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1166 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1167 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1168 ; SSSE3-NEXT:    retq
1169 ;
1170 ; SSE41-LABEL: combine_test2:
1171 ; SSE41:       # BB#0:
1172 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1173 ; SSE41-NEXT:    retq
1174 ;
1175 ; AVX-LABEL: combine_test2:
1176 ; AVX:       # BB#0:
1177 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1178 ; AVX-NEXT:    retq
1179   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1180   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1181   ret <4 x float> %2
1182 }
1183
1184 define <4 x float> @combine_test3(<4 x float> %a, <4 x float> %b) {
1185 ; SSE-LABEL: combine_test3:
1186 ; SSE:       # BB#0:
1187 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1188 ; SSE-NEXT:    retq
1189 ;
1190 ; AVX-LABEL: combine_test3:
1191 ; AVX:       # BB#0:
1192 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1193 ; AVX-NEXT:    retq
1194   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1195   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1196   ret <4 x float> %2
1197 }
1198
1199 define <4 x float> @combine_test4(<4 x float> %a, <4 x float> %b) {
1200 ; SSE-LABEL: combine_test4:
1201 ; SSE:       # BB#0:
1202 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1203 ; SSE-NEXT:    movapd %xmm1, %xmm0
1204 ; SSE-NEXT:    retq
1205 ;
1206 ; AVX-LABEL: combine_test4:
1207 ; AVX:       # BB#0:
1208 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1209 ; AVX-NEXT:    retq
1210   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1211   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1212   ret <4 x float> %2
1213 }
1214
1215 define <4 x float> @combine_test5(<4 x float> %a, <4 x float> %b) {
1216 ; SSE2-LABEL: combine_test5:
1217 ; SSE2:       # BB#0:
1218 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1219 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1220 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1221 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1222 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1223 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1224 ; SSE2-NEXT:    retq
1225 ;
1226 ; SSSE3-LABEL: combine_test5:
1227 ; SSSE3:       # BB#0:
1228 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1229 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1230 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1231 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1232 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1233 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1234 ; SSSE3-NEXT:    retq
1235 ;
1236 ; SSE41-LABEL: combine_test5:
1237 ; SSE41:       # BB#0:
1238 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1239 ; SSE41-NEXT:    retq
1240 ;
1241 ; AVX-LABEL: combine_test5:
1242 ; AVX:       # BB#0:
1243 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1244 ; AVX-NEXT:    retq
1245   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1246   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1247   ret <4 x float> %2
1248 }
1249
1250 define <4 x i32> @combine_test6(<4 x i32> %a, <4 x i32> %b) {
1251 ; SSE2-LABEL: combine_test6:
1252 ; SSE2:       # BB#0:
1253 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1254 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1255 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1256 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm1[1,3]
1257 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1258 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1259 ; SSE2-NEXT:    retq
1260 ;
1261 ; SSSE3-LABEL: combine_test6:
1262 ; SSSE3:       # BB#0:
1263 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1264 ; SSSE3-NEXT:    retq
1265 ;
1266 ; SSE41-LABEL: combine_test6:
1267 ; SSE41:       # BB#0:
1268 ; SSE41-NEXT:    movaps %xmm1, %xmm0
1269 ; SSE41-NEXT:    retq
1270 ;
1271 ; AVX-LABEL: combine_test6:
1272 ; AVX:       # BB#0:
1273 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1274 ; AVX-NEXT:    retq
1275   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1276   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1277   ret <4 x i32> %2
1278 }
1279
1280 define <4 x i32> @combine_test7(<4 x i32> %a, <4 x i32> %b) {
1281 ; SSE2-LABEL: combine_test7:
1282 ; SSE2:       # BB#0:
1283 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1284 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1285 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1286 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1287 ; SSE2-NEXT:    retq
1288 ;
1289 ; SSSE3-LABEL: combine_test7:
1290 ; SSSE3:       # BB#0:
1291 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1292 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1293 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1294 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1295 ; SSSE3-NEXT:    retq
1296 ;
1297 ; SSE41-LABEL: combine_test7:
1298 ; SSE41:       # BB#0:
1299 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1300 ; SSE41-NEXT:    retq
1301 ;
1302 ; AVX1-LABEL: combine_test7:
1303 ; AVX1:       # BB#0:
1304 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1305 ; AVX1-NEXT:    retq
1306 ;
1307 ; AVX2-LABEL: combine_test7:
1308 ; AVX2:       # BB#0:
1309 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1310 ; AVX2-NEXT:    retq
1311   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1312   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1313   ret <4 x i32> %2
1314 }
1315
1316 define <4 x i32> @combine_test8(<4 x i32> %a, <4 x i32> %b) {
1317 ; SSE-LABEL: combine_test8:
1318 ; SSE:       # BB#0:
1319 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1320 ; SSE-NEXT:    retq
1321 ;
1322 ; AVX-LABEL: combine_test8:
1323 ; AVX:       # BB#0:
1324 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1325 ; AVX-NEXT:    retq
1326   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1327   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1328   ret <4 x i32> %2
1329 }
1330
1331 define <4 x i32> @combine_test9(<4 x i32> %a, <4 x i32> %b) {
1332 ; SSE-LABEL: combine_test9:
1333 ; SSE:       # BB#0:
1334 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1335 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1336 ; SSE-NEXT:    retq
1337 ;
1338 ; AVX-LABEL: combine_test9:
1339 ; AVX:       # BB#0:
1340 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1341 ; AVX-NEXT:    retq
1342   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1343   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1344   ret <4 x i32> %2
1345 }
1346
1347 define <4 x i32> @combine_test10(<4 x i32> %a, <4 x i32> %b) {
1348 ; SSE2-LABEL: combine_test10:
1349 ; SSE2:       # BB#0:
1350 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1351 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1352 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1353 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1354 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1355 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1356 ; SSE2-NEXT:    retq
1357 ;
1358 ; SSSE3-LABEL: combine_test10:
1359 ; SSSE3:       # BB#0:
1360 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1361 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1362 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1363 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1364 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1365 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1366 ; SSSE3-NEXT:    retq
1367 ;
1368 ; SSE41-LABEL: combine_test10:
1369 ; SSE41:       # BB#0:
1370 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1371 ; SSE41-NEXT:    retq
1372 ;
1373 ; AVX1-LABEL: combine_test10:
1374 ; AVX1:       # BB#0:
1375 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1376 ; AVX1-NEXT:    retq
1377 ;
1378 ; AVX2-LABEL: combine_test10:
1379 ; AVX2:       # BB#0:
1380 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1381 ; AVX2-NEXT:    retq
1382   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1383   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1384   ret <4 x i32> %2
1385 }
1386
1387 define <4 x float> @combine_test11(<4 x float> %a, <4 x float> %b) {
1388 ; ALL-LABEL: combine_test11:
1389 ; ALL:       # BB#0:
1390 ; ALL-NEXT:    retq
1391   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1392   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1393   ret <4 x float> %2
1394 }
1395
1396 define <4 x float> @combine_test12(<4 x float> %a, <4 x float> %b) {
1397 ; SSE2-LABEL: combine_test12:
1398 ; SSE2:       # BB#0:
1399 ; SSE2-NEXT:    movss %xmm0, %xmm1
1400 ; SSE2-NEXT:    movss %xmm0, %xmm1
1401 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1402 ; SSE2-NEXT:    retq
1403 ;
1404 ; SSSE3-LABEL: combine_test12:
1405 ; SSSE3:       # BB#0:
1406 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1407 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1408 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1409 ; SSSE3-NEXT:    retq
1410 ;
1411 ; SSE41-LABEL: combine_test12:
1412 ; SSE41:       # BB#0:
1413 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1414 ; SSE41-NEXT:    retq
1415 ;
1416 ; AVX-LABEL: combine_test12:
1417 ; AVX:       # BB#0:
1418 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1419 ; AVX-NEXT:    retq
1420   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1421   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1422   ret <4 x float> %2
1423 }
1424
1425 define <4 x float> @combine_test13(<4 x float> %a, <4 x float> %b) {
1426 ; SSE-LABEL: combine_test13:
1427 ; SSE:       # BB#0:
1428 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1429 ; SSE-NEXT:    retq
1430 ;
1431 ; AVX-LABEL: combine_test13:
1432 ; AVX:       # BB#0:
1433 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1434 ; AVX-NEXT:    retq
1435   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1436   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1437   ret <4 x float> %2
1438 }
1439
1440 define <4 x float> @combine_test14(<4 x float> %a, <4 x float> %b) {
1441 ; SSE-LABEL: combine_test14:
1442 ; SSE:       # BB#0:
1443 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1444 ; SSE-NEXT:    retq
1445 ;
1446 ; AVX-LABEL: combine_test14:
1447 ; AVX:       # BB#0:
1448 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1449 ; AVX-NEXT:    retq
1450   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1451   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1452   ret <4 x float> %2
1453 }
1454
1455 define <4 x float> @combine_test15(<4 x float> %a, <4 x float> %b) {
1456 ; SSE2-LABEL: combine_test15:
1457 ; SSE2:       # BB#0:
1458 ; SSE2-NEXT:    movaps %xmm0, %xmm2
1459 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1460 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1461 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1462 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1463 ; SSE2-NEXT:    retq
1464 ;
1465 ; SSSE3-LABEL: combine_test15:
1466 ; SSSE3:       # BB#0:
1467 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
1468 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1469 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1470 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1471 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1472 ; SSSE3-NEXT:    retq
1473 ;
1474 ; SSE41-LABEL: combine_test15:
1475 ; SSE41:       # BB#0:
1476 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1477 ; SSE41-NEXT:    retq
1478 ;
1479 ; AVX-LABEL: combine_test15:
1480 ; AVX:       # BB#0:
1481 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1482 ; AVX-NEXT:    retq
1483   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1484   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1485   ret <4 x float> %2
1486 }
1487
1488 define <4 x i32> @combine_test16(<4 x i32> %a, <4 x i32> %b) {
1489 ; ALL-LABEL: combine_test16:
1490 ; ALL:       # BB#0:
1491 ; ALL-NEXT:    retq
1492   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1493   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1494   ret <4 x i32> %2
1495 }
1496
1497 define <4 x i32> @combine_test17(<4 x i32> %a, <4 x i32> %b) {
1498 ; SSE2-LABEL: combine_test17:
1499 ; SSE2:       # BB#0:
1500 ; SSE2-NEXT:    movss %xmm0, %xmm1
1501 ; SSE2-NEXT:    movss %xmm0, %xmm1
1502 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1503 ; SSE2-NEXT:    retq
1504 ;
1505 ; SSSE3-LABEL: combine_test17:
1506 ; SSSE3:       # BB#0:
1507 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1508 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1509 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1510 ; SSSE3-NEXT:    retq
1511 ;
1512 ; SSE41-LABEL: combine_test17:
1513 ; SSE41:       # BB#0:
1514 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1515 ; SSE41-NEXT:    retq
1516 ;
1517 ; AVX1-LABEL: combine_test17:
1518 ; AVX1:       # BB#0:
1519 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1520 ; AVX1-NEXT:    retq
1521 ;
1522 ; AVX2-LABEL: combine_test17:
1523 ; AVX2:       # BB#0:
1524 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1525 ; AVX2-NEXT:    retq
1526   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1527   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1528   ret <4 x i32> %2
1529 }
1530
1531 define <4 x i32> @combine_test18(<4 x i32> %a, <4 x i32> %b) {
1532 ; SSE-LABEL: combine_test18:
1533 ; SSE:       # BB#0:
1534 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1535 ; SSE-NEXT:    retq
1536 ;
1537 ; AVX-LABEL: combine_test18:
1538 ; AVX:       # BB#0:
1539 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1540 ; AVX-NEXT:    retq
1541   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1542   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1543   ret <4 x i32> %2
1544 }
1545
1546 define <4 x i32> @combine_test19(<4 x i32> %a, <4 x i32> %b) {
1547 ; SSE-LABEL: combine_test19:
1548 ; SSE:       # BB#0:
1549 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1550 ; SSE-NEXT:    retq
1551 ;
1552 ; AVX-LABEL: combine_test19:
1553 ; AVX:       # BB#0:
1554 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1555 ; AVX-NEXT:    retq
1556   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1557   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1558   ret <4 x i32> %2
1559 }
1560
1561 define <4 x i32> @combine_test20(<4 x i32> %a, <4 x i32> %b) {
1562 ; SSE2-LABEL: combine_test20:
1563 ; SSE2:       # BB#0:
1564 ; SSE2-NEXT:    movaps %xmm0, %xmm2
1565 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1566 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1567 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1568 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1569 ; SSE2-NEXT:    retq
1570 ;
1571 ; SSSE3-LABEL: combine_test20:
1572 ; SSSE3:       # BB#0:
1573 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
1574 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1575 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1576 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1577 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1578 ; SSSE3-NEXT:    retq
1579 ;
1580 ; SSE41-LABEL: combine_test20:
1581 ; SSE41:       # BB#0:
1582 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1583 ; SSE41-NEXT:    retq
1584 ;
1585 ; AVX1-LABEL: combine_test20:
1586 ; AVX1:       # BB#0:
1587 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1588 ; AVX1-NEXT:    retq
1589 ;
1590 ; AVX2-LABEL: combine_test20:
1591 ; AVX2:       # BB#0:
1592 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1593 ; AVX2-NEXT:    retq
1594   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1595   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1596   ret <4 x i32> %2
1597 }
1598
1599
1600 ; Check some negative cases.
1601 ; FIXME: Do any of these really make sense? Are they redundant with the above tests?
1602
1603 define <4 x float> @combine_test1b(<4 x float> %a, <4 x float> %b) {
1604 ; SSE2-LABEL: combine_test1b:
1605 ; SSE2:       # BB#0:
1606 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1607 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1608 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1609 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm2[0,0]
1610 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm2[2,0]
1611 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1612 ; SSE2-NEXT:    retq
1613 ;
1614 ; SSSE3-LABEL: combine_test1b:
1615 ; SSSE3:       # BB#0:
1616 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1617 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1618 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1619 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm2[0,0]
1620 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm2[2,0]
1621 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1622 ; SSSE3-NEXT:    retq
1623 ;
1624 ; SSE41-LABEL: combine_test1b:
1625 ; SSE41:       # BB#0:
1626 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1627 ; SSE41-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
1628 ; SSE41-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,0]
1629 ; SSE41-NEXT:    movaps %xmm1, %xmm0
1630 ; SSE41-NEXT:    retq
1631 ;
1632 ; AVX-LABEL: combine_test1b:
1633 ; AVX:       # BB#0:
1634 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1635 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
1636 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[2,0],xmm0[2,0]
1637 ; AVX-NEXT:    retq
1638   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1639   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 0>
1640   ret <4 x float> %2
1641 }
1642
1643 define <4 x float> @combine_test2b(<4 x float> %a, <4 x float> %b) {
1644 ; SSE2-LABEL: combine_test2b:
1645 ; SSE2:       # BB#0:
1646 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1647 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1648 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1649 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,0],xmm1[1,1]
1650 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1651 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1652 ; SSE2-NEXT:    retq
1653 ;
1654 ; SSSE3-LABEL: combine_test2b:
1655 ; SSSE3:       # BB#0:
1656 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1657 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1658 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1659 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,0],xmm1[1,1]
1660 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1661 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1662 ; SSSE3-NEXT:    retq
1663 ;
1664 ; SSE41-LABEL: combine_test2b:
1665 ; SSE41:       # BB#0:
1666 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1667 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[1,1]
1668 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1669 ; SSE41-NEXT:    retq
1670 ;
1671 ; AVX-LABEL: combine_test2b:
1672 ; AVX:       # BB#0:
1673 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1674 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[1,1]
1675 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1676 ; AVX-NEXT:    retq
1677   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1678   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 0, i32 5>
1679   ret <4 x float> %2
1680 }
1681
1682 define <4 x float> @combine_test3b(<4 x float> %a, <4 x float> %b) {
1683 ; SSE-LABEL: combine_test3b:
1684 ; SSE:       # BB#0:
1685 ; SSE-NEXT:    movaps %xmm1, %xmm2
1686 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm0[3,0]
1687 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm2[0,2]
1688 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[3,3]
1689 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1690 ; SSE-NEXT:    retq
1691 ;
1692 ; AVX-LABEL: combine_test3b:
1693 ; AVX:       # BB#0:
1694 ; AVX-NEXT:    vshufps {{.*#+}} xmm2 = xmm1[2,0],xmm0[3,0]
1695 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm2[0,2]
1696 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[3,3]
1697 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1698 ; AVX-NEXT:    retq
1699   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 0, i32 6, i32 3>
1700   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 7, i32 2, i32 7>
1701   ret <4 x float> %2
1702 }
1703
1704 define <4 x float> @combine_test4b(<4 x float> %a, <4 x float> %b) {
1705 ; SSE2-LABEL: combine_test4b:
1706 ; SSE2:       # BB#0:
1707 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1708 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1709 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1710 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[3,0]
1711 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1],xmm2[0,2]
1712 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1713 ; SSE2-NEXT:    retq
1714 ;
1715 ; SSSE3-LABEL: combine_test4b:
1716 ; SSSE3:       # BB#0:
1717 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1718 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1719 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1720 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[3,0]
1721 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1],xmm2[0,2]
1722 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1723 ; SSSE3-NEXT:    retq
1724 ;
1725 ; SSE41-LABEL: combine_test4b:
1726 ; SSE41:       # BB#0:
1727 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1728 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[3,0]
1729 ; SSE41-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1],xmm0[0,2]
1730 ; SSE41-NEXT:    movaps %xmm1, %xmm0
1731 ; SSE41-NEXT:    retq
1732 ;
1733 ; AVX-LABEL: combine_test4b:
1734 ; AVX:       # BB#0:
1735 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1736 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[3,0]
1737 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[1,1],xmm0[0,2]
1738 ; AVX-NEXT:    retq
1739   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1740   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 5, i32 5, i32 2, i32 7>
1741   ret <4 x float> %2
1742 }
1743
1744
1745 ; Verify that we correctly fold shuffles even when we use illegal vector types.
1746
1747 define <4 x i8> @combine_test1c(<4 x i8>* %a, <4 x i8>* %b) {
1748 ; SSE2-LABEL: combine_test1c:
1749 ; SSE2:       # BB#0:
1750 ; SSE2-NEXT:    movd (%rdi), %xmm0
1751 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1752 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1753 ; SSE2-NEXT:    movd (%rsi), %xmm1
1754 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1755 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1756 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1757 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1758 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1759 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1760 ; SSE2-NEXT:    retq
1761 ;
1762 ; SSSE3-LABEL: combine_test1c:
1763 ; SSSE3:       # BB#0:
1764 ; SSSE3-NEXT:    movd (%rdi), %xmm0
1765 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1766 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1767 ; SSSE3-NEXT:    movd (%rsi), %xmm1
1768 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1769 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1770 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1771 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1772 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1773 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1774 ; SSSE3-NEXT:    retq
1775 ;
1776 ; SSE41-LABEL: combine_test1c:
1777 ; SSE41:       # BB#0:
1778 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1779 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1780 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3,4,5,6,7]
1781 ; SSE41-NEXT:    retq
1782 ;
1783 ; AVX1-LABEL: combine_test1c:
1784 ; AVX1:       # BB#0:
1785 ; AVX1-NEXT:    vpmovzxbd (%rdi), %xmm0
1786 ; AVX1-NEXT:    vpmovzxbd (%rsi), %xmm1
1787 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1788 ; AVX1-NEXT:    retq
1789 ;
1790 ; AVX2-LABEL: combine_test1c:
1791 ; AVX2:       # BB#0:
1792 ; AVX2-NEXT:    vpmovzxbd (%rdi), %xmm0
1793 ; AVX2-NEXT:    vpmovzxbd (%rsi), %xmm1
1794 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1795 ; AVX2-NEXT:    retq
1796   %A = load <4 x i8>* %a
1797   %B = load <4 x i8>* %b
1798   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1799   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1800   ret <4 x i8> %2
1801 }
1802
1803 define <4 x i8> @combine_test2c(<4 x i8>* %a, <4 x i8>* %b) {
1804 ; SSE2-LABEL: combine_test2c:
1805 ; SSE2:       # BB#0:
1806 ; SSE2-NEXT:    movd (%rdi), %xmm0
1807 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1808 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1809 ; SSE2-NEXT:    movd (%rsi), %xmm1
1810 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1811 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1812 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1813 ; SSE2-NEXT:    retq
1814 ;
1815 ; SSSE3-LABEL: combine_test2c:
1816 ; SSSE3:       # BB#0:
1817 ; SSSE3-NEXT:    movd (%rdi), %xmm0
1818 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1819 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1820 ; SSSE3-NEXT:    movd (%rsi), %xmm1
1821 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1822 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1823 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1824 ; SSSE3-NEXT:    retq
1825 ;
1826 ; SSE41-LABEL: combine_test2c:
1827 ; SSE41:       # BB#0:
1828 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm0
1829 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm1
1830 ; SSE41-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1831 ; SSE41-NEXT:    retq
1832 ;
1833 ; AVX-LABEL: combine_test2c:
1834 ; AVX:       # BB#0:
1835 ; AVX-NEXT:    vpmovzxbd (%rdi), %xmm0
1836 ; AVX-NEXT:    vpmovzxbd (%rsi), %xmm1
1837 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1838 ; AVX-NEXT:    retq
1839   %A = load <4 x i8>* %a
1840   %B = load <4 x i8>* %b
1841   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 1, i32 5>
1842   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1843   ret <4 x i8> %2
1844 }
1845
1846 define <4 x i8> @combine_test3c(<4 x i8>* %a, <4 x i8>* %b) {
1847 ; SSE2-LABEL: combine_test3c:
1848 ; SSE2:       # BB#0:
1849 ; SSE2-NEXT:    movd (%rdi), %xmm1
1850 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1851 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1852 ; SSE2-NEXT:    movd (%rsi), %xmm0
1853 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1854 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1855 ; SSE2-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1856 ; SSE2-NEXT:    retq
1857 ;
1858 ; SSSE3-LABEL: combine_test3c:
1859 ; SSSE3:       # BB#0:
1860 ; SSSE3-NEXT:    movd (%rdi), %xmm1
1861 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1862 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1863 ; SSSE3-NEXT:    movd (%rsi), %xmm0
1864 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1865 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1866 ; SSSE3-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1867 ; SSSE3-NEXT:    retq
1868 ;
1869 ; SSE41-LABEL: combine_test3c:
1870 ; SSE41:       # BB#0:
1871 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1872 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1873 ; SSE41-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1874 ; SSE41-NEXT:    retq
1875 ;
1876 ; AVX-LABEL: combine_test3c:
1877 ; AVX:       # BB#0:
1878 ; AVX-NEXT:    vpmovzxbd (%rdi), %xmm0
1879 ; AVX-NEXT:    vpmovzxbd (%rsi), %xmm1
1880 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1881 ; AVX-NEXT:    retq
1882   %A = load <4 x i8>* %a
1883   %B = load <4 x i8>* %b
1884   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1885   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1886   ret <4 x i8> %2
1887 }
1888
1889 define <4 x i8> @combine_test4c(<4 x i8>* %a, <4 x i8>* %b) {
1890 ; SSE2-LABEL: combine_test4c:
1891 ; SSE2:       # BB#0:
1892 ; SSE2-NEXT:    movd (%rdi), %xmm1
1893 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1894 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1895 ; SSE2-NEXT:    movd (%rsi), %xmm2
1896 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
1897 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
1898 ; SSE2-NEXT:    movdqa %xmm2, %xmm0
1899 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1900 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1901 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[3,0],xmm0[2,0]
1902 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,0]
1903 ; SSE2-NEXT:    retq
1904 ;
1905 ; SSSE3-LABEL: combine_test4c:
1906 ; SSSE3:       # BB#0:
1907 ; SSSE3-NEXT:    movd (%rdi), %xmm1
1908 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1909 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1910 ; SSSE3-NEXT:    movd (%rsi), %xmm2
1911 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
1912 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
1913 ; SSSE3-NEXT:    movdqa %xmm2, %xmm0
1914 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1915 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1916 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[3,0],xmm0[2,0]
1917 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,0]
1918 ; SSSE3-NEXT:    retq
1919 ;
1920 ; SSE41-LABEL: combine_test4c:
1921 ; SSE41:       # BB#0:
1922 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1923 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1924 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1925 ; SSE41-NEXT:    retq
1926 ;
1927 ; AVX1-LABEL: combine_test4c:
1928 ; AVX1:       # BB#0:
1929 ; AVX1-NEXT:    vpmovzxbd (%rdi), %xmm0
1930 ; AVX1-NEXT:    vpmovzxbd (%rsi), %xmm1
1931 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1932 ; AVX1-NEXT:    retq
1933 ;
1934 ; AVX2-LABEL: combine_test4c:
1935 ; AVX2:       # BB#0:
1936 ; AVX2-NEXT:    vpmovzxbd (%rdi), %xmm0
1937 ; AVX2-NEXT:    vpmovzxbd (%rsi), %xmm1
1938 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1939 ; AVX2-NEXT:    retq
1940   %A = load <4 x i8>* %a
1941   %B = load <4 x i8>* %b
1942   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1943   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1944   ret <4 x i8> %2
1945 }
1946
1947
1948 ; The following test cases are generated from this C++ code
1949 ;
1950 ;__m128 blend_01(__m128 a, __m128 b)
1951 ;{
1952 ;  __m128 s = a;
1953 ;  s = _mm_blend_ps( s, b, 1<<0 );
1954 ;  s = _mm_blend_ps( s, b, 1<<1 );
1955 ;  return s;
1956 ;}
1957 ;
1958 ;__m128 blend_02(__m128 a, __m128 b)
1959 ;{
1960 ;  __m128 s = a;
1961 ;  s = _mm_blend_ps( s, b, 1<<0 );
1962 ;  s = _mm_blend_ps( s, b, 1<<2 );
1963 ;  return s;
1964 ;}
1965 ;
1966 ;__m128 blend_123(__m128 a, __m128 b)
1967 ;{
1968 ;  __m128 s = a;
1969 ;  s = _mm_blend_ps( s, b, 1<<1 );
1970 ;  s = _mm_blend_ps( s, b, 1<<2 );
1971 ;  s = _mm_blend_ps( s, b, 1<<3 );
1972 ;  return s;
1973 ;}
1974
1975 ; Ideally, we should collapse the following shuffles into a single one.
1976
1977 define <4 x float> @combine_blend_01(<4 x float> %a, <4 x float> %b) {
1978 ; SSE2-LABEL: combine_blend_01:
1979 ; SSE2:       # BB#0:
1980 ; SSE2-NEXT:    movsd %xmm1, %xmm0
1981 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
1982 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,3]
1983 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1984 ; SSE2-NEXT:    retq
1985 ;
1986 ; SSSE3-LABEL: combine_blend_01:
1987 ; SSSE3:       # BB#0:
1988 ; SSSE3-NEXT:    movsd %xmm1, %xmm0
1989 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
1990 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,3]
1991 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1992 ; SSSE3-NEXT:    retq
1993 ;
1994 ; SSE41-LABEL: combine_blend_01:
1995 ; SSE41:       # BB#0:
1996 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1997 ; SSE41-NEXT:    retq
1998 ;
1999 ; AVX-LABEL: combine_blend_01:
2000 ; AVX:       # BB#0:
2001 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2002 ; AVX-NEXT:    retq
2003   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 undef, i32 2, i32 3>
2004   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
2005   ret <4 x float> %shuffle6
2006 }
2007
2008 define <4 x float> @combine_blend_02(<4 x float> %a, <4 x float> %b) {
2009 ; SSE2-LABEL: combine_blend_02:
2010 ; SSE2:       # BB#0:
2011 ; SSE2-NEXT:    movss %xmm1, %xmm0
2012 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
2013 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
2014 ; SSE2-NEXT:    retq
2015 ;
2016 ; SSSE3-LABEL: combine_blend_02:
2017 ; SSSE3:       # BB#0:
2018 ; SSSE3-NEXT:    movss %xmm1, %xmm0
2019 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
2020 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
2021 ; SSSE3-NEXT:    retq
2022 ;
2023 ; SSE41-LABEL: combine_blend_02:
2024 ; SSE41:       # BB#0:
2025 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
2026 ; SSE41-NEXT:    retq
2027 ;
2028 ; AVX-LABEL: combine_blend_02:
2029 ; AVX:       # BB#0:
2030 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
2031 ; AVX-NEXT:    retq
2032   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 undef, i32 3>
2033   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
2034   ret <4 x float> %shuffle6
2035 }
2036
2037 define <4 x float> @combine_blend_123(<4 x float> %a, <4 x float> %b) {
2038 ; SSE2-LABEL: combine_blend_123:
2039 ; SSE2:       # BB#0:
2040 ; SSE2-NEXT:    movaps %xmm1, %xmm2
2041 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm0[0,0]
2042 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm0[2,3]
2043 ; SSE2-NEXT:    movsd %xmm2, %xmm1
2044 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2045 ; SSE2-NEXT:    retq
2046 ;
2047 ; SSSE3-LABEL: combine_blend_123:
2048 ; SSSE3:       # BB#0:
2049 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
2050 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm0[0,0]
2051 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm0[2,3]
2052 ; SSSE3-NEXT:    movsd %xmm2, %xmm1
2053 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2054 ; SSSE3-NEXT:    retq
2055 ;
2056 ; SSE41-LABEL: combine_blend_123:
2057 ; SSE41:       # BB#0:
2058 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
2059 ; SSE41-NEXT:    retq
2060 ;
2061 ; AVX-LABEL: combine_blend_123:
2062 ; AVX:       # BB#0:
2063 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
2064 ; AVX-NEXT:    retq
2065   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 undef, i32 undef>
2066   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 undef>
2067   %shuffle12 = shufflevector <4 x float> %shuffle6, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
2068   ret <4 x float> %shuffle12
2069 }
2070
2071 define <4 x i32> @combine_test_movhl_1(<4 x i32> %a, <4 x i32> %b) {
2072 ; SSE-LABEL: combine_test_movhl_1:
2073 ; SSE:       # BB#0:
2074 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2075 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2076 ; SSE-NEXT:    retq
2077 ;
2078 ; AVX-LABEL: combine_test_movhl_1:
2079 ; AVX:       # BB#0:
2080 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2081 ; AVX-NEXT:    retq
2082   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 7, i32 5, i32 3>
2083   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 1, i32 0, i32 3>
2084   ret <4 x i32> %2
2085 }
2086
2087 define <4 x i32> @combine_test_movhl_2(<4 x i32> %a, <4 x i32> %b) {
2088 ; SSE-LABEL: combine_test_movhl_2:
2089 ; SSE:       # BB#0:
2090 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2091 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2092 ; SSE-NEXT:    retq
2093 ;
2094 ; AVX-LABEL: combine_test_movhl_2:
2095 ; AVX:       # BB#0:
2096 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2097 ; AVX-NEXT:    retq
2098   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 0, i32 3, i32 6>
2099   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 3, i32 7, i32 0, i32 2>
2100   ret <4 x i32> %2
2101 }
2102
2103 define <4 x i32> @combine_test_movhl_3(<4 x i32> %a, <4 x i32> %b) {
2104 ; SSE-LABEL: combine_test_movhl_3:
2105 ; SSE:       # BB#0:
2106 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2107 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2108 ; SSE-NEXT:    retq
2109 ;
2110 ; AVX-LABEL: combine_test_movhl_3:
2111 ; AVX:       # BB#0:
2112 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2113 ; AVX-NEXT:    retq
2114   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 7, i32 6, i32 3, i32 2>
2115   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 0, i32 3, i32 2>
2116   ret <4 x i32> %2
2117 }
2118
2119
2120 ; Verify that we fold shuffles according to rule:
2121 ;  (shuffle(shuffle A, Undef, M0), B, M1) -> (shuffle A, B, M2)
2122
2123 define <4 x float> @combine_undef_input_test1(<4 x float> %a, <4 x float> %b) {
2124 ; SSE2-LABEL: combine_undef_input_test1:
2125 ; SSE2:       # BB#0:
2126 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,3,1]
2127 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1],xmm0[1,2]
2128 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2129 ; SSE2-NEXT:    retq
2130 ;
2131 ; SSSE3-LABEL: combine_undef_input_test1:
2132 ; SSSE3:       # BB#0:
2133 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,3,1]
2134 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1],xmm0[1,2]
2135 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2136 ; SSSE3-NEXT:    retq
2137 ;
2138 ; SSE41-LABEL: combine_undef_input_test1:
2139 ; SSE41:       # BB#0:
2140 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2141 ; SSE41-NEXT:    retq
2142 ;
2143 ; AVX-LABEL: combine_undef_input_test1:
2144 ; AVX:       # BB#0:
2145 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2146 ; AVX-NEXT:    retq
2147   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2148   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2149   ret <4 x float> %2
2150 }
2151
2152 define <4 x float> @combine_undef_input_test2(<4 x float> %a, <4 x float> %b) {
2153 ; SSE-LABEL: combine_undef_input_test2:
2154 ; SSE:       # BB#0:
2155 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2156 ; SSE-NEXT:    retq
2157 ;
2158 ; AVX-LABEL: combine_undef_input_test2:
2159 ; AVX:       # BB#0:
2160 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2161 ; AVX-NEXT:    retq
2162   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2163   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2164   ret <4 x float> %2
2165 }
2166
2167 define <4 x float> @combine_undef_input_test3(<4 x float> %a, <4 x float> %b) {
2168 ; SSE-LABEL: combine_undef_input_test3:
2169 ; SSE:       # BB#0:
2170 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2171 ; SSE-NEXT:    retq
2172 ;
2173 ; AVX-LABEL: combine_undef_input_test3:
2174 ; AVX:       # BB#0:
2175 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2176 ; AVX-NEXT:    retq
2177   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2178   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2179   ret <4 x float> %2
2180 }
2181
2182 define <4 x float> @combine_undef_input_test4(<4 x float> %a, <4 x float> %b) {
2183 ; SSE-LABEL: combine_undef_input_test4:
2184 ; SSE:       # BB#0:
2185 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2186 ; SSE-NEXT:    movapd %xmm1, %xmm0
2187 ; SSE-NEXT:    retq
2188 ;
2189 ; AVX-LABEL: combine_undef_input_test4:
2190 ; AVX:       # BB#0:
2191 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2192 ; AVX-NEXT:    retq
2193   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2194   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2195   ret <4 x float> %2
2196 }
2197
2198 define <4 x float> @combine_undef_input_test5(<4 x float> %a, <4 x float> %b) {
2199 ; SSE2-LABEL: combine_undef_input_test5:
2200 ; SSE2:       # BB#0:
2201 ; SSE2-NEXT:    movsd %xmm0, %xmm1
2202 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2203 ; SSE2-NEXT:    retq
2204 ;
2205 ; SSSE3-LABEL: combine_undef_input_test5:
2206 ; SSSE3:       # BB#0:
2207 ; SSSE3-NEXT:    movsd %xmm0, %xmm1
2208 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2209 ; SSSE3-NEXT:    retq
2210 ;
2211 ; SSE41-LABEL: combine_undef_input_test5:
2212 ; SSE41:       # BB#0:
2213 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2214 ; SSE41-NEXT:    retq
2215 ;
2216 ; AVX-LABEL: combine_undef_input_test5:
2217 ; AVX:       # BB#0:
2218 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2219 ; AVX-NEXT:    retq
2220   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2221   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2222   ret <4 x float> %2
2223 }
2224
2225
2226 ; Verify that we fold shuffles according to rule:
2227 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2228
2229 define <4 x float> @combine_undef_input_test6(<4 x float> %a) {
2230 ; ALL-LABEL: combine_undef_input_test6:
2231 ; ALL:       # BB#0:
2232 ; ALL-NEXT:    retq
2233   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2234   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2235   ret <4 x float> %2
2236 }
2237
2238 define <4 x float> @combine_undef_input_test7(<4 x float> %a) {
2239 ; SSE2-LABEL: combine_undef_input_test7:
2240 ; SSE2:       # BB#0:
2241 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2242 ; SSE2-NEXT:    retq
2243 ;
2244 ; SSSE3-LABEL: combine_undef_input_test7:
2245 ; SSSE3:       # BB#0:
2246 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2247 ; SSSE3-NEXT:    retq
2248 ;
2249 ; SSE41-LABEL: combine_undef_input_test7:
2250 ; SSE41:       # BB#0:
2251 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2252 ; SSE41-NEXT:    retq
2253 ;
2254 ; AVX-LABEL: combine_undef_input_test7:
2255 ; AVX:       # BB#0:
2256 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2257 ; AVX-NEXT:    retq
2258   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2259   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2260   ret <4 x float> %2
2261 }
2262
2263 define <4 x float> @combine_undef_input_test8(<4 x float> %a) {
2264 ; SSE2-LABEL: combine_undef_input_test8:
2265 ; SSE2:       # BB#0:
2266 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2267 ; SSE2-NEXT:    retq
2268 ;
2269 ; SSSE3-LABEL: combine_undef_input_test8:
2270 ; SSSE3:       # BB#0:
2271 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2272 ; SSSE3-NEXT:    retq
2273 ;
2274 ; SSE41-LABEL: combine_undef_input_test8:
2275 ; SSE41:       # BB#0:
2276 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2277 ; SSE41-NEXT:    retq
2278 ;
2279 ; AVX-LABEL: combine_undef_input_test8:
2280 ; AVX:       # BB#0:
2281 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2282 ; AVX-NEXT:    retq
2283   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2284   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2285   ret <4 x float> %2
2286 }
2287
2288 define <4 x float> @combine_undef_input_test9(<4 x float> %a) {
2289 ; SSE-LABEL: combine_undef_input_test9:
2290 ; SSE:       # BB#0:
2291 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2292 ; SSE-NEXT:    retq
2293 ;
2294 ; AVX-LABEL: combine_undef_input_test9:
2295 ; AVX:       # BB#0:
2296 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2297 ; AVX-NEXT:    retq
2298   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2299   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2300   ret <4 x float> %2
2301 }
2302
2303 define <4 x float> @combine_undef_input_test10(<4 x float> %a) {
2304 ; ALL-LABEL: combine_undef_input_test10:
2305 ; ALL:       # BB#0:
2306 ; ALL-NEXT:    retq
2307   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2308   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2309   ret <4 x float> %2
2310 }
2311
2312 define <4 x float> @combine_undef_input_test11(<4 x float> %a, <4 x float> %b) {
2313 ; SSE2-LABEL: combine_undef_input_test11:
2314 ; SSE2:       # BB#0:
2315 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,3,1]
2316 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1],xmm0[1,2]
2317 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2318 ; SSE2-NEXT:    retq
2319 ;
2320 ; SSSE3-LABEL: combine_undef_input_test11:
2321 ; SSSE3:       # BB#0:
2322 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,3,1]
2323 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1],xmm0[1,2]
2324 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2325 ; SSSE3-NEXT:    retq
2326 ;
2327 ; SSE41-LABEL: combine_undef_input_test11:
2328 ; SSE41:       # BB#0:
2329 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2330 ; SSE41-NEXT:    retq
2331 ;
2332 ; AVX-LABEL: combine_undef_input_test11:
2333 ; AVX:       # BB#0:
2334 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2335 ; AVX-NEXT:    retq
2336   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2337   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 6>
2338   ret <4 x float> %2
2339 }
2340
2341 define <4 x float> @combine_undef_input_test12(<4 x float> %a, <4 x float> %b) {
2342 ; SSE-LABEL: combine_undef_input_test12:
2343 ; SSE:       # BB#0:
2344 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2345 ; SSE-NEXT:    retq
2346 ;
2347 ; AVX-LABEL: combine_undef_input_test12:
2348 ; AVX:       # BB#0:
2349 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2350 ; AVX-NEXT:    retq
2351   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2352   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2353   ret <4 x float> %2
2354 }
2355
2356 define <4 x float> @combine_undef_input_test13(<4 x float> %a, <4 x float> %b) {
2357 ; SSE-LABEL: combine_undef_input_test13:
2358 ; SSE:       # BB#0:
2359 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2360 ; SSE-NEXT:    retq
2361 ;
2362 ; AVX-LABEL: combine_undef_input_test13:
2363 ; AVX:       # BB#0:
2364 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2365 ; AVX-NEXT:    retq
2366   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2367   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 5, i32 0, i32 5>
2368   ret <4 x float> %2
2369 }
2370
2371 define <4 x float> @combine_undef_input_test14(<4 x float> %a, <4 x float> %b) {
2372 ; SSE-LABEL: combine_undef_input_test14:
2373 ; SSE:       # BB#0:
2374 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2375 ; SSE-NEXT:    movapd %xmm1, %xmm0
2376 ; SSE-NEXT:    retq
2377 ;
2378 ; AVX-LABEL: combine_undef_input_test14:
2379 ; AVX:       # BB#0:
2380 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2381 ; AVX-NEXT:    retq
2382   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2383   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2384   ret <4 x float> %2
2385 }
2386
2387 define <4 x float> @combine_undef_input_test15(<4 x float> %a, <4 x float> %b) {
2388 ; SSE2-LABEL: combine_undef_input_test15:
2389 ; SSE2:       # BB#0:
2390 ; SSE2-NEXT:    movsd %xmm0, %xmm1
2391 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2392 ; SSE2-NEXT:    retq
2393 ;
2394 ; SSSE3-LABEL: combine_undef_input_test15:
2395 ; SSSE3:       # BB#0:
2396 ; SSSE3-NEXT:    movsd %xmm0, %xmm1
2397 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2398 ; SSSE3-NEXT:    retq
2399 ;
2400 ; SSE41-LABEL: combine_undef_input_test15:
2401 ; SSE41:       # BB#0:
2402 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2403 ; SSE41-NEXT:    retq
2404 ;
2405 ; AVX-LABEL: combine_undef_input_test15:
2406 ; AVX:       # BB#0:
2407 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2408 ; AVX-NEXT:    retq
2409   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2410   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2411   ret <4 x float> %2
2412 }
2413
2414
2415 ; Verify that shuffles are canonicalized according to rules:
2416 ;  shuffle(B, shuffle(A, Undef)) -> shuffle(shuffle(A, Undef), B)
2417 ;
2418 ; This allows to trigger the following combine rule:
2419 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2420 ;
2421 ; As a result, all the shuffle pairs in each function below should be
2422 ; combined into a single legal shuffle operation.
2423
2424 define <4 x float> @combine_undef_input_test16(<4 x float> %a) {
2425 ; ALL-LABEL: combine_undef_input_test16:
2426 ; ALL:       # BB#0:
2427 ; ALL-NEXT:    retq
2428   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2429   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 3>
2430   ret <4 x float> %2
2431 }
2432
2433 define <4 x float> @combine_undef_input_test17(<4 x float> %a) {
2434 ; SSE2-LABEL: combine_undef_input_test17:
2435 ; SSE2:       # BB#0:
2436 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2437 ; SSE2-NEXT:    retq
2438 ;
2439 ; SSSE3-LABEL: combine_undef_input_test17:
2440 ; SSSE3:       # BB#0:
2441 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2442 ; SSSE3-NEXT:    retq
2443 ;
2444 ; SSE41-LABEL: combine_undef_input_test17:
2445 ; SSE41:       # BB#0:
2446 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2447 ; SSE41-NEXT:    retq
2448 ;
2449 ; AVX-LABEL: combine_undef_input_test17:
2450 ; AVX:       # BB#0:
2451 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2452 ; AVX-NEXT:    retq
2453   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2454   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2455   ret <4 x float> %2
2456 }
2457
2458 define <4 x float> @combine_undef_input_test18(<4 x float> %a) {
2459 ; SSE2-LABEL: combine_undef_input_test18:
2460 ; SSE2:       # BB#0:
2461 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2462 ; SSE2-NEXT:    retq
2463 ;
2464 ; SSSE3-LABEL: combine_undef_input_test18:
2465 ; SSSE3:       # BB#0:
2466 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2467 ; SSSE3-NEXT:    retq
2468 ;
2469 ; SSE41-LABEL: combine_undef_input_test18:
2470 ; SSE41:       # BB#0:
2471 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2472 ; SSE41-NEXT:    retq
2473 ;
2474 ; AVX-LABEL: combine_undef_input_test18:
2475 ; AVX:       # BB#0:
2476 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2477 ; AVX-NEXT:    retq
2478   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2479   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 0, i32 5>
2480   ret <4 x float> %2
2481 }
2482
2483 define <4 x float> @combine_undef_input_test19(<4 x float> %a) {
2484 ; SSE-LABEL: combine_undef_input_test19:
2485 ; SSE:       # BB#0:
2486 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2487 ; SSE-NEXT:    retq
2488 ;
2489 ; AVX-LABEL: combine_undef_input_test19:
2490 ; AVX:       # BB#0:
2491 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2492 ; AVX-NEXT:    retq
2493   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2494   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2495   ret <4 x float> %2
2496 }
2497
2498 define <4 x float> @combine_undef_input_test20(<4 x float> %a) {
2499 ; ALL-LABEL: combine_undef_input_test20:
2500 ; ALL:       # BB#0:
2501 ; ALL-NEXT:    retq
2502   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2503   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2504   ret <4 x float> %2
2505 }
2506
2507 ; These tests are designed to test the ability to combine away unnecessary
2508 ; operations feeding into a shuffle. The AVX cases are the important ones as
2509 ; they leverage operations which cannot be done naturally on the entire vector
2510 ; and thus are decomposed into multiple smaller operations.
2511
2512 define <8 x i32> @combine_unneeded_subvector1(<8 x i32> %a) {
2513 ; SSE-LABEL: combine_unneeded_subvector1:
2514 ; SSE:       # BB#0:
2515 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2516 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[3,2,1,0]
2517 ; SSE-NEXT:    movdqa %xmm0, %xmm1
2518 ; SSE-NEXT:    retq
2519 ;
2520 ; AVX1-LABEL: combine_unneeded_subvector1:
2521 ; AVX1:       # BB#0:
2522 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2523 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2524 ; AVX1-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,2,1,0]
2525 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2526 ; AVX1-NEXT:    retq
2527 ;
2528 ; AVX2-LABEL: combine_unneeded_subvector1:
2529 ; AVX2:       # BB#0:
2530 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2531 ; AVX2-NEXT:    vmovdqa {{.*#+}} ymm1 = [7,6,5,4,7,6,5,4]
2532 ; AVX2-NEXT:    vpermd %ymm0, %ymm1, %ymm0
2533 ; AVX2-NEXT:    retq
2534   %b = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2535   %c = shufflevector <8 x i32> %b, <8 x i32> undef, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 7, i32 6, i32 5, i32 4>
2536   ret <8 x i32> %c
2537 }
2538
2539 define <8 x i32> @combine_unneeded_subvector2(<8 x i32> %a, <8 x i32> %b) {
2540 ; SSE-LABEL: combine_unneeded_subvector2:
2541 ; SSE:       # BB#0:
2542 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2543 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[3,2,1,0]
2544 ; SSE-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[3,2,1,0]
2545 ; SSE-NEXT:    retq
2546 ;
2547 ; AVX1-LABEL: combine_unneeded_subvector2:
2548 ; AVX1:       # BB#0:
2549 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2550 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2551 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2552 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm1
2553 ; AVX1-NEXT:    vpermilps {{.*#+}} xmm1 = xmm1[3,2,1,0]
2554 ; AVX1-NEXT:    vpermilps {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2555 ; AVX1-NEXT:    vblendpd {{.*#+}} ymm0 = ymm1[0,1],ymm0[2,3]
2556 ; AVX1-NEXT:    retq
2557 ;
2558 ; AVX2-LABEL: combine_unneeded_subvector2:
2559 ; AVX2:       # BB#0:
2560 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2561 ; AVX2-NEXT:    vmovdqa {{.*#+}} ymm2 = <7,6,5,4,u,u,u,u>
2562 ; AVX2-NEXT:    vpermd %ymm1, %ymm2, %ymm1
2563 ; AVX2-NEXT:    vpshufd {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2564 ; AVX2-NEXT:    vpblendd {{.*#+}} ymm0 = ymm1[0,1,2,3],ymm0[4,5,6,7]
2565 ; AVX2-NEXT:    retq
2566   %c = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2567   %d = shufflevector <8 x i32> %b, <8 x i32> %c, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 15, i32 14, i32 13, i32 12>
2568   ret <8 x i32> %d
2569 }