test/CodeGen/X86/vector-shuffle-combining.ll

   1 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE2
   2 ; RUN: llc < %s -mcpu=x86-64 -mattr=+ssse3 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSSE3
   3 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse4.1 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE41
   4 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX1
   5 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx2 | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX2
   6 ;
   7 ; Verify that the DAG combiner correctly folds bitwise operations across
   8 ; shuffles, nested shuffles with undef, pairs of nested shuffles, and other
   9 ; basic and always-safe patterns. Also test that the DAG combiner will combine
  10 ; target-specific shuffle instructions where reasonable.
  11
  12 target triple = "x86_64-unknown-unknown"
  13
  14 declare <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32>, i8)
  15 declare <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16>, i8)
  16 declare <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16>, i8)
  17
  18 define <4 x i32> @combine_pshufd1(<4 x i32> %a) {
  19 ; ALL-LABEL: combine_pshufd1:
  20 ; ALL:       # BB#0: # %entry
  21 ; ALL-NEXT:    retq
  22 entry:
  23   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  24   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 27)
  25   ret <4 x i32> %c
  26 }
  27
  28 define <4 x i32> @combine_pshufd2(<4 x i32> %a) {
  29 ; ALL-LABEL: combine_pshufd2:
  30 ; ALL:       # BB#0: # %entry
  31 ; ALL-NEXT:    retq
  32 entry:
  33   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  34   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  35   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 -28)
  36   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  37   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  38   ret <4 x i32> %d
  39 }
  40
  41 define <4 x i32> @combine_pshufd3(<4 x i32> %a) {
  42 ; ALL-LABEL: combine_pshufd3:
  43 ; ALL:       # BB#0: # %entry
  44 ; ALL-NEXT:    retq
  45 entry:
  46   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  47   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  48   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 -28)
  49   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  50   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  51   ret <4 x i32> %d
  52 }
  53
  54 define <4 x i32> @combine_pshufd4(<4 x i32> %a) {
  55 ; SSE-LABEL: combine_pshufd4:
  56 ; SSE:       # BB#0: # %entry
  57 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  58 ; SSE-NEXT:    retq
  59 ;
  60 ; AVX-LABEL: combine_pshufd4:
  61 ; AVX:       # BB#0: # %entry
  62 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  63 ; AVX-NEXT:    retq
  64 entry:
  65   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -31)
  66   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  67   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 27)
  68   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  69   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -31)
  70   ret <4 x i32> %d
  71 }
  72
  73 define <4 x i32> @combine_pshufd5(<4 x i32> %a) {
  74 ; SSE-LABEL: combine_pshufd5:
  75 ; SSE:       # BB#0: # %entry
  76 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  77 ; SSE-NEXT:    retq
  78 ;
  79 ; AVX-LABEL: combine_pshufd5:
  80 ; AVX:       # BB#0: # %entry
  81 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  82 ; AVX-NEXT:    retq
  83 entry:
  84   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -76)
  85   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  86   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 27)
  87   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  88   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -76)
  89   ret <4 x i32> %d
  90 }
  91
  92 define <4 x i32> @combine_pshufd6(<4 x i32> %a) {
  93 ; SSE-LABEL: combine_pshufd6:
  94 ; SSE:       # BB#0: # %entry
  95 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
  96 ; SSE-NEXT:    retq
  97 ;
  98 ; AVX-LABEL: combine_pshufd6:
  99 ; AVX:       # BB#0: # %entry
 100 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
 101 ; AVX-NEXT:    retq
 102 entry:
 103   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 0)
 104   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 8)
 105   ret <4 x i32> %c
 106 }
 107
 108 define <8 x i16> @combine_pshuflw1(<8 x i16> %a) {
 109 ; ALL-LABEL: combine_pshuflw1:
 110 ; ALL:       # BB#0: # %entry
 111 ; ALL-NEXT:    retq
 112 entry:
 113   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 114   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 115   ret <8 x i16> %c
 116 }
 117
 118 define <8 x i16> @combine_pshuflw2(<8 x i16> %a) {
 119 ; ALL-LABEL: combine_pshuflw2:
 120 ; ALL:       # BB#0: # %entry
 121 ; ALL-NEXT:    retq
 122 entry:
 123   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 124   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 -28)
 125   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 126   ret <8 x i16> %d
 127 }
 128
 129 define <8 x i16> @combine_pshuflw3(<8 x i16> %a) {
 130 ; SSE-LABEL: combine_pshuflw3:
 131 ; SSE:       # BB#0: # %entry
 132 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 133 ; SSE-NEXT:    retq
 134 ;
 135 ; AVX-LABEL: combine_pshuflw3:
 136 ; AVX:       # BB#0: # %entry
 137 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 138 ; AVX-NEXT:    retq
 139 entry:
 140   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 141   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 27)
 142   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 143   ret <8 x i16> %d
 144 }
 145
 146 define <8 x i16> @combine_pshufhw1(<8 x i16> %a) {
 147 ; SSE-LABEL: combine_pshufhw1:
 148 ; SSE:       # BB#0: # %entry
 149 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 150 ; SSE-NEXT:    retq
 151 ;
 152 ; AVX-LABEL: combine_pshufhw1:
 153 ; AVX:       # BB#0: # %entry
 154 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 155 ; AVX-NEXT:    retq
 156 entry:
 157   %b = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %a, i8 27)
 158   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 159   %d = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %c, i8 27)
 160   ret <8 x i16> %d
 161 }
 162
 163 define <4 x i32> @combine_bitwise_ops_test1(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 164 ; SSE-LABEL: combine_bitwise_ops_test1:
 165 ; SSE:       # BB#0:
 166 ; SSE-NEXT:    pand %xmm1, %xmm0
 167 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 168 ; SSE-NEXT:    retq
 169 ;
 170 ; AVX-LABEL: combine_bitwise_ops_test1:
 171 ; AVX:       # BB#0:
 172 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 173 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 174 ; AVX-NEXT:    retq
 175   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 176   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 177   %and = and <4 x i32> %shuf1, %shuf2
 178   ret <4 x i32> %and
 179 }
 180
 181 define <4 x i32> @combine_bitwise_ops_test2(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 182 ; SSE-LABEL: combine_bitwise_ops_test2:
 183 ; SSE:       # BB#0:
 184 ; SSE-NEXT:    por %xmm1, %xmm0
 185 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 186 ; SSE-NEXT:    retq
 187 ;
 188 ; AVX-LABEL: combine_bitwise_ops_test2:
 189 ; AVX:       # BB#0:
 190 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 191 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 192 ; AVX-NEXT:    retq
 193   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 194   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 195   %or = or <4 x i32> %shuf1, %shuf2
 196   ret <4 x i32> %or
 197 }
 198
 199 define <4 x i32> @combine_bitwise_ops_test3(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 200 ; SSE-LABEL: combine_bitwise_ops_test3:
 201 ; SSE:       # BB#0:
 202 ; SSE-NEXT:    pxor %xmm1, %xmm0
 203 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 204 ; SSE-NEXT:    retq
 205 ;
 206 ; AVX-LABEL: combine_bitwise_ops_test3:
 207 ; AVX:       # BB#0:
 208 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 209 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 210 ; AVX-NEXT:    retq
 211   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 212   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 213   %xor = xor <4 x i32> %shuf1, %shuf2
 214   ret <4 x i32> %xor
 215 }
 216
 217 define <4 x i32> @combine_bitwise_ops_test4(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 218 ; SSE-LABEL: combine_bitwise_ops_test4:
 219 ; SSE:       # BB#0:
 220 ; SSE-NEXT:    pand %xmm1, %xmm0
 221 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 222 ; SSE-NEXT:    retq
 223 ;
 224 ; AVX-LABEL: combine_bitwise_ops_test4:
 225 ; AVX:       # BB#0:
 226 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 227 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 228 ; AVX-NEXT:    retq
 229   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 230   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 231   %and = and <4 x i32> %shuf1, %shuf2
 232   ret <4 x i32> %and
 233 }
 234
 235 define <4 x i32> @combine_bitwise_ops_test5(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 236 ; SSE-LABEL: combine_bitwise_ops_test5:
 237 ; SSE:       # BB#0:
 238 ; SSE-NEXT:    por %xmm1, %xmm0
 239 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 240 ; SSE-NEXT:    retq
 241 ;
 242 ; AVX-LABEL: combine_bitwise_ops_test5:
 243 ; AVX:       # BB#0:
 244 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 245 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 246 ; AVX-NEXT:    retq
 247   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 248   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 249   %or = or <4 x i32> %shuf1, %shuf2
 250   ret <4 x i32> %or
 251 }
 252
 253 define <4 x i32> @combine_bitwise_ops_test6(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 254 ; SSE-LABEL: combine_bitwise_ops_test6:
 255 ; SSE:       # BB#0:
 256 ; SSE-NEXT:    pxor %xmm1, %xmm0
 257 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 258 ; SSE-NEXT:    retq
 259 ;
 260 ; AVX-LABEL: combine_bitwise_ops_test6:
 261 ; AVX:       # BB#0:
 262 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 263 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 264 ; AVX-NEXT:    retq
 265   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 266   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 267   %xor = xor <4 x i32> %shuf1, %shuf2
 268   ret <4 x i32> %xor
 269 }
 270
 271
 272 ; Verify that DAGCombiner moves the shuffle after the xor/and/or even if shuffles
 273 ; are not performing a swizzle operations.
 274
 275 define <4 x i32> @combine_bitwise_ops_test1b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 276 ; SSE2-LABEL: combine_bitwise_ops_test1b:
 277 ; SSE2:       # BB#0:
 278 ; SSE2-NEXT:    andps %xmm1, %xmm0
 279 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 280 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 281 ; SSE2-NEXT:    retq
 282 ;
 283 ; SSSE3-LABEL: combine_bitwise_ops_test1b:
 284 ; SSSE3:       # BB#0:
 285 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 286 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 287 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 288 ; SSSE3-NEXT:    retq
 289 ;
 290 ; SSE41-LABEL: combine_bitwise_ops_test1b:
 291 ; SSE41:       # BB#0:
 292 ; SSE41-NEXT:    pand %xmm1, %xmm0
 293 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 294 ; SSE41-NEXT:    retq
 295 ;
 296 ; AVX1-LABEL: combine_bitwise_ops_test1b:
 297 ; AVX1:       # BB#0:
 298 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 299 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 300 ; AVX1-NEXT:    retq
 301 ;
 302 ; AVX2-LABEL: combine_bitwise_ops_test1b:
 303 ; AVX2:       # BB#0:
 304 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 305 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 306 ; AVX2-NEXT:    retq
 307   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 308   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 309   %and = and <4 x i32> %shuf1, %shuf2
 310   ret <4 x i32> %and
 311 }
 312
 313 define <4 x i32> @combine_bitwise_ops_test2b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 314 ; SSE2-LABEL: combine_bitwise_ops_test2b:
 315 ; SSE2:       # BB#0:
 316 ; SSE2-NEXT:    orps %xmm1, %xmm0
 317 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 318 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 319 ; SSE2-NEXT:    retq
 320 ;
 321 ; SSSE3-LABEL: combine_bitwise_ops_test2b:
 322 ; SSSE3:       # BB#0:
 323 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 324 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 325 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 326 ; SSSE3-NEXT:    retq
 327 ;
 328 ; SSE41-LABEL: combine_bitwise_ops_test2b:
 329 ; SSE41:       # BB#0:
 330 ; SSE41-NEXT:    por %xmm1, %xmm0
 331 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 332 ; SSE41-NEXT:    retq
 333 ;
 334 ; AVX1-LABEL: combine_bitwise_ops_test2b:
 335 ; AVX1:       # BB#0:
 336 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 337 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 338 ; AVX1-NEXT:    retq
 339 ;
 340 ; AVX2-LABEL: combine_bitwise_ops_test2b:
 341 ; AVX2:       # BB#0:
 342 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 343 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 344 ; AVX2-NEXT:    retq
 345   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 346   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 347   %or = or <4 x i32> %shuf1, %shuf2
 348   ret <4 x i32> %or
 349 }
 350
 351 define <4 x i32> @combine_bitwise_ops_test3b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 352 ; SSE2-LABEL: combine_bitwise_ops_test3b:
 353 ; SSE2:       # BB#0:
 354 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 355 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 356 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 357 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 358 ; SSE2-NEXT:    retq
 359 ;
 360 ; SSSE3-LABEL: combine_bitwise_ops_test3b:
 361 ; SSSE3:       # BB#0:
 362 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 363 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 364 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 365 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 366 ; SSSE3-NEXT:    retq
 367 ;
 368 ; SSE41-LABEL: combine_bitwise_ops_test3b:
 369 ; SSE41:       # BB#0:
 370 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 371 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 372 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 373 ; SSE41-NEXT:    retq
 374 ;
 375 ; AVX1-LABEL: combine_bitwise_ops_test3b:
 376 ; AVX1:       # BB#0:
 377 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 378 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 379 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 380 ; AVX1-NEXT:    retq
 381 ;
 382 ; AVX2-LABEL: combine_bitwise_ops_test3b:
 383 ; AVX2:       # BB#0:
 384 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 385 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 386 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 387 ; AVX2-NEXT:    retq
 388   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 389   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 390   %xor = xor <4 x i32> %shuf1, %shuf2
 391   ret <4 x i32> %xor
 392 }
 393
 394 define <4 x i32> @combine_bitwise_ops_test4b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 395 ; SSE2-LABEL: combine_bitwise_ops_test4b:
 396 ; SSE2:       # BB#0:
 397 ; SSE2-NEXT:    andps %xmm1, %xmm0
 398 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 399 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 400 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 401 ; SSE2-NEXT:    retq
 402 ;
 403 ; SSSE3-LABEL: combine_bitwise_ops_test4b:
 404 ; SSSE3:       # BB#0:
 405 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 406 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 407 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 408 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 409 ; SSSE3-NEXT:    retq
 410 ;
 411 ; SSE41-LABEL: combine_bitwise_ops_test4b:
 412 ; SSE41:       # BB#0:
 413 ; SSE41-NEXT:    pand %xmm1, %xmm0
 414 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 415 ; SSE41-NEXT:    retq
 416 ;
 417 ; AVX1-LABEL: combine_bitwise_ops_test4b:
 418 ; AVX1:       # BB#0:
 419 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 420 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 421 ; AVX1-NEXT:    retq
 422 ;
 423 ; AVX2-LABEL: combine_bitwise_ops_test4b:
 424 ; AVX2:       # BB#0:
 425 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 426 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 427 ; AVX2-NEXT:    retq
 428   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 429   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 430   %and = and <4 x i32> %shuf1, %shuf2
 431   ret <4 x i32> %and
 432 }
 433
 434 define <4 x i32> @combine_bitwise_ops_test5b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 435 ; SSE2-LABEL: combine_bitwise_ops_test5b:
 436 ; SSE2:       # BB#0:
 437 ; SSE2-NEXT:    orps %xmm1, %xmm0
 438 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 439 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 440 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 441 ; SSE2-NEXT:    retq
 442 ;
 443 ; SSSE3-LABEL: combine_bitwise_ops_test5b:
 444 ; SSSE3:       # BB#0:
 445 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 446 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 447 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 448 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 449 ; SSSE3-NEXT:    retq
 450 ;
 451 ; SSE41-LABEL: combine_bitwise_ops_test5b:
 452 ; SSE41:       # BB#0:
 453 ; SSE41-NEXT:    por %xmm1, %xmm0
 454 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 455 ; SSE41-NEXT:    retq
 456 ;
 457 ; AVX1-LABEL: combine_bitwise_ops_test5b:
 458 ; AVX1:       # BB#0:
 459 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 460 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 461 ; AVX1-NEXT:    retq
 462 ;
 463 ; AVX2-LABEL: combine_bitwise_ops_test5b:
 464 ; AVX2:       # BB#0:
 465 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 466 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 467 ; AVX2-NEXT:    retq
 468   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 469   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 470   %or = or <4 x i32> %shuf1, %shuf2
 471   ret <4 x i32> %or
 472 }
 473
 474 define <4 x i32> @combine_bitwise_ops_test6b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 475 ; SSE2-LABEL: combine_bitwise_ops_test6b:
 476 ; SSE2:       # BB#0:
 477 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 478 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 479 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 480 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
 481 ; SSE2-NEXT:    movaps %xmm1, %xmm0
 482 ; SSE2-NEXT:    retq
 483 ;
 484 ; SSSE3-LABEL: combine_bitwise_ops_test6b:
 485 ; SSSE3:       # BB#0:
 486 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 487 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 488 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 489 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
 490 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
 491 ; SSSE3-NEXT:    retq
 492 ;
 493 ; SSE41-LABEL: combine_bitwise_ops_test6b:
 494 ; SSE41:       # BB#0:
 495 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 496 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 497 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 498 ; SSE41-NEXT:    retq
 499 ;
 500 ; AVX1-LABEL: combine_bitwise_ops_test6b:
 501 ; AVX1:       # BB#0:
 502 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 503 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 504 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 505 ; AVX1-NEXT:    retq
 506 ;
 507 ; AVX2-LABEL: combine_bitwise_ops_test6b:
 508 ; AVX2:       # BB#0:
 509 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 510 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 511 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
 512 ; AVX2-NEXT:    retq
 513   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 514   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 515   %xor = xor <4 x i32> %shuf1, %shuf2
 516   ret <4 x i32> %xor
 517 }
 518
 519 define <4 x i32> @combine_bitwise_ops_test1c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 520 ; SSE-LABEL: combine_bitwise_ops_test1c:
 521 ; SSE:       # BB#0:
 522 ; SSE-NEXT:    andps %xmm1, %xmm0
 523 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 524 ; SSE-NEXT:    retq
 525 ;
 526 ; AVX-LABEL: combine_bitwise_ops_test1c:
 527 ; AVX:       # BB#0:
 528 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 529 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 530 ; AVX-NEXT:    retq
 531   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 532   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 533   %and = and <4 x i32> %shuf1, %shuf2
 534   ret <4 x i32> %and
 535 }
 536
 537 define <4 x i32> @combine_bitwise_ops_test2c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 538 ; SSE-LABEL: combine_bitwise_ops_test2c:
 539 ; SSE:       # BB#0:
 540 ; SSE-NEXT:    orps %xmm1, %xmm0
 541 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 542 ; SSE-NEXT:    retq
 543 ;
 544 ; AVX-LABEL: combine_bitwise_ops_test2c:
 545 ; AVX:       # BB#0:
 546 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 547 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 548 ; AVX-NEXT:    retq
 549   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 550   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 551   %or = or <4 x i32> %shuf1, %shuf2
 552   ret <4 x i32> %or
 553 }
 554
 555 define <4 x i32> @combine_bitwise_ops_test3c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 556 ; SSE-LABEL: combine_bitwise_ops_test3c:
 557 ; SSE:       # BB#0:
 558 ; SSE-NEXT:    xorps %xmm1, %xmm0
 559 ; SSE-NEXT:    xorps %xmm1, %xmm1
 560 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 561 ; SSE-NEXT:    retq
 562 ;
 563 ; AVX-LABEL: combine_bitwise_ops_test3c:
 564 ; AVX:       # BB#0:
 565 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 566 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 567 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 568 ; AVX-NEXT:    retq
 569   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 570   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 571   %xor = xor <4 x i32> %shuf1, %shuf2
 572   ret <4 x i32> %xor
 573 }
 574
 575 define <4 x i32> @combine_bitwise_ops_test4c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 576 ; SSE-LABEL: combine_bitwise_ops_test4c:
 577 ; SSE:       # BB#0:
 578 ; SSE-NEXT:    andps %xmm1, %xmm0
 579 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 580 ; SSE-NEXT:    movaps %xmm2, %xmm0
 581 ; SSE-NEXT:    retq
 582 ;
 583 ; AVX-LABEL: combine_bitwise_ops_test4c:
 584 ; AVX:       # BB#0:
 585 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 586 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 587 ; AVX-NEXT:    retq
 588   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 589   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 590   %and = and <4 x i32> %shuf1, %shuf2
 591   ret <4 x i32> %and
 592 }
 593
 594 define <4 x i32> @combine_bitwise_ops_test5c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 595 ; SSE-LABEL: combine_bitwise_ops_test5c:
 596 ; SSE:       # BB#0:
 597 ; SSE-NEXT:    orps %xmm1, %xmm0
 598 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 599 ; SSE-NEXT:    movaps %xmm2, %xmm0
 600 ; SSE-NEXT:    retq
 601 ;
 602 ; AVX-LABEL: combine_bitwise_ops_test5c:
 603 ; AVX:       # BB#0:
 604 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 605 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 606 ; AVX-NEXT:    retq
 607   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 608   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 609   %or = or <4 x i32> %shuf1, %shuf2
 610   ret <4 x i32> %or
 611 }
 612
 613 define <4 x i32> @combine_bitwise_ops_test6c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 614 ; SSE-LABEL: combine_bitwise_ops_test6c:
 615 ; SSE:       # BB#0:
 616 ; SSE-NEXT:    xorps %xmm1, %xmm0
 617 ; SSE-NEXT:    xorps %xmm1, %xmm1
 618 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 619 ; SSE-NEXT:    movaps %xmm1, %xmm0
 620 ; SSE-NEXT:    retq
 621 ;
 622 ; AVX-LABEL: combine_bitwise_ops_test6c:
 623 ; AVX:       # BB#0:
 624 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 625 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 626 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[1,3]
 627 ; AVX-NEXT:    retq
 628   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 629   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 630   %xor = xor <4 x i32> %shuf1, %shuf2
 631   ret <4 x i32> %xor
 632 }
 633
 634 define <4 x i32> @combine_nested_undef_test1(<4 x i32> %A, <4 x i32> %B) {
 635 ; SSE-LABEL: combine_nested_undef_test1:
 636 ; SSE:       # BB#0:
 637 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 638 ; SSE-NEXT:    retq
 639 ;
 640 ; AVX-LABEL: combine_nested_undef_test1:
 641 ; AVX:       # BB#0:
 642 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 643 ; AVX-NEXT:    retq
 644   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 645   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 646   ret <4 x i32> %2
 647 }
 648
 649 define <4 x i32> @combine_nested_undef_test2(<4 x i32> %A, <4 x i32> %B) {
 650 ; SSE-LABEL: combine_nested_undef_test2:
 651 ; SSE:       # BB#0:
 652 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 653 ; SSE-NEXT:    retq
 654 ;
 655 ; AVX-LABEL: combine_nested_undef_test2:
 656 ; AVX:       # BB#0:
 657 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 658 ; AVX-NEXT:    retq
 659   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
 660   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 661   ret <4 x i32> %2
 662 }
 663
 664 define <4 x i32> @combine_nested_undef_test3(<4 x i32> %A, <4 x i32> %B) {
 665 ; SSE-LABEL: combine_nested_undef_test3:
 666 ; SSE:       # BB#0:
 667 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 668 ; SSE-NEXT:    retq
 669 ;
 670 ; AVX-LABEL: combine_nested_undef_test3:
 671 ; AVX:       # BB#0:
 672 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 673 ; AVX-NEXT:    retq
 674   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 3>
 675   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 676   ret <4 x i32> %2
 677 }
 678
 679 define <4 x i32> @combine_nested_undef_test4(<4 x i32> %A, <4 x i32> %B) {
 680 ; SSE-LABEL: combine_nested_undef_test4:
 681 ; SSE:       # BB#0:
 682 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 683 ; SSE-NEXT:    retq
 684 ;
 685 ; AVX1-LABEL: combine_nested_undef_test4:
 686 ; AVX1:       # BB#0:
 687 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 688 ; AVX1-NEXT:    retq
 689 ;
 690 ; AVX2-LABEL: combine_nested_undef_test4:
 691 ; AVX2:       # BB#0:
 692 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 693 ; AVX2-NEXT:    retq
 694   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 7, i32 1>
 695   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 4, i32 0, i32 3>
 696   ret <4 x i32> %2
 697 }
 698
 699 define <4 x i32> @combine_nested_undef_test5(<4 x i32> %A, <4 x i32> %B) {
 700 ; SSE-LABEL: combine_nested_undef_test5:
 701 ; SSE:       # BB#0:
 702 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 703 ; SSE-NEXT:    retq
 704 ;
 705 ; AVX-LABEL: combine_nested_undef_test5:
 706 ; AVX:       # BB#0:
 707 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 708 ; AVX-NEXT:    retq
 709   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 5, i32 5, i32 2, i32 3>
 710   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 4, i32 3>
 711   ret <4 x i32> %2
 712 }
 713
 714 define <4 x i32> @combine_nested_undef_test6(<4 x i32> %A, <4 x i32> %B) {
 715 ; SSE-LABEL: combine_nested_undef_test6:
 716 ; SSE:       # BB#0:
 717 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 718 ; SSE-NEXT:    retq
 719 ;
 720 ; AVX-LABEL: combine_nested_undef_test6:
 721 ; AVX:       # BB#0:
 722 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 723 ; AVX-NEXT:    retq
 724   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 725   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 4>
 726   ret <4 x i32> %2
 727 }
 728
 729 define <4 x i32> @combine_nested_undef_test7(<4 x i32> %A, <4 x i32> %B) {
 730 ; SSE-LABEL: combine_nested_undef_test7:
 731 ; SSE:       # BB#0:
 732 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 733 ; SSE-NEXT:    retq
 734 ;
 735 ; AVX-LABEL: combine_nested_undef_test7:
 736 ; AVX:       # BB#0:
 737 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 738 ; AVX-NEXT:    retq
 739   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 740   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
 741   ret <4 x i32> %2
 742 }
 743
 744 define <4 x i32> @combine_nested_undef_test8(<4 x i32> %A, <4 x i32> %B) {
 745 ; SSE-LABEL: combine_nested_undef_test8:
 746 ; SSE:       # BB#0:
 747 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 748 ; SSE-NEXT:    retq
 749 ;
 750 ; AVX-LABEL: combine_nested_undef_test8:
 751 ; AVX:       # BB#0:
 752 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 753 ; AVX-NEXT:    retq
 754   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
 755   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 3, i32 4>
 756   ret <4 x i32> %2
 757 }
 758
 759 define <4 x i32> @combine_nested_undef_test9(<4 x i32> %A, <4 x i32> %B) {
 760 ; SSE-LABEL: combine_nested_undef_test9:
 761 ; SSE:       # BB#0:
 762 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 763 ; SSE-NEXT:    retq
 764 ;
 765 ; AVX-LABEL: combine_nested_undef_test9:
 766 ; AVX:       # BB#0:
 767 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 768 ; AVX-NEXT:    retq
 769   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 3, i32 2, i32 5>
 770   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 4, i32 2>
 771   ret <4 x i32> %2
 772 }
 773
 774 define <4 x i32> @combine_nested_undef_test10(<4 x i32> %A, <4 x i32> %B) {
 775 ; SSE-LABEL: combine_nested_undef_test10:
 776 ; SSE:       # BB#0:
 777 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 778 ; SSE-NEXT:    retq
 779 ;
 780 ; AVX-LABEL: combine_nested_undef_test10:
 781 ; AVX:       # BB#0:
 782 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 783 ; AVX-NEXT:    retq
 784   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 1, i32 5, i32 5>
 785   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 4>
 786   ret <4 x i32> %2
 787 }
 788
 789 define <4 x i32> @combine_nested_undef_test11(<4 x i32> %A, <4 x i32> %B) {
 790 ; SSE-LABEL: combine_nested_undef_test11:
 791 ; SSE:       # BB#0:
 792 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 793 ; SSE-NEXT:    retq
 794 ;
 795 ; AVX-LABEL: combine_nested_undef_test11:
 796 ; AVX:       # BB#0:
 797 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 798 ; AVX-NEXT:    retq
 799   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 2, i32 5, i32 4>
 800   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 0>
 801   ret <4 x i32> %2
 802 }
 803
 804 define <4 x i32> @combine_nested_undef_test12(<4 x i32> %A, <4 x i32> %B) {
 805 ; SSE-LABEL: combine_nested_undef_test12:
 806 ; SSE:       # BB#0:
 807 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 808 ; SSE-NEXT:    retq
 809 ;
 810 ; AVX1-LABEL: combine_nested_undef_test12:
 811 ; AVX1:       # BB#0:
 812 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 813 ; AVX1-NEXT:    retq
 814 ;
 815 ; AVX2-LABEL: combine_nested_undef_test12:
 816 ; AVX2:       # BB#0:
 817 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 818 ; AVX2-NEXT:    retq
 819   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 0, i32 2, i32 4>
 820   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 0, i32 4>
 821   ret <4 x i32> %2
 822 }
 823
 824 ; The following pair of shuffles is folded into vector %A.
 825 define <4 x i32> @combine_nested_undef_test13(<4 x i32> %A, <4 x i32> %B) {
 826 ; ALL-LABEL: combine_nested_undef_test13:
 827 ; ALL:       # BB#0:
 828 ; ALL-NEXT:    retq
 829   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 4, i32 2, i32 6>
 830   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 0, i32 2, i32 4>
 831   ret <4 x i32> %2
 832 }
 833
 834 ; The following pair of shuffles is folded into vector %B.
 835 define <4 x i32> @combine_nested_undef_test14(<4 x i32> %A, <4 x i32> %B) {
 836 ; SSE-LABEL: combine_nested_undef_test14:
 837 ; SSE:       # BB#0:
 838 ; SSE-NEXT:    movaps %xmm1, %xmm0
 839 ; SSE-NEXT:    retq
 840 ;
 841 ; AVX-LABEL: combine_nested_undef_test14:
 842 ; AVX:       # BB#0:
 843 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
 844 ; AVX-NEXT:    retq
 845   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 846   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 4, i32 1, i32 4>
 847   ret <4 x i32> %2
 848 }
 849
 850
 851 ; Verify that we don't optimize the following cases. We expect more than one shuffle.
 852 ;
 853 ; FIXME: Many of these already don't make sense, and the rest should stop
 854 ; making sense with th enew vector shuffle lowering. Revisit at least testing for
 855 ; it.
 856
 857 define <4 x i32> @combine_nested_undef_test15(<4 x i32> %A, <4 x i32> %B) {
 858 ; SSE-LABEL: combine_nested_undef_test15:
 859 ; SSE:       # BB#0:
 860 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[0,0]
 861 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,1]
 862 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[2,1,0,3]
 863 ; SSE-NEXT:    retq
 864 ;
 865 ; AVX-LABEL: combine_nested_undef_test15:
 866 ; AVX:       # BB#0:
 867 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[0,0]
 868 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[2,0],xmm0[3,1]
 869 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 870 ; AVX-NEXT:    retq
 871   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 872   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 873   ret <4 x i32> %2
 874 }
 875
 876 define <4 x i32> @combine_nested_undef_test16(<4 x i32> %A, <4 x i32> %B) {
 877 ; SSE2-LABEL: combine_nested_undef_test16:
 878 ; SSE2:       # BB#0:
 879 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 880 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 881 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 882 ; SSE2-NEXT:    retq
 883 ;
 884 ; SSSE3-LABEL: combine_nested_undef_test16:
 885 ; SSSE3:       # BB#0:
 886 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 887 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 888 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 889 ; SSSE3-NEXT:    retq
 890 ;
 891 ; SSE41-LABEL: combine_nested_undef_test16:
 892 ; SSE41:       # BB#0:
 893 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 894 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 895 ; SSE41-NEXT:    retq
 896 ;
 897 ; AVX1-LABEL: combine_nested_undef_test16:
 898 ; AVX1:       # BB#0:
 899 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 900 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 901 ; AVX1-NEXT:    retq
 902 ;
 903 ; AVX2-LABEL: combine_nested_undef_test16:
 904 ; AVX2:       # BB#0:
 905 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 906 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 907 ; AVX2-NEXT:    retq
 908   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 909   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 910   ret <4 x i32> %2
 911 }
 912
 913 define <4 x i32> @combine_nested_undef_test17(<4 x i32> %A, <4 x i32> %B) {
 914 ; SSE-LABEL: combine_nested_undef_test17:
 915 ; SSE:       # BB#0:
 916 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 917 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[3,1]
 918 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[2,1,0,3]
 919 ; SSE-NEXT:    retq
 920 ;
 921 ; AVX-LABEL: combine_nested_undef_test17:
 922 ; AVX:       # BB#0:
 923 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 924 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[3,1]
 925 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 926 ; AVX-NEXT:    retq
 927   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 928   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 929   ret <4 x i32> %2
 930 }
 931
 932 define <4 x i32> @combine_nested_undef_test18(<4 x i32> %A, <4 x i32> %B) {
 933 ; SSE-LABEL: combine_nested_undef_test18:
 934 ; SSE:       # BB#0:
 935 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 936 ; SSE-NEXT:    retq
 937 ;
 938 ; AVX-LABEL: combine_nested_undef_test18:
 939 ; AVX:       # BB#0:
 940 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 941 ; AVX-NEXT:    retq
 942   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
 943   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 0, i32 3>
 944   ret <4 x i32> %2
 945 }
 946
 947 define <4 x i32> @combine_nested_undef_test19(<4 x i32> %A, <4 x i32> %B) {
 948 ; SSE-LABEL: combine_nested_undef_test19:
 949 ; SSE:       # BB#0:
 950 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[0,0]
 951 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,2]
 952 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,0,0,0]
 953 ; SSE-NEXT:    retq
 954 ;
 955 ; AVX-LABEL: combine_nested_undef_test19:
 956 ; AVX:       # BB#0:
 957 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[0,0]
 958 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,2]
 959 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,0,0,0]
 960 ; AVX-NEXT:    retq
 961   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 5, i32 6>
 962   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 0, i32 0, i32 0>
 963   ret <4 x i32> %2
 964 }
 965
 966 define <4 x i32> @combine_nested_undef_test20(<4 x i32> %A, <4 x i32> %B) {
 967 ; SSE-LABEL: combine_nested_undef_test20:
 968 ; SSE:       # BB#0:
 969 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,2],xmm1[0,0]
 970 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 971 ; SSE-NEXT:    retq
 972 ;
 973 ; AVX-LABEL: combine_nested_undef_test20:
 974 ; AVX:       # BB#0:
 975 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[3,2],xmm1[0,0]
 976 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 977 ; AVX-NEXT:    retq
 978   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 3, i32 2, i32 4, i32 4>
 979   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 980   ret <4 x i32> %2
 981 }
 982
 983 define <4 x i32> @combine_nested_undef_test21(<4 x i32> %A, <4 x i32> %B) {
 984 ; SSE-LABEL: combine_nested_undef_test21:
 985 ; SSE:       # BB#0:
 986 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 987 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[3,1]
 988 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
 989 ; SSE-NEXT:    retq
 990 ;
 991 ; AVX-LABEL: combine_nested_undef_test21:
 992 ; AVX:       # BB#0:
 993 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 994 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[3,1]
 995 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,3]
 996 ; AVX-NEXT:    retq
 997   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 998   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
 999   ret <4 x i32> %2
1000 }
1001
1002
1003 ; Test that we correctly combine shuffles according to rule
1004 ;  shuffle(shuffle(x, y), undef) -> shuffle(y, undef)
1005
1006 define <4 x i32> @combine_nested_undef_test22(<4 x i32> %A, <4 x i32> %B) {
1007 ; SSE-LABEL: combine_nested_undef_test22:
1008 ; SSE:       # BB#0:
1009 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1010 ; SSE-NEXT:    retq
1011 ;
1012 ; AVX-LABEL: combine_nested_undef_test22:
1013 ; AVX:       # BB#0:
1014 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1015 ; AVX-NEXT:    retq
1016   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1017   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 3>
1018   ret <4 x i32> %2
1019 }
1020
1021 define <4 x i32> @combine_nested_undef_test23(<4 x i32> %A, <4 x i32> %B) {
1022 ; SSE-LABEL: combine_nested_undef_test23:
1023 ; SSE:       # BB#0:
1024 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1025 ; SSE-NEXT:    retq
1026 ;
1027 ; AVX-LABEL: combine_nested_undef_test23:
1028 ; AVX:       # BB#0:
1029 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1030 ; AVX-NEXT:    retq
1031   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1032   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1033   ret <4 x i32> %2
1034 }
1035
1036 define <4 x i32> @combine_nested_undef_test24(<4 x i32> %A, <4 x i32> %B) {
1037 ; SSE-LABEL: combine_nested_undef_test24:
1038 ; SSE:       # BB#0:
1039 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1040 ; SSE-NEXT:    retq
1041 ;
1042 ; AVX-LABEL: combine_nested_undef_test24:
1043 ; AVX:       # BB#0:
1044 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1045 ; AVX-NEXT:    retq
1046   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1047   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 3, i32 2, i32 4>
1048   ret <4 x i32> %2
1049 }
1050
1051 define <4 x i32> @combine_nested_undef_test25(<4 x i32> %A, <4 x i32> %B) {
1052 ; SSE-LABEL: combine_nested_undef_test25:
1053 ; SSE:       # BB#0:
1054 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1055 ; SSE-NEXT:    retq
1056 ;
1057 ; AVX1-LABEL: combine_nested_undef_test25:
1058 ; AVX1:       # BB#0:
1059 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1060 ; AVX1-NEXT:    retq
1061 ;
1062 ; AVX2-LABEL: combine_nested_undef_test25:
1063 ; AVX2:       # BB#0:
1064 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1065 ; AVX2-NEXT:    retq
1066   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 5, i32 2, i32 4>
1067   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 1, i32 3, i32 1>
1068   ret <4 x i32> %2
1069 }
1070
1071 define <4 x i32> @combine_nested_undef_test26(<4 x i32> %A, <4 x i32> %B) {
1072 ; SSE-LABEL: combine_nested_undef_test26:
1073 ; SSE:       # BB#0:
1074 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1075 ; SSE-NEXT:    retq
1076 ;
1077 ; AVX-LABEL: combine_nested_undef_test26:
1078 ; AVX:       # BB#0:
1079 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1080 ; AVX-NEXT:    retq
1081   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 6, i32 7>
1082   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 2, i32 3>
1083   ret <4 x i32> %2
1084 }
1085
1086 define <4 x i32> @combine_nested_undef_test27(<4 x i32> %A, <4 x i32> %B) {
1087 ; SSE-LABEL: combine_nested_undef_test27:
1088 ; SSE:       # BB#0:
1089 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1090 ; SSE-NEXT:    retq
1091 ;
1092 ; AVX1-LABEL: combine_nested_undef_test27:
1093 ; AVX1:       # BB#0:
1094 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1095 ; AVX1-NEXT:    retq
1096 ;
1097 ; AVX2-LABEL: combine_nested_undef_test27:
1098 ; AVX2:       # BB#0:
1099 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1100 ; AVX2-NEXT:    retq
1101   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 2, i32 1, i32 5, i32 4>
1102   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 2, i32 3, i32 2>
1103   ret <4 x i32> %2
1104 }
1105
1106 define <4 x i32> @combine_nested_undef_test28(<4 x i32> %A, <4 x i32> %B) {
1107 ; SSE-LABEL: combine_nested_undef_test28:
1108 ; SSE:       # BB#0:
1109 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1110 ; SSE-NEXT:    retq
1111 ;
1112 ; AVX-LABEL: combine_nested_undef_test28:
1113 ; AVX:       # BB#0:
1114 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1115 ; AVX-NEXT:    retq
1116   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
1117   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 3, i32 2>
1118   ret <4 x i32> %2
1119 }
1120
1121 define <4 x float> @combine_test1(<4 x float> %a, <4 x float> %b) {
1122 ; SSE-LABEL: combine_test1:
1123 ; SSE:       # BB#0:
1124 ; SSE-NEXT:    movaps %xmm1, %xmm0
1125 ; SSE-NEXT:    retq
1126 ;
1127 ; AVX-LABEL: combine_test1:
1128 ; AVX:       # BB#0:
1129 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1130 ; AVX-NEXT:    retq
1131   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1132   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1133   ret <4 x float> %2
1134 }
1135
1136 define <4 x float> @combine_test2(<4 x float> %a, <4 x float> %b) {
1137 ; SSE2-LABEL: combine_test2:
1138 ; SSE2:       # BB#0:
1139 ; SSE2-NEXT:    movss %xmm0, %xmm1
1140 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1141 ; SSE2-NEXT:    retq
1142 ;
1143 ; SSSE3-LABEL: combine_test2:
1144 ; SSSE3:       # BB#0:
1145 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1146 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1147 ; SSSE3-NEXT:    retq
1148 ;
1149 ; SSE41-LABEL: combine_test2:
1150 ; SSE41:       # BB#0:
1151 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1152 ; SSE41-NEXT:    retq
1153 ;
1154 ; AVX-LABEL: combine_test2:
1155 ; AVX:       # BB#0:
1156 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1157 ; AVX-NEXT:    retq
1158   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1159   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1160   ret <4 x float> %2
1161 }
1162
1163 define <4 x float> @combine_test3(<4 x float> %a, <4 x float> %b) {
1164 ; SSE-LABEL: combine_test3:
1165 ; SSE:       # BB#0:
1166 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1167 ; SSE-NEXT:    retq
1168 ;
1169 ; AVX-LABEL: combine_test3:
1170 ; AVX:       # BB#0:
1171 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1172 ; AVX-NEXT:    retq
1173   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1174   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1175   ret <4 x float> %2
1176 }
1177
1178 define <4 x float> @combine_test4(<4 x float> %a, <4 x float> %b) {
1179 ; SSE-LABEL: combine_test4:
1180 ; SSE:       # BB#0:
1181 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1182 ; SSE-NEXT:    movapd %xmm1, %xmm0
1183 ; SSE-NEXT:    retq
1184 ;
1185 ; AVX-LABEL: combine_test4:
1186 ; AVX:       # BB#0:
1187 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1188 ; AVX-NEXT:    retq
1189   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1190   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1191   ret <4 x float> %2
1192 }
1193
1194 define <4 x float> @combine_test5(<4 x float> %a, <4 x float> %b) {
1195 ; SSE2-LABEL: combine_test5:
1196 ; SSE2:       # BB#0:
1197 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1198 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1199 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1200 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1201 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1202 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1203 ; SSE2-NEXT:    retq
1204 ;
1205 ; SSSE3-LABEL: combine_test5:
1206 ; SSSE3:       # BB#0:
1207 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1208 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1209 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1210 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1211 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1212 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1213 ; SSSE3-NEXT:    retq
1214 ;
1215 ; SSE41-LABEL: combine_test5:
1216 ; SSE41:       # BB#0:
1217 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1218 ; SSE41-NEXT:    retq
1219 ;
1220 ; AVX-LABEL: combine_test5:
1221 ; AVX:       # BB#0:
1222 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1223 ; AVX-NEXT:    retq
1224   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1225   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1226   ret <4 x float> %2
1227 }
1228
1229 define <4 x i32> @combine_test6(<4 x i32> %a, <4 x i32> %b) {
1230 ; SSE-LABEL: combine_test6:
1231 ; SSE:       # BB#0:
1232 ; SSE-NEXT:    movaps %xmm1, %xmm0
1233 ; SSE-NEXT:    retq
1234 ;
1235 ; AVX-LABEL: combine_test6:
1236 ; AVX:       # BB#0:
1237 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1238 ; AVX-NEXT:    retq
1239   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1240   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1241   ret <4 x i32> %2
1242 }
1243
1244 define <4 x i32> @combine_test7(<4 x i32> %a, <4 x i32> %b) {
1245 ; SSE2-LABEL: combine_test7:
1246 ; SSE2:       # BB#0:
1247 ; SSE2-NEXT:    movss %xmm0, %xmm1
1248 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1249 ; SSE2-NEXT:    retq
1250 ;
1251 ; SSSE3-LABEL: combine_test7:
1252 ; SSSE3:       # BB#0:
1253 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1254 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1255 ; SSSE3-NEXT:    retq
1256 ;
1257 ; SSE41-LABEL: combine_test7:
1258 ; SSE41:       # BB#0:
1259 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1260 ; SSE41-NEXT:    retq
1261 ;
1262 ; AVX1-LABEL: combine_test7:
1263 ; AVX1:       # BB#0:
1264 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1265 ; AVX1-NEXT:    retq
1266 ;
1267 ; AVX2-LABEL: combine_test7:
1268 ; AVX2:       # BB#0:
1269 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1270 ; AVX2-NEXT:    retq
1271   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1272   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1273   ret <4 x i32> %2
1274 }
1275
1276 define <4 x i32> @combine_test8(<4 x i32> %a, <4 x i32> %b) {
1277 ; SSE-LABEL: combine_test8:
1278 ; SSE:       # BB#0:
1279 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1280 ; SSE-NEXT:    retq
1281 ;
1282 ; AVX-LABEL: combine_test8:
1283 ; AVX:       # BB#0:
1284 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1285 ; AVX-NEXT:    retq
1286   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1287   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1288   ret <4 x i32> %2
1289 }
1290
1291 define <4 x i32> @combine_test9(<4 x i32> %a, <4 x i32> %b) {
1292 ; SSE-LABEL: combine_test9:
1293 ; SSE:       # BB#0:
1294 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1295 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1296 ; SSE-NEXT:    retq
1297 ;
1298 ; AVX-LABEL: combine_test9:
1299 ; AVX:       # BB#0:
1300 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1301 ; AVX-NEXT:    retq
1302   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1303   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1304   ret <4 x i32> %2
1305 }
1306
1307 define <4 x i32> @combine_test10(<4 x i32> %a, <4 x i32> %b) {
1308 ; SSE2-LABEL: combine_test10:
1309 ; SSE2:       # BB#0:
1310 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1311 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1312 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1313 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1314 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1315 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1316 ; SSE2-NEXT:    retq
1317 ;
1318 ; SSSE3-LABEL: combine_test10:
1319 ; SSSE3:       # BB#0:
1320 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1321 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1322 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1323 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1324 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1325 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1326 ; SSSE3-NEXT:    retq
1327 ;
1328 ; SSE41-LABEL: combine_test10:
1329 ; SSE41:       # BB#0:
1330 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1331 ; SSE41-NEXT:    retq
1332 ;
1333 ; AVX1-LABEL: combine_test10:
1334 ; AVX1:       # BB#0:
1335 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1336 ; AVX1-NEXT:    retq
1337 ;
1338 ; AVX2-LABEL: combine_test10:
1339 ; AVX2:       # BB#0:
1340 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1341 ; AVX2-NEXT:    retq
1342   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1343   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1344   ret <4 x i32> %2
1345 }
1346
1347 define <4 x float> @combine_test11(<4 x float> %a, <4 x float> %b) {
1348 ; ALL-LABEL: combine_test11:
1349 ; ALL:       # BB#0:
1350 ; ALL-NEXT:    retq
1351   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1352   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1353   ret <4 x float> %2
1354 }
1355
1356 define <4 x float> @combine_test12(<4 x float> %a, <4 x float> %b) {
1357 ; SSE2-LABEL: combine_test12:
1358 ; SSE2:       # BB#0:
1359 ; SSE2-NEXT:    movss %xmm0, %xmm1
1360 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1361 ; SSE2-NEXT:    retq
1362 ;
1363 ; SSSE3-LABEL: combine_test12:
1364 ; SSSE3:       # BB#0:
1365 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1366 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1367 ; SSSE3-NEXT:    retq
1368 ;
1369 ; SSE41-LABEL: combine_test12:
1370 ; SSE41:       # BB#0:
1371 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1372 ; SSE41-NEXT:    retq
1373 ;
1374 ; AVX-LABEL: combine_test12:
1375 ; AVX:       # BB#0:
1376 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1377 ; AVX-NEXT:    retq
1378   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1379   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1380   ret <4 x float> %2
1381 }
1382
1383 define <4 x float> @combine_test13(<4 x float> %a, <4 x float> %b) {
1384 ; SSE-LABEL: combine_test13:
1385 ; SSE:       # BB#0:
1386 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1387 ; SSE-NEXT:    retq
1388 ;
1389 ; AVX-LABEL: combine_test13:
1390 ; AVX:       # BB#0:
1391 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1392 ; AVX-NEXT:    retq
1393   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1394   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1395   ret <4 x float> %2
1396 }
1397
1398 define <4 x float> @combine_test14(<4 x float> %a, <4 x float> %b) {
1399 ; SSE-LABEL: combine_test14:
1400 ; SSE:       # BB#0:
1401 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1402 ; SSE-NEXT:    retq
1403 ;
1404 ; AVX-LABEL: combine_test14:
1405 ; AVX:       # BB#0:
1406 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1407 ; AVX-NEXT:    retq
1408   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1409   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1410   ret <4 x float> %2
1411 }
1412
1413 define <4 x float> @combine_test15(<4 x float> %a, <4 x float> %b) {
1414 ; SSE2-LABEL: combine_test15:
1415 ; SSE2:       # BB#0:
1416 ; SSE2-NEXT:    movaps %xmm0, %xmm2
1417 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1418 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1419 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1420 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1421 ; SSE2-NEXT:    retq
1422 ;
1423 ; SSSE3-LABEL: combine_test15:
1424 ; SSSE3:       # BB#0:
1425 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
1426 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1427 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1428 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1429 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1430 ; SSSE3-NEXT:    retq
1431 ;
1432 ; SSE41-LABEL: combine_test15:
1433 ; SSE41:       # BB#0:
1434 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1435 ; SSE41-NEXT:    retq
1436 ;
1437 ; AVX-LABEL: combine_test15:
1438 ; AVX:       # BB#0:
1439 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1440 ; AVX-NEXT:    retq
1441   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1442   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1443   ret <4 x float> %2
1444 }
1445
1446 define <4 x i32> @combine_test16(<4 x i32> %a, <4 x i32> %b) {
1447 ; ALL-LABEL: combine_test16:
1448 ; ALL:       # BB#0:
1449 ; ALL-NEXT:    retq
1450   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1451   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1452   ret <4 x i32> %2
1453 }
1454
1455 define <4 x i32> @combine_test17(<4 x i32> %a, <4 x i32> %b) {
1456 ; SSE2-LABEL: combine_test17:
1457 ; SSE2:       # BB#0:
1458 ; SSE2-NEXT:    movss %xmm0, %xmm1
1459 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1460 ; SSE2-NEXT:    retq
1461 ;
1462 ; SSSE3-LABEL: combine_test17:
1463 ; SSSE3:       # BB#0:
1464 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1465 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1466 ; SSSE3-NEXT:    retq
1467 ;
1468 ; SSE41-LABEL: combine_test17:
1469 ; SSE41:       # BB#0:
1470 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1471 ; SSE41-NEXT:    retq
1472 ;
1473 ; AVX1-LABEL: combine_test17:
1474 ; AVX1:       # BB#0:
1475 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1476 ; AVX1-NEXT:    retq
1477 ;
1478 ; AVX2-LABEL: combine_test17:
1479 ; AVX2:       # BB#0:
1480 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1481 ; AVX2-NEXT:    retq
1482   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1483   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1484   ret <4 x i32> %2
1485 }
1486
1487 define <4 x i32> @combine_test18(<4 x i32> %a, <4 x i32> %b) {
1488 ; SSE-LABEL: combine_test18:
1489 ; SSE:       # BB#0:
1490 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1491 ; SSE-NEXT:    retq
1492 ;
1493 ; AVX-LABEL: combine_test18:
1494 ; AVX:       # BB#0:
1495 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1496 ; AVX-NEXT:    retq
1497   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1498   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1499   ret <4 x i32> %2
1500 }
1501
1502 define <4 x i32> @combine_test19(<4 x i32> %a, <4 x i32> %b) {
1503 ; SSE-LABEL: combine_test19:
1504 ; SSE:       # BB#0:
1505 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1506 ; SSE-NEXT:    retq
1507 ;
1508 ; AVX-LABEL: combine_test19:
1509 ; AVX:       # BB#0:
1510 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1511 ; AVX-NEXT:    retq
1512   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1513   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1514   ret <4 x i32> %2
1515 }
1516
1517 define <4 x i32> @combine_test20(<4 x i32> %a, <4 x i32> %b) {
1518 ; SSE2-LABEL: combine_test20:
1519 ; SSE2:       # BB#0:
1520 ; SSE2-NEXT:    movaps %xmm0, %xmm2
1521 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1522 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1523 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1524 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1525 ; SSE2-NEXT:    retq
1526 ;
1527 ; SSSE3-LABEL: combine_test20:
1528 ; SSSE3:       # BB#0:
1529 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
1530 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1531 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1532 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1533 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1534 ; SSSE3-NEXT:    retq
1535 ;
1536 ; SSE41-LABEL: combine_test20:
1537 ; SSE41:       # BB#0:
1538 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1539 ; SSE41-NEXT:    retq
1540 ;
1541 ; AVX1-LABEL: combine_test20:
1542 ; AVX1:       # BB#0:
1543 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1544 ; AVX1-NEXT:    retq
1545 ;
1546 ; AVX2-LABEL: combine_test20:
1547 ; AVX2:       # BB#0:
1548 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1549 ; AVX2-NEXT:    retq
1550   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1551   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1552   ret <4 x i32> %2
1553 }
1554
1555 define <4 x i32> @combine_test21(<8 x i32> %a, <4 x i32>* %ptr) {
1556 ; SSE-LABEL: combine_test21:
1557 ; SSE:       # BB#0:
1558 ; SSE-NEXT:    movdqa %xmm0, %xmm2
1559 ; SSE-NEXT:    punpcklqdq  {{.*#+}} xmm2 = xmm2[0],xmm1[0]
1560 ; SSE-NEXT:    punpckhqdq  {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1561 ; SSE-NEXT:    movdqa %xmm2,
1562 ; SSE-NEXT:    retq
1563 ;
1564 ; AVX1-LABEL: combine_test21:
1565 ; AVX1:       # BB#0:
1566 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
1567 ; AVX1-NEXT:    vpunpcklqdq  {{.*#+}} xmm2 = xmm0[0],xmm1[0]
1568 ; AVX1-NEXT:    vpunpckhqdq  {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1569 ; AVX1-NEXT:    movdqa %xmm2,
1570 ; AVX1-NEXT:    vzeroupper
1571 ; AVX1-NEXT:    retq
1572 ;
1573 ; AVX2-LABEL: combine_test21:
1574 ; AVX2:       # BB#0:
1575 ; AVX2-NEXT:    vextracti128 $1, %ymm0, %xmm1
1576 ; AVX2-NEXT:    vpunpcklqdq  {{.*#+}} xmm2 = xmm0[0],xmm1[0]
1577 ; AVX2-NEXT:    vpunpckhqdq  {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1578 ; AVX2-NEXT:    movdqa %xmm2,
1579 ; AVX2-NEXT:    vzeroupper
1580 ; AVX2-NEXT:    retq
1581   %1 = shufflevector <8 x i32> %a, <8 x i32> %a, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1582   %2 = shufflevector <8 x i32> %a, <8 x i32> %a, <4 x i32> <i32 2, i32 3, i32 6, i32 7>
1583   store <4 x i32> %1, <4 x i32>* %ptr, align 16
1584   ret <4 x i32> %2
1585 }
1586
1587 define <8 x float> @combine_test22(<2 x float>* %a, <2 x float>* %b) {
1588 ; SSE-LABEL: combine_test22:
1589 ; SSE:       # BB#0:
1590 ; SSE-NEXT:    movq    (%rdi), %xmm0
1591 ; SSE-NEXT:    movhpd  (%rsi), %xmm0
1592 ; SSE-NEXT:    retq
1593 ;
1594 ; AVX1-LABEL: combine_test22:
1595 ; AVX1:       # BB#0:
1596 ; AVX1-NEXT:    vmovq    (%rdi), %xmm0
1597 ; AVX1-NEXT:    vmovhpd  (%rsi), %xmm0, %xmm0
1598 ; AVX1-NEXT:    retq
1599 ;
1600 ; Current AVX2 lowering of this is still awful, not adding a test case.
1601   %1 = load <2 x float>* %a, align 8
1602   %2 = load <2 x float>* %b, align 8
1603   %3 = shufflevector <2 x float> %1, <2 x float> %2, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef>
1604   ret <8 x float> %3
1605 }
1606
1607 ; Check some negative cases.
1608 ; FIXME: Do any of these really make sense? Are they redundant with the above tests?
1609
1610 define <4 x float> @combine_test1b(<4 x float> %a, <4 x float> %b) {
1611 ; SSE-LABEL: combine_test1b:
1612 ; SSE:       # BB#0:
1613 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1,2,0]
1614 ; SSE-NEXT:    movaps %xmm1, %xmm0
1615 ; SSE-NEXT:    retq
1616 ;
1617 ; AVX-LABEL: combine_test1b:
1618 ; AVX:       # BB#0:
1619 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[0,1,2,0]
1620 ; AVX-NEXT:    retq
1621   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1622   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 0>
1623   ret <4 x float> %2
1624 }
1625
1626 define <4 x float> @combine_test2b(<4 x float> %a, <4 x float> %b) {
1627 ; SSE2-LABEL: combine_test2b:
1628 ; SSE2:       # BB#0:
1629 ; SSE2-NEXT:    movlhps {{.*#+}} xmm1 = xmm1[0,0]
1630 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1631 ; SSE2-NEXT:    retq
1632 ;
1633 ; SSSE3-LABEL: combine_test2b:
1634 ; SSSE3:       # BB#0:
1635 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm1 = xmm1[0,0]
1636 ; SSSE3-NEXT:    movapd %xmm1, %xmm0
1637 ; SSSE3-NEXT:    retq
1638 ;
1639 ; SSE41-LABEL: combine_test2b:
1640 ; SSE41:       # BB#0:
1641 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm1 = xmm1[0,0]
1642 ; SSE41-NEXT:    movapd %xmm1, %xmm0
1643 ; SSE41-NEXT:    retq
1644 ;
1645 ; AVX-LABEL: combine_test2b:
1646 ; AVX:       # BB#0:
1647 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm1[0,0]
1648 ; AVX-NEXT:    retq
1649   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1650   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 0, i32 5>
1651   ret <4 x float> %2
1652 }
1653
1654 define <4 x float> @combine_test3b(<4 x float> %a, <4 x float> %b) {
1655 ; SSE-LABEL: combine_test3b:
1656 ; SSE:       # BB#0:
1657 ; SSE-NEXT:    movaps %xmm1, %xmm2
1658 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm0[3,0]
1659 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm2[0,2]
1660 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[3,3]
1661 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1662 ; SSE-NEXT:    retq
1663 ;
1664 ; AVX-LABEL: combine_test3b:
1665 ; AVX:       # BB#0:
1666 ; AVX-NEXT:    vshufps {{.*#+}} xmm2 = xmm1[2,0],xmm0[3,0]
1667 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm2[0,2]
1668 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[3,3]
1669 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1670 ; AVX-NEXT:    retq
1671   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 0, i32 6, i32 3>
1672   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 7, i32 2, i32 7>
1673   ret <4 x float> %2
1674 }
1675
1676 define <4 x float> @combine_test4b(<4 x float> %a, <4 x float> %b) {
1677 ; SSE-LABEL: combine_test4b:
1678 ; SSE:       # BB#0:
1679 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1,2,3]
1680 ; SSE-NEXT:    movaps %xmm1, %xmm0
1681 ; SSE-NEXT:    retq
1682 ;
1683 ; AVX-LABEL: combine_test4b:
1684 ; AVX:       # BB#0:
1685 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[1,1,2,3]
1686 ; AVX-NEXT:    retq
1687   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1688   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 5, i32 5, i32 2, i32 7>
1689   ret <4 x float> %2
1690 }
1691
1692
1693 ; Verify that we correctly fold shuffles even when we use illegal vector types.
1694
1695 define <4 x i8> @combine_test1c(<4 x i8>* %a, <4 x i8>* %b) {
1696 ; SSE2-LABEL: combine_test1c:
1697 ; SSE2:       # BB#0:
1698 ; SSE2-NEXT:    movd (%rdi), %xmm1
1699 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1700 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1701 ; SSE2-NEXT:    movd (%rsi), %xmm0
1702 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1703 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1704 ; SSE2-NEXT:    movss %xmm1, %xmm0
1705 ; SSE2-NEXT:    retq
1706 ;
1707 ; SSSE3-LABEL: combine_test1c:
1708 ; SSSE3:       # BB#0:
1709 ; SSSE3-NEXT:    movd (%rdi), %xmm1
1710 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1711 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1712 ; SSSE3-NEXT:    movd (%rsi), %xmm0
1713 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1714 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1715 ; SSSE3-NEXT:    movss %xmm1, %xmm0
1716 ; SSSE3-NEXT:    retq
1717 ;
1718 ; SSE41-LABEL: combine_test1c:
1719 ; SSE41:       # BB#0:
1720 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1721 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1722 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3,4,5,6,7]
1723 ; SSE41-NEXT:    retq
1724 ;
1725 ; AVX1-LABEL: combine_test1c:
1726 ; AVX1:       # BB#0:
1727 ; AVX1-NEXT:    vpmovzxbd (%rdi), %xmm0
1728 ; AVX1-NEXT:    vpmovzxbd (%rsi), %xmm1
1729 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1730 ; AVX1-NEXT:    retq
1731 ;
1732 ; AVX2-LABEL: combine_test1c:
1733 ; AVX2:       # BB#0:
1734 ; AVX2-NEXT:    vpmovzxbd (%rdi), %xmm0
1735 ; AVX2-NEXT:    vpmovzxbd (%rsi), %xmm1
1736 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1737 ; AVX2-NEXT:    retq
1738   %A = load <4 x i8>* %a
1739   %B = load <4 x i8>* %b
1740   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1741   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1742   ret <4 x i8> %2
1743 }
1744
1745 define <4 x i8> @combine_test2c(<4 x i8>* %a, <4 x i8>* %b) {
1746 ; SSE2-LABEL: combine_test2c:
1747 ; SSE2:       # BB#0:
1748 ; SSE2-NEXT:    movd (%rdi), %xmm0
1749 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1750 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1751 ; SSE2-NEXT:    movd (%rsi), %xmm1
1752 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1753 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1754 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1755 ; SSE2-NEXT:    retq
1756 ;
1757 ; SSSE3-LABEL: combine_test2c:
1758 ; SSSE3:       # BB#0:
1759 ; SSSE3-NEXT:    movd (%rdi), %xmm0
1760 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1761 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1762 ; SSSE3-NEXT:    movd (%rsi), %xmm1
1763 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1764 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1765 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1766 ; SSSE3-NEXT:    retq
1767 ;
1768 ; SSE41-LABEL: combine_test2c:
1769 ; SSE41:       # BB#0:
1770 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm0
1771 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm1
1772 ; SSE41-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1773 ; SSE41-NEXT:    retq
1774 ;
1775 ; AVX-LABEL: combine_test2c:
1776 ; AVX:       # BB#0:
1777 ; AVX-NEXT:    vpmovzxbd (%rdi), %xmm0
1778 ; AVX-NEXT:    vpmovzxbd (%rsi), %xmm1
1779 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1780 ; AVX-NEXT:    retq
1781   %A = load <4 x i8>* %a
1782   %B = load <4 x i8>* %b
1783   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 1, i32 5>
1784   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1785   ret <4 x i8> %2
1786 }
1787
1788 define <4 x i8> @combine_test3c(<4 x i8>* %a, <4 x i8>* %b) {
1789 ; SSE2-LABEL: combine_test3c:
1790 ; SSE2:       # BB#0:
1791 ; SSE2-NEXT:    movd (%rdi), %xmm1
1792 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1793 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1794 ; SSE2-NEXT:    movd (%rsi), %xmm0
1795 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1796 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1797 ; SSE2-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1798 ; SSE2-NEXT:    retq
1799 ;
1800 ; SSSE3-LABEL: combine_test3c:
1801 ; SSSE3:       # BB#0:
1802 ; SSSE3-NEXT:    movd (%rdi), %xmm1
1803 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1804 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1805 ; SSSE3-NEXT:    movd (%rsi), %xmm0
1806 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1807 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1808 ; SSSE3-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1809 ; SSSE3-NEXT:    retq
1810 ;
1811 ; SSE41-LABEL: combine_test3c:
1812 ; SSE41:       # BB#0:
1813 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1814 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1815 ; SSE41-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1816 ; SSE41-NEXT:    retq
1817 ;
1818 ; AVX-LABEL: combine_test3c:
1819 ; AVX:       # BB#0:
1820 ; AVX-NEXT:    vpmovzxbd (%rdi), %xmm0
1821 ; AVX-NEXT:    vpmovzxbd (%rsi), %xmm1
1822 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1823 ; AVX-NEXT:    retq
1824   %A = load <4 x i8>* %a
1825   %B = load <4 x i8>* %b
1826   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1827   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1828   ret <4 x i8> %2
1829 }
1830
1831 define <4 x i8> @combine_test4c(<4 x i8>* %a, <4 x i8>* %b) {
1832 ; SSE2-LABEL: combine_test4c:
1833 ; SSE2:       # BB#0:
1834 ; SSE2-NEXT:    movd (%rdi), %xmm1
1835 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1836 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1837 ; SSE2-NEXT:    movd (%rsi), %xmm2
1838 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
1839 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
1840 ; SSE2-NEXT:    movdqa %xmm2, %xmm0
1841 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1842 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1843 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[3,0],xmm0[2,0]
1844 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,0]
1845 ; SSE2-NEXT:    retq
1846 ;
1847 ; SSSE3-LABEL: combine_test4c:
1848 ; SSSE3:       # BB#0:
1849 ; SSSE3-NEXT:    movd (%rdi), %xmm1
1850 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1851 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1852 ; SSSE3-NEXT:    movd (%rsi), %xmm2
1853 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
1854 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
1855 ; SSSE3-NEXT:    movdqa %xmm2, %xmm0
1856 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1857 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1858 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[3,0],xmm0[2,0]
1859 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,0]
1860 ; SSSE3-NEXT:    retq
1861 ;
1862 ; SSE41-LABEL: combine_test4c:
1863 ; SSE41:       # BB#0:
1864 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1865 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1866 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1867 ; SSE41-NEXT:    retq
1868 ;
1869 ; AVX1-LABEL: combine_test4c:
1870 ; AVX1:       # BB#0:
1871 ; AVX1-NEXT:    vpmovzxbd (%rdi), %xmm0
1872 ; AVX1-NEXT:    vpmovzxbd (%rsi), %xmm1
1873 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1874 ; AVX1-NEXT:    retq
1875 ;
1876 ; AVX2-LABEL: combine_test4c:
1877 ; AVX2:       # BB#0:
1878 ; AVX2-NEXT:    vpmovzxbd (%rdi), %xmm0
1879 ; AVX2-NEXT:    vpmovzxbd (%rsi), %xmm1
1880 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1881 ; AVX2-NEXT:    retq
1882   %A = load <4 x i8>* %a
1883   %B = load <4 x i8>* %b
1884   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1885   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1886   ret <4 x i8> %2
1887 }
1888
1889
1890 ; The following test cases are generated from this C++ code
1891 ;
1892 ;__m128 blend_01(__m128 a, __m128 b)
1893 ;{
1894 ;  __m128 s = a;
1895 ;  s = _mm_blend_ps( s, b, 1<<0 );
1896 ;  s = _mm_blend_ps( s, b, 1<<1 );
1897 ;  return s;
1898 ;}
1899 ;
1900 ;__m128 blend_02(__m128 a, __m128 b)
1901 ;{
1902 ;  __m128 s = a;
1903 ;  s = _mm_blend_ps( s, b, 1<<0 );
1904 ;  s = _mm_blend_ps( s, b, 1<<2 );
1905 ;  return s;
1906 ;}
1907 ;
1908 ;__m128 blend_123(__m128 a, __m128 b)
1909 ;{
1910 ;  __m128 s = a;
1911 ;  s = _mm_blend_ps( s, b, 1<<1 );
1912 ;  s = _mm_blend_ps( s, b, 1<<2 );
1913 ;  s = _mm_blend_ps( s, b, 1<<3 );
1914 ;  return s;
1915 ;}
1916
1917 ; Ideally, we should collapse the following shuffles into a single one.
1918
1919 define <4 x float> @combine_blend_01(<4 x float> %a, <4 x float> %b) {
1920 ; SSE2-LABEL: combine_blend_01:
1921 ; SSE2:       # BB#0:
1922 ; SSE2-NEXT:    movsd %xmm1, %xmm0
1923 ; SSE2-NEXT:    retq
1924 ;
1925 ; SSSE3-LABEL: combine_blend_01:
1926 ; SSSE3:       # BB#0:
1927 ; SSSE3-NEXT:    movsd %xmm1, %xmm0
1928 ; SSSE3-NEXT:    retq
1929 ;
1930 ; SSE41-LABEL: combine_blend_01:
1931 ; SSE41:       # BB#0:
1932 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1933 ; SSE41-NEXT:    retq
1934 ;
1935 ; AVX-LABEL: combine_blend_01:
1936 ; AVX:       # BB#0:
1937 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1938 ; AVX-NEXT:    retq
1939   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 undef, i32 2, i32 3>
1940   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1941   ret <4 x float> %shuffle6
1942 }
1943
1944 define <4 x float> @combine_blend_02(<4 x float> %a, <4 x float> %b) {
1945 ; SSE2-LABEL: combine_blend_02:
1946 ; SSE2:       # BB#0:
1947 ; SSE2-NEXT:    movss %xmm1, %xmm0
1948 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1949 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1950 ; SSE2-NEXT:    retq
1951 ;
1952 ; SSSE3-LABEL: combine_blend_02:
1953 ; SSSE3:       # BB#0:
1954 ; SSSE3-NEXT:    movss %xmm1, %xmm0
1955 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1956 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1957 ; SSSE3-NEXT:    retq
1958 ;
1959 ; SSE41-LABEL: combine_blend_02:
1960 ; SSE41:       # BB#0:
1961 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1962 ; SSE41-NEXT:    retq
1963 ;
1964 ; AVX-LABEL: combine_blend_02:
1965 ; AVX:       # BB#0:
1966 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1967 ; AVX-NEXT:    retq
1968   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 undef, i32 3>
1969   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1970   ret <4 x float> %shuffle6
1971 }
1972
1973 define <4 x float> @combine_blend_123(<4 x float> %a, <4 x float> %b) {
1974 ; SSE2-LABEL: combine_blend_123:
1975 ; SSE2:       # BB#0:
1976 ; SSE2-NEXT:    movss %xmm0, %xmm1
1977 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1978 ; SSE2-NEXT:    retq
1979 ;
1980 ; SSSE3-LABEL: combine_blend_123:
1981 ; SSSE3:       # BB#0:
1982 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1983 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1984 ; SSSE3-NEXT:    retq
1985 ;
1986 ; SSE41-LABEL: combine_blend_123:
1987 ; SSE41:       # BB#0:
1988 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1989 ; SSE41-NEXT:    retq
1990 ;
1991 ; AVX-LABEL: combine_blend_123:
1992 ; AVX:       # BB#0:
1993 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1994 ; AVX-NEXT:    retq
1995   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 undef, i32 undef>
1996   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 undef>
1997   %shuffle12 = shufflevector <4 x float> %shuffle6, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1998   ret <4 x float> %shuffle12
1999 }
2000
2001 define <4 x i32> @combine_test_movhl_1(<4 x i32> %a, <4 x i32> %b) {
2002 ; SSE-LABEL: combine_test_movhl_1:
2003 ; SSE:       # BB#0:
2004 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2005 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2006 ; SSE-NEXT:    retq
2007 ;
2008 ; AVX-LABEL: combine_test_movhl_1:
2009 ; AVX:       # BB#0:
2010 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2011 ; AVX-NEXT:    retq
2012   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 7, i32 5, i32 3>
2013   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 1, i32 0, i32 3>
2014   ret <4 x i32> %2
2015 }
2016
2017 define <4 x i32> @combine_test_movhl_2(<4 x i32> %a, <4 x i32> %b) {
2018 ; SSE-LABEL: combine_test_movhl_2:
2019 ; SSE:       # BB#0:
2020 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2021 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2022 ; SSE-NEXT:    retq
2023 ;
2024 ; AVX-LABEL: combine_test_movhl_2:
2025 ; AVX:       # BB#0:
2026 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2027 ; AVX-NEXT:    retq
2028   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 0, i32 3, i32 6>
2029   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 3, i32 7, i32 0, i32 2>
2030   ret <4 x i32> %2
2031 }
2032
2033 define <4 x i32> @combine_test_movhl_3(<4 x i32> %a, <4 x i32> %b) {
2034 ; SSE-LABEL: combine_test_movhl_3:
2035 ; SSE:       # BB#0:
2036 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2037 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2038 ; SSE-NEXT:    retq
2039 ;
2040 ; AVX-LABEL: combine_test_movhl_3:
2041 ; AVX:       # BB#0:
2042 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2043 ; AVX-NEXT:    retq
2044   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 7, i32 6, i32 3, i32 2>
2045   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 0, i32 3, i32 2>
2046   ret <4 x i32> %2
2047 }
2048
2049
2050 ; Verify that we fold shuffles according to rule:
2051 ;  (shuffle(shuffle A, Undef, M0), B, M1) -> (shuffle A, B, M2)
2052
2053 define <4 x float> @combine_undef_input_test1(<4 x float> %a, <4 x float> %b) {
2054 ; SSE2-LABEL: combine_undef_input_test1:
2055 ; SSE2:       # BB#0:
2056 ; SSE2-NEXT:    movsd %xmm1, %xmm0
2057 ; SSE2-NEXT:    retq
2058 ;
2059 ; SSSE3-LABEL: combine_undef_input_test1:
2060 ; SSSE3:       # BB#0:
2061 ; SSSE3-NEXT:    movsd %xmm1, %xmm0
2062 ; SSSE3-NEXT:    retq
2063 ;
2064 ; SSE41-LABEL: combine_undef_input_test1:
2065 ; SSE41:       # BB#0:
2066 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2067 ; SSE41-NEXT:    retq
2068 ;
2069 ; AVX-LABEL: combine_undef_input_test1:
2070 ; AVX:       # BB#0:
2071 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2072 ; AVX-NEXT:    retq
2073   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2074   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2075   ret <4 x float> %2
2076 }
2077
2078 define <4 x float> @combine_undef_input_test2(<4 x float> %a, <4 x float> %b) {
2079 ; SSE-LABEL: combine_undef_input_test2:
2080 ; SSE:       # BB#0:
2081 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2082 ; SSE-NEXT:    retq
2083 ;
2084 ; AVX-LABEL: combine_undef_input_test2:
2085 ; AVX:       # BB#0:
2086 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2087 ; AVX-NEXT:    retq
2088   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2089   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2090   ret <4 x float> %2
2091 }
2092
2093 define <4 x float> @combine_undef_input_test3(<4 x float> %a, <4 x float> %b) {
2094 ; SSE-LABEL: combine_undef_input_test3:
2095 ; SSE:       # BB#0:
2096 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2097 ; SSE-NEXT:    retq
2098 ;
2099 ; AVX-LABEL: combine_undef_input_test3:
2100 ; AVX:       # BB#0:
2101 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2102 ; AVX-NEXT:    retq
2103   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2104   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2105   ret <4 x float> %2
2106 }
2107
2108 define <4 x float> @combine_undef_input_test4(<4 x float> %a, <4 x float> %b) {
2109 ; SSE-LABEL: combine_undef_input_test4:
2110 ; SSE:       # BB#0:
2111 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2112 ; SSE-NEXT:    movapd %xmm1, %xmm0
2113 ; SSE-NEXT:    retq
2114 ;
2115 ; AVX-LABEL: combine_undef_input_test4:
2116 ; AVX:       # BB#0:
2117 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2118 ; AVX-NEXT:    retq
2119   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2120   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2121   ret <4 x float> %2
2122 }
2123
2124 define <4 x float> @combine_undef_input_test5(<4 x float> %a, <4 x float> %b) {
2125 ; SSE2-LABEL: combine_undef_input_test5:
2126 ; SSE2:       # BB#0:
2127 ; SSE2-NEXT:    movsd %xmm0, %xmm1
2128 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2129 ; SSE2-NEXT:    retq
2130 ;
2131 ; SSSE3-LABEL: combine_undef_input_test5:
2132 ; SSSE3:       # BB#0:
2133 ; SSSE3-NEXT:    movsd %xmm0, %xmm1
2134 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2135 ; SSSE3-NEXT:    retq
2136 ;
2137 ; SSE41-LABEL: combine_undef_input_test5:
2138 ; SSE41:       # BB#0:
2139 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2140 ; SSE41-NEXT:    retq
2141 ;
2142 ; AVX-LABEL: combine_undef_input_test5:
2143 ; AVX:       # BB#0:
2144 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2145 ; AVX-NEXT:    retq
2146   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2147   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2148   ret <4 x float> %2
2149 }
2150
2151
2152 ; Verify that we fold shuffles according to rule:
2153 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2154
2155 define <4 x float> @combine_undef_input_test6(<4 x float> %a) {
2156 ; ALL-LABEL: combine_undef_input_test6:
2157 ; ALL:       # BB#0:
2158 ; ALL-NEXT:    retq
2159   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2160   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2161   ret <4 x float> %2
2162 }
2163
2164 define <4 x float> @combine_undef_input_test7(<4 x float> %a) {
2165 ; SSE2-LABEL: combine_undef_input_test7:
2166 ; SSE2:       # BB#0:
2167 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2168 ; SSE2-NEXT:    retq
2169 ;
2170 ; SSSE3-LABEL: combine_undef_input_test7:
2171 ; SSSE3:       # BB#0:
2172 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2173 ; SSSE3-NEXT:    retq
2174 ;
2175 ; SSE41-LABEL: combine_undef_input_test7:
2176 ; SSE41:       # BB#0:
2177 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2178 ; SSE41-NEXT:    retq
2179 ;
2180 ; AVX-LABEL: combine_undef_input_test7:
2181 ; AVX:       # BB#0:
2182 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2183 ; AVX-NEXT:    retq
2184   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2185   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2186   ret <4 x float> %2
2187 }
2188
2189 define <4 x float> @combine_undef_input_test8(<4 x float> %a) {
2190 ; SSE2-LABEL: combine_undef_input_test8:
2191 ; SSE2:       # BB#0:
2192 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2193 ; SSE2-NEXT:    retq
2194 ;
2195 ; SSSE3-LABEL: combine_undef_input_test8:
2196 ; SSSE3:       # BB#0:
2197 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2198 ; SSSE3-NEXT:    retq
2199 ;
2200 ; SSE41-LABEL: combine_undef_input_test8:
2201 ; SSE41:       # BB#0:
2202 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2203 ; SSE41-NEXT:    retq
2204 ;
2205 ; AVX-LABEL: combine_undef_input_test8:
2206 ; AVX:       # BB#0:
2207 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2208 ; AVX-NEXT:    retq
2209   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2210   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2211   ret <4 x float> %2
2212 }
2213
2214 define <4 x float> @combine_undef_input_test9(<4 x float> %a) {
2215 ; SSE-LABEL: combine_undef_input_test9:
2216 ; SSE:       # BB#0:
2217 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2218 ; SSE-NEXT:    retq
2219 ;
2220 ; AVX-LABEL: combine_undef_input_test9:
2221 ; AVX:       # BB#0:
2222 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2223 ; AVX-NEXT:    retq
2224   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2225   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2226   ret <4 x float> %2
2227 }
2228
2229 define <4 x float> @combine_undef_input_test10(<4 x float> %a) {
2230 ; ALL-LABEL: combine_undef_input_test10:
2231 ; ALL:       # BB#0:
2232 ; ALL-NEXT:    retq
2233   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2234   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2235   ret <4 x float> %2
2236 }
2237
2238 define <4 x float> @combine_undef_input_test11(<4 x float> %a, <4 x float> %b) {
2239 ; SSE2-LABEL: combine_undef_input_test11:
2240 ; SSE2:       # BB#0:
2241 ; SSE2-NEXT:    movsd %xmm1, %xmm0
2242 ; SSE2-NEXT:    retq
2243 ;
2244 ; SSSE3-LABEL: combine_undef_input_test11:
2245 ; SSSE3:       # BB#0:
2246 ; SSSE3-NEXT:    movsd %xmm1, %xmm0
2247 ; SSSE3-NEXT:    retq
2248 ;
2249 ; SSE41-LABEL: combine_undef_input_test11:
2250 ; SSE41:       # BB#0:
2251 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2252 ; SSE41-NEXT:    retq
2253 ;
2254 ; AVX-LABEL: combine_undef_input_test11:
2255 ; AVX:       # BB#0:
2256 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2257 ; AVX-NEXT:    retq
2258   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2259   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 6>
2260   ret <4 x float> %2
2261 }
2262
2263 define <4 x float> @combine_undef_input_test12(<4 x float> %a, <4 x float> %b) {
2264 ; SSE-LABEL: combine_undef_input_test12:
2265 ; SSE:       # BB#0:
2266 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2267 ; SSE-NEXT:    retq
2268 ;
2269 ; AVX-LABEL: combine_undef_input_test12:
2270 ; AVX:       # BB#0:
2271 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2272 ; AVX-NEXT:    retq
2273   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2274   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2275   ret <4 x float> %2
2276 }
2277
2278 define <4 x float> @combine_undef_input_test13(<4 x float> %a, <4 x float> %b) {
2279 ; SSE-LABEL: combine_undef_input_test13:
2280 ; SSE:       # BB#0:
2281 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2282 ; SSE-NEXT:    retq
2283 ;
2284 ; AVX-LABEL: combine_undef_input_test13:
2285 ; AVX:       # BB#0:
2286 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2287 ; AVX-NEXT:    retq
2288   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2289   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 5, i32 0, i32 5>
2290   ret <4 x float> %2
2291 }
2292
2293 define <4 x float> @combine_undef_input_test14(<4 x float> %a, <4 x float> %b) {
2294 ; SSE-LABEL: combine_undef_input_test14:
2295 ; SSE:       # BB#0:
2296 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2297 ; SSE-NEXT:    movapd %xmm1, %xmm0
2298 ; SSE-NEXT:    retq
2299 ;
2300 ; AVX-LABEL: combine_undef_input_test14:
2301 ; AVX:       # BB#0:
2302 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2303 ; AVX-NEXT:    retq
2304   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2305   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2306   ret <4 x float> %2
2307 }
2308
2309 define <4 x float> @combine_undef_input_test15(<4 x float> %a, <4 x float> %b) {
2310 ; SSE2-LABEL: combine_undef_input_test15:
2311 ; SSE2:       # BB#0:
2312 ; SSE2-NEXT:    movsd %xmm0, %xmm1
2313 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2314 ; SSE2-NEXT:    retq
2315 ;
2316 ; SSSE3-LABEL: combine_undef_input_test15:
2317 ; SSSE3:       # BB#0:
2318 ; SSSE3-NEXT:    movsd %xmm0, %xmm1
2319 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2320 ; SSSE3-NEXT:    retq
2321 ;
2322 ; SSE41-LABEL: combine_undef_input_test15:
2323 ; SSE41:       # BB#0:
2324 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2325 ; SSE41-NEXT:    retq
2326 ;
2327 ; AVX-LABEL: combine_undef_input_test15:
2328 ; AVX:       # BB#0:
2329 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2330 ; AVX-NEXT:    retq
2331   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2332   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2333   ret <4 x float> %2
2334 }
2335
2336
2337 ; Verify that shuffles are canonicalized according to rules:
2338 ;  shuffle(B, shuffle(A, Undef)) -> shuffle(shuffle(A, Undef), B)
2339 ;
2340 ; This allows to trigger the following combine rule:
2341 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2342 ;
2343 ; As a result, all the shuffle pairs in each function below should be
2344 ; combined into a single legal shuffle operation.
2345
2346 define <4 x float> @combine_undef_input_test16(<4 x float> %a) {
2347 ; ALL-LABEL: combine_undef_input_test16:
2348 ; ALL:       # BB#0:
2349 ; ALL-NEXT:    retq
2350   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2351   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 3>
2352   ret <4 x float> %2
2353 }
2354
2355 define <4 x float> @combine_undef_input_test17(<4 x float> %a) {
2356 ; SSE2-LABEL: combine_undef_input_test17:
2357 ; SSE2:       # BB#0:
2358 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2359 ; SSE2-NEXT:    retq
2360 ;
2361 ; SSSE3-LABEL: combine_undef_input_test17:
2362 ; SSSE3:       # BB#0:
2363 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2364 ; SSSE3-NEXT:    retq
2365 ;
2366 ; SSE41-LABEL: combine_undef_input_test17:
2367 ; SSE41:       # BB#0:
2368 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2369 ; SSE41-NEXT:    retq
2370 ;
2371 ; AVX-LABEL: combine_undef_input_test17:
2372 ; AVX:       # BB#0:
2373 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2374 ; AVX-NEXT:    retq
2375   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2376   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2377   ret <4 x float> %2
2378 }
2379
2380 define <4 x float> @combine_undef_input_test18(<4 x float> %a) {
2381 ; SSE2-LABEL: combine_undef_input_test18:
2382 ; SSE2:       # BB#0:
2383 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2384 ; SSE2-NEXT:    retq
2385 ;
2386 ; SSSE3-LABEL: combine_undef_input_test18:
2387 ; SSSE3:       # BB#0:
2388 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2389 ; SSSE3-NEXT:    retq
2390 ;
2391 ; SSE41-LABEL: combine_undef_input_test18:
2392 ; SSE41:       # BB#0:
2393 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2394 ; SSE41-NEXT:    retq
2395 ;
2396 ; AVX-LABEL: combine_undef_input_test18:
2397 ; AVX:       # BB#0:
2398 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2399 ; AVX-NEXT:    retq
2400   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2401   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 0, i32 5>
2402   ret <4 x float> %2
2403 }
2404
2405 define <4 x float> @combine_undef_input_test19(<4 x float> %a) {
2406 ; SSE-LABEL: combine_undef_input_test19:
2407 ; SSE:       # BB#0:
2408 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2409 ; SSE-NEXT:    retq
2410 ;
2411 ; AVX-LABEL: combine_undef_input_test19:
2412 ; AVX:       # BB#0:
2413 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2414 ; AVX-NEXT:    retq
2415   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2416   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2417   ret <4 x float> %2
2418 }
2419
2420 define <4 x float> @combine_undef_input_test20(<4 x float> %a) {
2421 ; ALL-LABEL: combine_undef_input_test20:
2422 ; ALL:       # BB#0:
2423 ; ALL-NEXT:    retq
2424   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2425   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2426   ret <4 x float> %2
2427 }
2428
2429 ; These tests are designed to test the ability to combine away unnecessary
2430 ; operations feeding into a shuffle. The AVX cases are the important ones as
2431 ; they leverage operations which cannot be done naturally on the entire vector
2432 ; and thus are decomposed into multiple smaller operations.
2433
2434 define <8 x i32> @combine_unneeded_subvector1(<8 x i32> %a) {
2435 ; SSE-LABEL: combine_unneeded_subvector1:
2436 ; SSE:       # BB#0:
2437 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2438 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[3,2,1,0]
2439 ; SSE-NEXT:    movdqa %xmm0, %xmm1
2440 ; SSE-NEXT:    retq
2441 ;
2442 ; AVX1-LABEL: combine_unneeded_subvector1:
2443 ; AVX1:       # BB#0:
2444 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2445 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2446 ; AVX1-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,2,1,0]
2447 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2448 ; AVX1-NEXT:    retq
2449 ;
2450 ; AVX2-LABEL: combine_unneeded_subvector1:
2451 ; AVX2:       # BB#0:
2452 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2453 ; AVX2-NEXT:    vmovdqa {{.*#+}} ymm1 = [7,6,5,4,7,6,5,4]
2454 ; AVX2-NEXT:    vpermd %ymm0, %ymm1, %ymm0
2455 ; AVX2-NEXT:    retq
2456   %b = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2457   %c = shufflevector <8 x i32> %b, <8 x i32> undef, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 7, i32 6, i32 5, i32 4>
2458   ret <8 x i32> %c
2459 }
2460
2461 define <8 x i32> @combine_unneeded_subvector2(<8 x i32> %a, <8 x i32> %b) {
2462 ; SSE-LABEL: combine_unneeded_subvector2:
2463 ; SSE:       # BB#0:
2464 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2465 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[3,2,1,0]
2466 ; SSE-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[3,2,1,0]
2467 ; SSE-NEXT:    retq
2468 ;
2469 ; AVX1-LABEL: combine_unneeded_subvector2:
2470 ; AVX1:       # BB#0:
2471 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2472 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2473 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2474 ; AVX1-NEXT:    vperm2f128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2475 ; AVX1-NEXT:    vpermilps {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2476 ; AVX1-NEXT:    retq
2477 ;
2478 ; AVX2-LABEL: combine_unneeded_subvector2:
2479 ; AVX2:       # BB#0:
2480 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2481 ; AVX2-NEXT:    vperm2i128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2482 ; AVX2-NEXT:    vpshufd {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2483 ; AVX2-NEXT:    retq
2484   %c = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2485   %d = shufflevector <8 x i32> %b, <8 x i32> %c, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 15, i32 14, i32 13, i32 12>
2486   ret <8 x i32> %d
2487 }
2488
2489 define <4 x float> @combine_insertps1(<4 x float> %a, <4 x float> %b) {
2490 ; SSE41-LABEL: combine_insertps1:
2491 ; SSE41:       # BB#0:
2492 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2493 ; SSE41-NEXT:    retq
2494 ;
2495 ; AVX-LABEL: combine_insertps1:
2496 ; AVX:       # BB#0:
2497 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2498 ; AVX-NEXT:    retq
2499
2500   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 6, i32 2, i32 4>
2501   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 5, i32 1, i32 6, i32 3>
2502   ret <4 x float> %d
2503 }
2504
2505 define <4 x float> @combine_insertps2(<4 x float> %a, <4 x float> %b) {
2506 ; SSE41-LABEL: combine_insertps2:
2507 ; SSE41:       # BB#0:
2508 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2509 ; SSE41-NEXT:    retq
2510 ;
2511 ; AVX-LABEL: combine_insertps2:
2512 ; AVX:       # BB#0:
2513 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2514 ; AVX-NEXT:    retq
2515
2516   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 1, i32 6, i32 7>
2517   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2518   ret <4 x float> %d
2519 }
2520
2521 define <4 x float> @combine_insertps3(<4 x float> %a, <4 x float> %b) {
2522 ; SSE41-LABEL: combine_insertps3:
2523 ; SSE41:       # BB#0:
2524 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2525 ; SSE41-NEXT:    retq
2526 ;
2527 ; AVX-LABEL: combine_insertps3:
2528 ; AVX:       # BB#0:
2529 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2530 ; AVX-NEXT:    retq
2531
2532   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2533   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 5, i32 3>
2534   ret <4 x float> %d
2535 }
2536
2537 define <4 x float> @combine_insertps4(<4 x float> %a, <4 x float> %b) {
2538 ; SSE41-LABEL: combine_insertps4:
2539 ; SSE41:       # BB#0:
2540 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2541 ; SSE41-NEXT:    retq
2542 ;
2543 ; AVX-LABEL: combine_insertps4:
2544 ; AVX:       # BB#0:
2545 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2546 ; AVX-NEXT:    retq
2547
2548   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2549   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 6, i32 5>
2550   ret <4 x float> %d
2551 }