test/CodeGen/X86/vector-shuffle-combining.ll

   1 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse2 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE2
   2 ; RUN: llc < %s -mcpu=x86-64 -mattr=+ssse3 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSSE3
   3 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse4.1 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE41
   4 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX1
   5 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx2 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX2
   6 ;
   7 ; Verify that the DAG combiner correctly folds bitwise operations across
   8 ; shuffles, nested shuffles with undef, pairs of nested shuffles, and other
   9 ; basic and always-safe patterns. Also test that the DAG combiner will combine
  10 ; target-specific shuffle instructions where reasonable.
  11
  12 target triple = "x86_64-unknown-unknown"
  13
  14 declare <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32>, i8)
  15 declare <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16>, i8)
  16 declare <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16>, i8)
  17
  18 define <4 x i32> @combine_pshufd1(<4 x i32> %a) {
  19 ; ALL-LABEL: combine_pshufd1:
  20 ; ALL:       # BB#0: # %entry
  21 ; ALL-NEXT:    retq
  22 entry:
  23   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  24   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 27)
  25   ret <4 x i32> %c
  26 }
  27
  28 define <4 x i32> @combine_pshufd2(<4 x i32> %a) {
  29 ; ALL-LABEL: combine_pshufd2:
  30 ; ALL:       # BB#0: # %entry
  31 ; ALL-NEXT:    retq
  32 entry:
  33   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  34   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  35   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 -28)
  36   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  37   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  38   ret <4 x i32> %d
  39 }
  40
  41 define <4 x i32> @combine_pshufd3(<4 x i32> %a) {
  42 ; ALL-LABEL: combine_pshufd3:
  43 ; ALL:       # BB#0: # %entry
  44 ; ALL-NEXT:    retq
  45 entry:
  46   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  47   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  48   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 -28)
  49   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  50   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  51   ret <4 x i32> %d
  52 }
  53
  54 define <4 x i32> @combine_pshufd4(<4 x i32> %a) {
  55 ; SSE-LABEL: combine_pshufd4:
  56 ; SSE:       # BB#0: # %entry
  57 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  58 ; SSE-NEXT:    retq
  59 ;
  60 ; AVX-LABEL: combine_pshufd4:
  61 ; AVX:       # BB#0: # %entry
  62 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  63 ; AVX-NEXT:    retq
  64 entry:
  65   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -31)
  66   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  67   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 27)
  68   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  69   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -31)
  70   ret <4 x i32> %d
  71 }
  72
  73 define <4 x i32> @combine_pshufd5(<4 x i32> %a) {
  74 ; SSE-LABEL: combine_pshufd5:
  75 ; SSE:       # BB#0: # %entry
  76 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  77 ; SSE-NEXT:    retq
  78 ;
  79 ; AVX-LABEL: combine_pshufd5:
  80 ; AVX:       # BB#0: # %entry
  81 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  82 ; AVX-NEXT:    retq
  83 entry:
  84   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -76)
  85   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  86   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 27)
  87   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  88   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -76)
  89   ret <4 x i32> %d
  90 }
  91
  92 define <4 x i32> @combine_pshufd6(<4 x i32> %a) {
  93 ; SSE-LABEL: combine_pshufd6:
  94 ; SSE:       # BB#0: # %entry
  95 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
  96 ; SSE-NEXT:    retq
  97 ;
  98 ; AVX-LABEL: combine_pshufd6:
  99 ; AVX:       # BB#0: # %entry
 100 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
 101 ; AVX-NEXT:    retq
 102 entry:
 103   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 0)
 104   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 8)
 105   ret <4 x i32> %c
 106 }
 107
 108 define <8 x i16> @combine_pshuflw1(<8 x i16> %a) {
 109 ; ALL-LABEL: combine_pshuflw1:
 110 ; ALL:       # BB#0: # %entry
 111 ; ALL-NEXT:    retq
 112 entry:
 113   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 114   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 115   ret <8 x i16> %c
 116 }
 117
 118 define <8 x i16> @combine_pshuflw2(<8 x i16> %a) {
 119 ; ALL-LABEL: combine_pshuflw2:
 120 ; ALL:       # BB#0: # %entry
 121 ; ALL-NEXT:    retq
 122 entry:
 123   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 124   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 -28)
 125   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 126   ret <8 x i16> %d
 127 }
 128
 129 define <8 x i16> @combine_pshuflw3(<8 x i16> %a) {
 130 ; SSE-LABEL: combine_pshuflw3:
 131 ; SSE:       # BB#0: # %entry
 132 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 133 ; SSE-NEXT:    retq
 134 ;
 135 ; AVX-LABEL: combine_pshuflw3:
 136 ; AVX:       # BB#0: # %entry
 137 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 138 ; AVX-NEXT:    retq
 139 entry:
 140   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 141   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 27)
 142   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 143   ret <8 x i16> %d
 144 }
 145
 146 define <8 x i16> @combine_pshufhw1(<8 x i16> %a) {
 147 ; SSE-LABEL: combine_pshufhw1:
 148 ; SSE:       # BB#0: # %entry
 149 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 150 ; SSE-NEXT:    retq
 151 ;
 152 ; AVX-LABEL: combine_pshufhw1:
 153 ; AVX:       # BB#0: # %entry
 154 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 155 ; AVX-NEXT:    retq
 156 entry:
 157   %b = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %a, i8 27)
 158   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 159   %d = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %c, i8 27)
 160   ret <8 x i16> %d
 161 }
 162
 163 define <4 x i32> @combine_bitwise_ops_test1(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 164 ; SSE-LABEL: combine_bitwise_ops_test1:
 165 ; SSE:       # BB#0:
 166 ; SSE-NEXT:    pand %xmm1, %xmm0
 167 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 168 ; SSE-NEXT:    retq
 169 ;
 170 ; AVX-LABEL: combine_bitwise_ops_test1:
 171 ; AVX:       # BB#0:
 172 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 173 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 174 ; AVX-NEXT:    retq
 175   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 176   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 177   %and = and <4 x i32> %shuf1, %shuf2
 178   ret <4 x i32> %and
 179 }
 180
 181 define <4 x i32> @combine_bitwise_ops_test2(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 182 ; SSE-LABEL: combine_bitwise_ops_test2:
 183 ; SSE:       # BB#0:
 184 ; SSE-NEXT:    por %xmm1, %xmm0
 185 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 186 ; SSE-NEXT:    retq
 187 ;
 188 ; AVX-LABEL: combine_bitwise_ops_test2:
 189 ; AVX:       # BB#0:
 190 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 191 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 192 ; AVX-NEXT:    retq
 193   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 194   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 195   %or = or <4 x i32> %shuf1, %shuf2
 196   ret <4 x i32> %or
 197 }
 198
 199 define <4 x i32> @combine_bitwise_ops_test3(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 200 ; SSE-LABEL: combine_bitwise_ops_test3:
 201 ; SSE:       # BB#0:
 202 ; SSE-NEXT:    pxor %xmm1, %xmm0
 203 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 204 ; SSE-NEXT:    retq
 205 ;
 206 ; AVX-LABEL: combine_bitwise_ops_test3:
 207 ; AVX:       # BB#0:
 208 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 209 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 210 ; AVX-NEXT:    retq
 211   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 212   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 213   %xor = xor <4 x i32> %shuf1, %shuf2
 214   ret <4 x i32> %xor
 215 }
 216
 217 define <4 x i32> @combine_bitwise_ops_test4(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 218 ; SSE-LABEL: combine_bitwise_ops_test4:
 219 ; SSE:       # BB#0:
 220 ; SSE-NEXT:    pand %xmm1, %xmm0
 221 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 222 ; SSE-NEXT:    retq
 223 ;
 224 ; AVX-LABEL: combine_bitwise_ops_test4:
 225 ; AVX:       # BB#0:
 226 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 227 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 228 ; AVX-NEXT:    retq
 229   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 230   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 231   %and = and <4 x i32> %shuf1, %shuf2
 232   ret <4 x i32> %and
 233 }
 234
 235 define <4 x i32> @combine_bitwise_ops_test5(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 236 ; SSE-LABEL: combine_bitwise_ops_test5:
 237 ; SSE:       # BB#0:
 238 ; SSE-NEXT:    por %xmm1, %xmm0
 239 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 240 ; SSE-NEXT:    retq
 241 ;
 242 ; AVX-LABEL: combine_bitwise_ops_test5:
 243 ; AVX:       # BB#0:
 244 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 245 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 246 ; AVX-NEXT:    retq
 247   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 248   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 249   %or = or <4 x i32> %shuf1, %shuf2
 250   ret <4 x i32> %or
 251 }
 252
 253 define <4 x i32> @combine_bitwise_ops_test6(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 254 ; SSE-LABEL: combine_bitwise_ops_test6:
 255 ; SSE:       # BB#0:
 256 ; SSE-NEXT:    pxor %xmm1, %xmm0
 257 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 258 ; SSE-NEXT:    retq
 259 ;
 260 ; AVX-LABEL: combine_bitwise_ops_test6:
 261 ; AVX:       # BB#0:
 262 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 263 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 264 ; AVX-NEXT:    retq
 265   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 266   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 267   %xor = xor <4 x i32> %shuf1, %shuf2
 268   ret <4 x i32> %xor
 269 }
 270
 271
 272 ; Verify that DAGCombiner moves the shuffle after the xor/and/or even if shuffles
 273 ; are not performing a swizzle operations.
 274
 275 define <4 x i32> @combine_bitwise_ops_test1b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 276 ; SSE2-LABEL: combine_bitwise_ops_test1b:
 277 ; SSE2:       # BB#0:
 278 ; SSE2-NEXT:    pand %xmm1, %xmm0
 279 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 280 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm2[1,3,2,3]
 281 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
 282 ; SSE2-NEXT:    retq
 283 ;
 284 ; SSSE3-LABEL: combine_bitwise_ops_test1b:
 285 ; SSSE3:       # BB#0:
 286 ; SSSE3-NEXT:    pand %xmm1, %xmm0
 287 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 288 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm2[1,3,2,3]
 289 ; SSSE3-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
 290 ; SSSE3-NEXT:    retq
 291 ;
 292 ; SSE41-LABEL: combine_bitwise_ops_test1b:
 293 ; SSE41:       # BB#0:
 294 ; SSE41-NEXT:    pand %xmm1, %xmm0
 295 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 296 ; SSE41-NEXT:    retq
 297 ;
 298 ; AVX1-LABEL: combine_bitwise_ops_test1b:
 299 ; AVX1:       # BB#0:
 300 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 301 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 302 ; AVX1-NEXT:    retq
 303 ;
 304 ; AVX2-LABEL: combine_bitwise_ops_test1b:
 305 ; AVX2:       # BB#0:
 306 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 307 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 308 ; AVX2-NEXT:    retq
 309   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 310   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 311   %and = and <4 x i32> %shuf1, %shuf2
 312   ret <4 x i32> %and
 313 }
 314
 315 define <4 x i32> @combine_bitwise_ops_test2b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 316 ; SSE2-LABEL: combine_bitwise_ops_test2b:
 317 ; SSE2:       # BB#0:
 318 ; SSE2-NEXT:    por %xmm1, %xmm0
 319 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 320 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm2[1,3,2,3]
 321 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
 322 ; SSE2-NEXT:    retq
 323 ;
 324 ; SSSE3-LABEL: combine_bitwise_ops_test2b:
 325 ; SSSE3:       # BB#0:
 326 ; SSSE3-NEXT:    por %xmm1, %xmm0
 327 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 328 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm2[1,3,2,3]
 329 ; SSSE3-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
 330 ; SSSE3-NEXT:    retq
 331 ;
 332 ; SSE41-LABEL: combine_bitwise_ops_test2b:
 333 ; SSE41:       # BB#0:
 334 ; SSE41-NEXT:    por %xmm1, %xmm0
 335 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 336 ; SSE41-NEXT:    retq
 337 ;
 338 ; AVX1-LABEL: combine_bitwise_ops_test2b:
 339 ; AVX1:       # BB#0:
 340 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 341 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 342 ; AVX1-NEXT:    retq
 343 ;
 344 ; AVX2-LABEL: combine_bitwise_ops_test2b:
 345 ; AVX2:       # BB#0:
 346 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 347 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 348 ; AVX2-NEXT:    retq
 349   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 350   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 351   %or = or <4 x i32> %shuf1, %shuf2
 352   ret <4 x i32> %or
 353 }
 354
 355 define <4 x i32> @combine_bitwise_ops_test3b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 356 ; SSE2-LABEL: combine_bitwise_ops_test3b:
 357 ; SSE2:       # BB#0:
 358 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 359 ; SSE2-NEXT:    andps {{.*}}(%rip), %xmm0
 360 ; SSE2-NEXT:    retq
 361 ;
 362 ; SSSE3-LABEL: combine_bitwise_ops_test3b:
 363 ; SSSE3:       # BB#0:
 364 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 365 ; SSSE3-NEXT:    andps {{.*}}(%rip), %xmm0
 366 ; SSSE3-NEXT:    retq
 367 ;
 368 ; SSE41-LABEL: combine_bitwise_ops_test3b:
 369 ; SSE41:       # BB#0:
 370 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 371 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 372 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 373 ; SSE41-NEXT:    retq
 374 ;
 375 ; AVX1-LABEL: combine_bitwise_ops_test3b:
 376 ; AVX1:       # BB#0:
 377 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 378 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 379 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 380 ; AVX1-NEXT:    retq
 381 ;
 382 ; AVX2-LABEL: combine_bitwise_ops_test3b:
 383 ; AVX2:       # BB#0:
 384 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 385 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 386 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 387 ; AVX2-NEXT:    retq
 388   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 389   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 390   %xor = xor <4 x i32> %shuf1, %shuf2
 391   ret <4 x i32> %xor
 392 }
 393
 394 define <4 x i32> @combine_bitwise_ops_test4b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 395 ; SSE2-LABEL: combine_bitwise_ops_test4b:
 396 ; SSE2:       # BB#0:
 397 ; SSE2-NEXT:    pand %xmm1, %xmm0
 398 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,3,2,3]
 399 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm2[0,2,2,3]
 400 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
 401 ; SSE2-NEXT:    retq
 402 ;
 403 ; SSSE3-LABEL: combine_bitwise_ops_test4b:
 404 ; SSSE3:       # BB#0:
 405 ; SSSE3-NEXT:    pand %xmm1, %xmm0
 406 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,3,2,3]
 407 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm2[0,2,2,3]
 408 ; SSSE3-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
 409 ; SSSE3-NEXT:    retq
 410 ;
 411 ; SSE41-LABEL: combine_bitwise_ops_test4b:
 412 ; SSE41:       # BB#0:
 413 ; SSE41-NEXT:    pand %xmm1, %xmm0
 414 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 415 ; SSE41-NEXT:    retq
 416 ;
 417 ; AVX1-LABEL: combine_bitwise_ops_test4b:
 418 ; AVX1:       # BB#0:
 419 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 420 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 421 ; AVX1-NEXT:    retq
 422 ;
 423 ; AVX2-LABEL: combine_bitwise_ops_test4b:
 424 ; AVX2:       # BB#0:
 425 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 426 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 427 ; AVX2-NEXT:    retq
 428   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 429   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 430   %and = and <4 x i32> %shuf1, %shuf2
 431   ret <4 x i32> %and
 432 }
 433
 434 define <4 x i32> @combine_bitwise_ops_test5b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 435 ; SSE2-LABEL: combine_bitwise_ops_test5b:
 436 ; SSE2:       # BB#0:
 437 ; SSE2-NEXT:    por %xmm1, %xmm0
 438 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,3,2,3]
 439 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm2[0,2,2,3]
 440 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
 441 ; SSE2-NEXT:    retq
 442 ;
 443 ; SSSE3-LABEL: combine_bitwise_ops_test5b:
 444 ; SSSE3:       # BB#0:
 445 ; SSSE3-NEXT:    por %xmm1, %xmm0
 446 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,3,2,3]
 447 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm2[0,2,2,3]
 448 ; SSSE3-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
 449 ; SSSE3-NEXT:    retq
 450 ;
 451 ; SSE41-LABEL: combine_bitwise_ops_test5b:
 452 ; SSE41:       # BB#0:
 453 ; SSE41-NEXT:    por %xmm1, %xmm0
 454 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 455 ; SSE41-NEXT:    retq
 456 ;
 457 ; AVX1-LABEL: combine_bitwise_ops_test5b:
 458 ; AVX1:       # BB#0:
 459 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 460 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 461 ; AVX1-NEXT:    retq
 462 ;
 463 ; AVX2-LABEL: combine_bitwise_ops_test5b:
 464 ; AVX2:       # BB#0:
 465 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 466 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 467 ; AVX2-NEXT:    retq
 468   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 469   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 470   %or = or <4 x i32> %shuf1, %shuf2
 471   ret <4 x i32> %or
 472 }
 473
 474 define <4 x i32> @combine_bitwise_ops_test6b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 475 ; SSE2-LABEL: combine_bitwise_ops_test6b:
 476 ; SSE2:       # BB#0:
 477 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 478 ; SSE2-NEXT:    andps {{.*}}(%rip), %xmm0
 479 ; SSE2-NEXT:    retq
 480 ;
 481 ; SSSE3-LABEL: combine_bitwise_ops_test6b:
 482 ; SSSE3:       # BB#0:
 483 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 484 ; SSSE3-NEXT:    andps {{.*}}(%rip), %xmm0
 485 ; SSSE3-NEXT:    retq
 486 ;
 487 ; SSE41-LABEL: combine_bitwise_ops_test6b:
 488 ; SSE41:       # BB#0:
 489 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 490 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 491 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 492 ; SSE41-NEXT:    retq
 493 ;
 494 ; AVX1-LABEL: combine_bitwise_ops_test6b:
 495 ; AVX1:       # BB#0:
 496 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 497 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 498 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 499 ; AVX1-NEXT:    retq
 500 ;
 501 ; AVX2-LABEL: combine_bitwise_ops_test6b:
 502 ; AVX2:       # BB#0:
 503 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 504 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 505 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
 506 ; AVX2-NEXT:    retq
 507   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 508   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 509   %xor = xor <4 x i32> %shuf1, %shuf2
 510   ret <4 x i32> %xor
 511 }
 512
 513 define <4 x i32> @combine_bitwise_ops_test1c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 514 ; SSE2-LABEL: combine_bitwise_ops_test1c:
 515 ; SSE2:       # BB#0:
 516 ; SSE2-NEXT:    pand %xmm1, %xmm0
 517 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 518 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm2[1,3,2,3]
 519 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 520 ; SSE2-NEXT:    retq
 521 ;
 522 ; SSSE3-LABEL: combine_bitwise_ops_test1c:
 523 ; SSSE3:       # BB#0:
 524 ; SSSE3-NEXT:    pand %xmm1, %xmm0
 525 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 526 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm2[1,3,2,3]
 527 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 528 ; SSSE3-NEXT:    retq
 529 ;
 530 ; SSE41-LABEL: combine_bitwise_ops_test1c:
 531 ; SSE41:       # BB#0:
 532 ; SSE41-NEXT:    pand %xmm1, %xmm0
 533 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 534 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 535 ; SSE41-NEXT:    retq
 536 ;
 537 ; AVX1-LABEL: combine_bitwise_ops_test1c:
 538 ; AVX1:       # BB#0:
 539 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 540 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 541 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 542 ; AVX1-NEXT:    retq
 543 ;
 544 ; AVX2-LABEL: combine_bitwise_ops_test1c:
 545 ; AVX2:       # BB#0:
 546 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 547 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 548 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 549 ; AVX2-NEXT:    retq
 550   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 551   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 552   %and = and <4 x i32> %shuf1, %shuf2
 553   ret <4 x i32> %and
 554 }
 555
 556 define <4 x i32> @combine_bitwise_ops_test2c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 557 ; SSE2-LABEL: combine_bitwise_ops_test2c:
 558 ; SSE2:       # BB#0:
 559 ; SSE2-NEXT:    por %xmm1, %xmm0
 560 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 561 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm2[1,3,2,3]
 562 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 563 ; SSE2-NEXT:    retq
 564 ;
 565 ; SSSE3-LABEL: combine_bitwise_ops_test2c:
 566 ; SSSE3:       # BB#0:
 567 ; SSSE3-NEXT:    por %xmm1, %xmm0
 568 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 569 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm2[1,3,2,3]
 570 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 571 ; SSSE3-NEXT:    retq
 572 ;
 573 ; SSE41-LABEL: combine_bitwise_ops_test2c:
 574 ; SSE41:       # BB#0:
 575 ; SSE41-NEXT:    por %xmm1, %xmm0
 576 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 577 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 578 ; SSE41-NEXT:    retq
 579 ;
 580 ; AVX1-LABEL: combine_bitwise_ops_test2c:
 581 ; AVX1:       # BB#0:
 582 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 583 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 584 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 585 ; AVX1-NEXT:    retq
 586 ;
 587 ; AVX2-LABEL: combine_bitwise_ops_test2c:
 588 ; AVX2:       # BB#0:
 589 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 590 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 591 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 592 ; AVX2-NEXT:    retq
 593   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 594   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 595   %or = or <4 x i32> %shuf1, %shuf2
 596   ret <4 x i32> %or
 597 }
 598
 599 define <4 x i32> @combine_bitwise_ops_test3c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 600 ; SSE2-LABEL: combine_bitwise_ops_test3c:
 601 ; SSE2:       # BB#0:
 602 ; SSE2-NEXT:    pxor %xmm1, %xmm0
 603 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 604 ; SSE2-NEXT:    pxor %xmm1, %xmm1
 605 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 606 ; SSE2-NEXT:    retq
 607 ;
 608 ; SSSE3-LABEL: combine_bitwise_ops_test3c:
 609 ; SSSE3:       # BB#0:
 610 ; SSSE3-NEXT:    pxor %xmm1, %xmm0
 611 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 612 ; SSSE3-NEXT:    pxor %xmm1, %xmm1
 613 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 614 ; SSSE3-NEXT:    retq
 615 ;
 616 ; SSE41-LABEL: combine_bitwise_ops_test3c:
 617 ; SSE41:       # BB#0:
 618 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 619 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 620 ; SSE41-NEXT:    movq {{.*#+}} xmm0 = xmm0[0],zero
 621 ; SSE41-NEXT:    retq
 622 ;
 623 ; AVX-LABEL: combine_bitwise_ops_test3c:
 624 ; AVX:       # BB#0:
 625 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 626 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,2,3]
 627 ; AVX-NEXT:    vmovq {{.*#+}} xmm0 = xmm0[0],zero
 628 ; AVX-NEXT:    retq
 629   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 630   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 631   %xor = xor <4 x i32> %shuf1, %shuf2
 632   ret <4 x i32> %xor
 633 }
 634
 635 define <4 x i32> @combine_bitwise_ops_test4c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 636 ; SSE2-LABEL: combine_bitwise_ops_test4c:
 637 ; SSE2:       # BB#0:
 638 ; SSE2-NEXT:    pand %xmm1, %xmm0
 639 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,3,2,3]
 640 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm2[0,2,2,3]
 641 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 642 ; SSE2-NEXT:    retq
 643 ;
 644 ; SSSE3-LABEL: combine_bitwise_ops_test4c:
 645 ; SSSE3:       # BB#0:
 646 ; SSSE3-NEXT:    pand %xmm1, %xmm0
 647 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,3,2,3]
 648 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm2[0,2,2,3]
 649 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 650 ; SSSE3-NEXT:    retq
 651 ;
 652 ; SSE41-LABEL: combine_bitwise_ops_test4c:
 653 ; SSE41:       # BB#0:
 654 ; SSE41-NEXT:    pand %xmm1, %xmm0
 655 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 656 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 657 ; SSE41-NEXT:    retq
 658 ;
 659 ; AVX1-LABEL: combine_bitwise_ops_test4c:
 660 ; AVX1:       # BB#0:
 661 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 662 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 663 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 664 ; AVX1-NEXT:    retq
 665 ;
 666 ; AVX2-LABEL: combine_bitwise_ops_test4c:
 667 ; AVX2:       # BB#0:
 668 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 669 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 670 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 671 ; AVX2-NEXT:    retq
 672   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 673   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 674   %and = and <4 x i32> %shuf1, %shuf2
 675   ret <4 x i32> %and
 676 }
 677
 678 define <4 x i32> @combine_bitwise_ops_test5c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 679 ; SSE2-LABEL: combine_bitwise_ops_test5c:
 680 ; SSE2:       # BB#0:
 681 ; SSE2-NEXT:    por %xmm1, %xmm0
 682 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,3,2,3]
 683 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm2[0,2,2,3]
 684 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 685 ; SSE2-NEXT:    retq
 686 ;
 687 ; SSSE3-LABEL: combine_bitwise_ops_test5c:
 688 ; SSSE3:       # BB#0:
 689 ; SSSE3-NEXT:    por %xmm1, %xmm0
 690 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,3,2,3]
 691 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm2[0,2,2,3]
 692 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 693 ; SSSE3-NEXT:    retq
 694 ;
 695 ; SSE41-LABEL: combine_bitwise_ops_test5c:
 696 ; SSE41:       # BB#0:
 697 ; SSE41-NEXT:    por %xmm1, %xmm0
 698 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 699 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 700 ; SSE41-NEXT:    retq
 701 ;
 702 ; AVX1-LABEL: combine_bitwise_ops_test5c:
 703 ; AVX1:       # BB#0:
 704 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 705 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 706 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 707 ; AVX1-NEXT:    retq
 708 ;
 709 ; AVX2-LABEL: combine_bitwise_ops_test5c:
 710 ; AVX2:       # BB#0:
 711 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 712 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 713 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 714 ; AVX2-NEXT:    retq
 715   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 716   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 717   %or = or <4 x i32> %shuf1, %shuf2
 718   ret <4 x i32> %or
 719 }
 720
 721 define <4 x i32> @combine_bitwise_ops_test6c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 722 ; SSE2-LABEL: combine_bitwise_ops_test6c:
 723 ; SSE2:       # BB#0:
 724 ; SSE2-NEXT:    pxor %xmm1, %xmm0
 725 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,3,2,3]
 726 ; SSE2-NEXT:    pxor %xmm0, %xmm0
 727 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 728 ; SSE2-NEXT:    retq
 729 ;
 730 ; SSSE3-LABEL: combine_bitwise_ops_test6c:
 731 ; SSSE3:       # BB#0:
 732 ; SSSE3-NEXT:    pxor %xmm1, %xmm0
 733 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,3,2,3]
 734 ; SSSE3-NEXT:    pxor %xmm0, %xmm0
 735 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 736 ; SSSE3-NEXT:    retq
 737 ;
 738 ; SSE41-LABEL: combine_bitwise_ops_test6c:
 739 ; SSE41:       # BB#0:
 740 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 741 ; SSE41-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[0,1,1,3]
 742 ; SSE41-NEXT:    pxor %xmm0, %xmm0
 743 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1,2,3],xmm1[4,5,6,7]
 744 ; SSE41-NEXT:    retq
 745 ;
 746 ; AVX1-LABEL: combine_bitwise_ops_test6c:
 747 ; AVX1:       # BB#0:
 748 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 749 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,1,3]
 750 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 751 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1,2,3],xmm0[4,5,6,7]
 752 ; AVX1-NEXT:    retq
 753 ;
 754 ; AVX2-LABEL: combine_bitwise_ops_test6c:
 755 ; AVX2:       # BB#0:
 756 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 757 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,1,3]
 758 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 759 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3]
 760 ; AVX2-NEXT:    retq
 761   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 762   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 763   %xor = xor <4 x i32> %shuf1, %shuf2
 764   ret <4 x i32> %xor
 765 }
 766
 767 define <4 x i32> @combine_nested_undef_test1(<4 x i32> %A, <4 x i32> %B) {
 768 ; SSE-LABEL: combine_nested_undef_test1:
 769 ; SSE:       # BB#0:
 770 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 771 ; SSE-NEXT:    retq
 772 ;
 773 ; AVX-LABEL: combine_nested_undef_test1:
 774 ; AVX:       # BB#0:
 775 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 776 ; AVX-NEXT:    retq
 777   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 778   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 779   ret <4 x i32> %2
 780 }
 781
 782 define <4 x i32> @combine_nested_undef_test2(<4 x i32> %A, <4 x i32> %B) {
 783 ; SSE-LABEL: combine_nested_undef_test2:
 784 ; SSE:       # BB#0:
 785 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 786 ; SSE-NEXT:    retq
 787 ;
 788 ; AVX-LABEL: combine_nested_undef_test2:
 789 ; AVX:       # BB#0:
 790 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 791 ; AVX-NEXT:    retq
 792   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
 793   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 794   ret <4 x i32> %2
 795 }
 796
 797 define <4 x i32> @combine_nested_undef_test3(<4 x i32> %A, <4 x i32> %B) {
 798 ; SSE-LABEL: combine_nested_undef_test3:
 799 ; SSE:       # BB#0:
 800 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 801 ; SSE-NEXT:    retq
 802 ;
 803 ; AVX-LABEL: combine_nested_undef_test3:
 804 ; AVX:       # BB#0:
 805 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 806 ; AVX-NEXT:    retq
 807   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 3>
 808   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 809   ret <4 x i32> %2
 810 }
 811
 812 define <4 x i32> @combine_nested_undef_test4(<4 x i32> %A, <4 x i32> %B) {
 813 ; SSE-LABEL: combine_nested_undef_test4:
 814 ; SSE:       # BB#0:
 815 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 816 ; SSE-NEXT:    retq
 817 ;
 818 ; AVX1-LABEL: combine_nested_undef_test4:
 819 ; AVX1:       # BB#0:
 820 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 821 ; AVX1-NEXT:    retq
 822 ;
 823 ; AVX2-LABEL: combine_nested_undef_test4:
 824 ; AVX2:       # BB#0:
 825 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 826 ; AVX2-NEXT:    retq
 827   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 7, i32 1>
 828   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 4, i32 0, i32 3>
 829   ret <4 x i32> %2
 830 }
 831
 832 define <4 x i32> @combine_nested_undef_test5(<4 x i32> %A, <4 x i32> %B) {
 833 ; SSE-LABEL: combine_nested_undef_test5:
 834 ; SSE:       # BB#0:
 835 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 836 ; SSE-NEXT:    retq
 837 ;
 838 ; AVX-LABEL: combine_nested_undef_test5:
 839 ; AVX:       # BB#0:
 840 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 841 ; AVX-NEXT:    retq
 842   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 5, i32 5, i32 2, i32 3>
 843   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 4, i32 3>
 844   ret <4 x i32> %2
 845 }
 846
 847 define <4 x i32> @combine_nested_undef_test6(<4 x i32> %A, <4 x i32> %B) {
 848 ; SSE-LABEL: combine_nested_undef_test6:
 849 ; SSE:       # BB#0:
 850 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 851 ; SSE-NEXT:    retq
 852 ;
 853 ; AVX-LABEL: combine_nested_undef_test6:
 854 ; AVX:       # BB#0:
 855 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 856 ; AVX-NEXT:    retq
 857   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 858   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 4>
 859   ret <4 x i32> %2
 860 }
 861
 862 define <4 x i32> @combine_nested_undef_test7(<4 x i32> %A, <4 x i32> %B) {
 863 ; SSE-LABEL: combine_nested_undef_test7:
 864 ; SSE:       # BB#0:
 865 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 866 ; SSE-NEXT:    retq
 867 ;
 868 ; AVX-LABEL: combine_nested_undef_test7:
 869 ; AVX:       # BB#0:
 870 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 871 ; AVX-NEXT:    retq
 872   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 873   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
 874   ret <4 x i32> %2
 875 }
 876
 877 define <4 x i32> @combine_nested_undef_test8(<4 x i32> %A, <4 x i32> %B) {
 878 ; SSE-LABEL: combine_nested_undef_test8:
 879 ; SSE:       # BB#0:
 880 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 881 ; SSE-NEXT:    retq
 882 ;
 883 ; AVX-LABEL: combine_nested_undef_test8:
 884 ; AVX:       # BB#0:
 885 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 886 ; AVX-NEXT:    retq
 887   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
 888   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 3, i32 4>
 889   ret <4 x i32> %2
 890 }
 891
 892 define <4 x i32> @combine_nested_undef_test9(<4 x i32> %A, <4 x i32> %B) {
 893 ; SSE-LABEL: combine_nested_undef_test9:
 894 ; SSE:       # BB#0:
 895 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 896 ; SSE-NEXT:    retq
 897 ;
 898 ; AVX-LABEL: combine_nested_undef_test9:
 899 ; AVX:       # BB#0:
 900 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 901 ; AVX-NEXT:    retq
 902   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 3, i32 2, i32 5>
 903   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 4, i32 2>
 904   ret <4 x i32> %2
 905 }
 906
 907 define <4 x i32> @combine_nested_undef_test10(<4 x i32> %A, <4 x i32> %B) {
 908 ; SSE-LABEL: combine_nested_undef_test10:
 909 ; SSE:       # BB#0:
 910 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 911 ; SSE-NEXT:    retq
 912 ;
 913 ; AVX-LABEL: combine_nested_undef_test10:
 914 ; AVX:       # BB#0:
 915 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 916 ; AVX-NEXT:    retq
 917   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 1, i32 5, i32 5>
 918   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 4>
 919   ret <4 x i32> %2
 920 }
 921
 922 define <4 x i32> @combine_nested_undef_test11(<4 x i32> %A, <4 x i32> %B) {
 923 ; SSE-LABEL: combine_nested_undef_test11:
 924 ; SSE:       # BB#0:
 925 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 926 ; SSE-NEXT:    retq
 927 ;
 928 ; AVX-LABEL: combine_nested_undef_test11:
 929 ; AVX:       # BB#0:
 930 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 931 ; AVX-NEXT:    retq
 932   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 2, i32 5, i32 4>
 933   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 0>
 934   ret <4 x i32> %2
 935 }
 936
 937 define <4 x i32> @combine_nested_undef_test12(<4 x i32> %A, <4 x i32> %B) {
 938 ; SSE-LABEL: combine_nested_undef_test12:
 939 ; SSE:       # BB#0:
 940 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 941 ; SSE-NEXT:    retq
 942 ;
 943 ; AVX1-LABEL: combine_nested_undef_test12:
 944 ; AVX1:       # BB#0:
 945 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 946 ; AVX1-NEXT:    retq
 947 ;
 948 ; AVX2-LABEL: combine_nested_undef_test12:
 949 ; AVX2:       # BB#0:
 950 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 951 ; AVX2-NEXT:    retq
 952   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 0, i32 2, i32 4>
 953   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 0, i32 4>
 954   ret <4 x i32> %2
 955 }
 956
 957 ; The following pair of shuffles is folded into vector %A.
 958 define <4 x i32> @combine_nested_undef_test13(<4 x i32> %A, <4 x i32> %B) {
 959 ; ALL-LABEL: combine_nested_undef_test13:
 960 ; ALL:       # BB#0:
 961 ; ALL-NEXT:    retq
 962   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 4, i32 2, i32 6>
 963   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 0, i32 2, i32 4>
 964   ret <4 x i32> %2
 965 }
 966
 967 ; The following pair of shuffles is folded into vector %B.
 968 define <4 x i32> @combine_nested_undef_test14(<4 x i32> %A, <4 x i32> %B) {
 969 ; SSE-LABEL: combine_nested_undef_test14:
 970 ; SSE:       # BB#0:
 971 ; SSE-NEXT:    movaps %xmm1, %xmm0
 972 ; SSE-NEXT:    retq
 973 ;
 974 ; AVX-LABEL: combine_nested_undef_test14:
 975 ; AVX:       # BB#0:
 976 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
 977 ; AVX-NEXT:    retq
 978   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 979   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 4, i32 1, i32 4>
 980   ret <4 x i32> %2
 981 }
 982
 983
 984 ; Verify that we don't optimize the following cases. We expect more than one shuffle.
 985 ;
 986 ; FIXME: Many of these already don't make sense, and the rest should stop
 987 ; making sense with th enew vector shuffle lowering. Revisit at least testing for
 988 ; it.
 989
 990 define <4 x i32> @combine_nested_undef_test15(<4 x i32> %A, <4 x i32> %B) {
 991 ; SSE2-LABEL: combine_nested_undef_test15:
 992 ; SSE2:       # BB#0:
 993 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
 994 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[0,1]
 995 ; SSE2-NEXT:    movaps %xmm1, %xmm0
 996 ; SSE2-NEXT:    retq
 997 ;
 998 ; SSSE3-LABEL: combine_nested_undef_test15:
 999 ; SSSE3:       # BB#0:
1000 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
1001 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[0,1]
1002 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1003 ; SSSE3-NEXT:    retq
1004 ;
1005 ; SSE41-LABEL: combine_nested_undef_test15:
1006 ; SSE41:       # BB#0:
1007 ; SSE41-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[0,0,1,1]
1008 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
1009 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1010 ; SSE41-NEXT:    retq
1011 ;
1012 ; AVX1-LABEL: combine_nested_undef_test15:
1013 ; AVX1:       # BB#0:
1014 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm1 = xmm1[0,0,1,1]
1015 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
1016 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1017 ; AVX1-NEXT:    retq
1018 ;
1019 ; AVX2-LABEL: combine_nested_undef_test15:
1020 ; AVX2:       # BB#0:
1021 ; AVX2-NEXT:    vpbroadcastd %xmm1, %xmm1
1022 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
1023 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2,3]
1024 ; AVX2-NEXT:    retq
1025   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
1026   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
1027   ret <4 x i32> %2
1028 }
1029
1030 define <4 x i32> @combine_nested_undef_test16(<4 x i32> %A, <4 x i32> %B) {
1031 ; SSE2-LABEL: combine_nested_undef_test16:
1032 ; SSE2:       # BB#0:
1033 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[1,3,2,3]
1034 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,0,2,3]
1035 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
1036 ; SSE2-NEXT:    retq
1037 ;
1038 ; SSSE3-LABEL: combine_nested_undef_test16:
1039 ; SSSE3:       # BB#0:
1040 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[1,3,2,3]
1041 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,0,2,3]
1042 ; SSSE3-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
1043 ; SSSE3-NEXT:    retq
1044 ;
1045 ; SSE41-LABEL: combine_nested_undef_test16:
1046 ; SSE41:       # BB#0:
1047 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1048 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
1049 ; SSE41-NEXT:    retq
1050 ;
1051 ; AVX1-LABEL: combine_nested_undef_test16:
1052 ; AVX1:       # BB#0:
1053 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1054 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
1055 ; AVX1-NEXT:    retq
1056 ;
1057 ; AVX2-LABEL: combine_nested_undef_test16:
1058 ; AVX2:       # BB#0:
1059 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1060 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
1061 ; AVX2-NEXT:    retq
1062   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1063   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
1064   ret <4 x i32> %2
1065 }
1066
1067 define <4 x i32> @combine_nested_undef_test17(<4 x i32> %A, <4 x i32> %B) {
1068 ; SSE2-LABEL: combine_nested_undef_test17:
1069 ; SSE2:       # BB#0:
1070 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
1071 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,1],xmm1[0,2]
1072 ; SSE2-NEXT:    retq
1073 ;
1074 ; SSSE3-LABEL: combine_nested_undef_test17:
1075 ; SSSE3:       # BB#0:
1076 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
1077 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,1],xmm1[0,2]
1078 ; SSSE3-NEXT:    retq
1079 ;
1080 ; SSE41-LABEL: combine_nested_undef_test17:
1081 ; SSE41:       # BB#0:
1082 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3,4,5,6,7]
1083 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
1084 ; SSE41-NEXT:    retq
1085 ;
1086 ; AVX1-LABEL: combine_nested_undef_test17:
1087 ; AVX1:       # BB#0:
1088 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3,4,5,6,7]
1089 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
1090 ; AVX1-NEXT:    retq
1091 ;
1092 ; AVX2-LABEL: combine_nested_undef_test17:
1093 ; AVX2:       # BB#0:
1094 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1095 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
1096 ; AVX2-NEXT:    retq
1097   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
1098   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
1099   ret <4 x i32> %2
1100 }
1101
1102 define <4 x i32> @combine_nested_undef_test18(<4 x i32> %A, <4 x i32> %B) {
1103 ; SSE-LABEL: combine_nested_undef_test18:
1104 ; SSE:       # BB#0:
1105 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
1106 ; SSE-NEXT:    retq
1107 ;
1108 ; AVX-LABEL: combine_nested_undef_test18:
1109 ; AVX:       # BB#0:
1110 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
1111 ; AVX-NEXT:    retq
1112   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1113   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 0, i32 3>
1114   ret <4 x i32> %2
1115 }
1116
1117 define <4 x i32> @combine_nested_undef_test19(<4 x i32> %A, <4 x i32> %B) {
1118 ; SSE2-LABEL: combine_nested_undef_test19:
1119 ; SSE2:       # BB#0:
1120 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
1121 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[0,0]
1122 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1123 ; SSE2-NEXT:    retq
1124 ;
1125 ; SSSE3-LABEL: combine_nested_undef_test19:
1126 ; SSSE3:       # BB#0:
1127 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
1128 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[0,0]
1129 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1130 ; SSSE3-NEXT:    retq
1131 ;
1132 ; SSE41-LABEL: combine_nested_undef_test19:
1133 ; SSE41:       # BB#0:
1134 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1135 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,0,0,0]
1136 ; SSE41-NEXT:    retq
1137 ;
1138 ; AVX1-LABEL: combine_nested_undef_test19:
1139 ; AVX1:       # BB#0:
1140 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1141 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,0,0,0]
1142 ; AVX1-NEXT:    retq
1143 ;
1144 ; AVX2-LABEL: combine_nested_undef_test19:
1145 ; AVX2:       # BB#0:
1146 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2,3]
1147 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,0,0,0]
1148 ; AVX2-NEXT:    retq
1149   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 5, i32 6>
1150   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 0, i32 0, i32 0>
1151   ret <4 x i32> %2
1152 }
1153
1154 define <4 x i32> @combine_nested_undef_test20(<4 x i32> %A, <4 x i32> %B) {
1155 ; SSE2-LABEL: combine_nested_undef_test20:
1156 ; SSE2:       # BB#0:
1157 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,3]
1158 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,3,1]
1159 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1160 ; SSE2-NEXT:    retq
1161 ;
1162 ; SSSE3-LABEL: combine_nested_undef_test20:
1163 ; SSSE3:       # BB#0:
1164 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,3]
1165 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,3,1]
1166 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1167 ; SSSE3-NEXT:    retq
1168 ;
1169 ; SSE41-LABEL: combine_nested_undef_test20:
1170 ; SSE41:       # BB#0:
1171 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1,2,3],xmm0[4,5,6,7]
1172 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,3,0]
1173 ; SSE41-NEXT:    retq
1174 ;
1175 ; AVX1-LABEL: combine_nested_undef_test20:
1176 ; AVX1:       # BB#0:
1177 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1,2,3],xmm0[4,5,6,7]
1178 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,3,0]
1179 ; AVX1-NEXT:    retq
1180 ;
1181 ; AVX2-LABEL: combine_nested_undef_test20:
1182 ; AVX2:       # BB#0:
1183 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3]
1184 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,3,0]
1185 ; AVX2-NEXT:    retq
1186   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 3, i32 2, i32 4, i32 4>
1187   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
1188   ret <4 x i32> %2
1189 }
1190
1191 define <4 x i32> @combine_nested_undef_test21(<4 x i32> %A, <4 x i32> %B) {
1192 ; SSE2-LABEL: combine_nested_undef_test21:
1193 ; SSE2:       # BB#0:
1194 ; SSE2-NEXT:    pshufd {{.*#+}} xmm2 = xmm0[1,1,2,3]
1195 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,0,1,1]
1196 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[1],xmm2[1]
1197 ; SSE2-NEXT:    retq
1198 ;
1199 ; SSSE3-LABEL: combine_nested_undef_test21:
1200 ; SSSE3:       # BB#0:
1201 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm2 = xmm0[1,1,2,3]
1202 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,0,1,1]
1203 ; SSSE3-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[1],xmm2[1]
1204 ; SSSE3-NEXT:    retq
1205 ;
1206 ; SSE41-LABEL: combine_nested_undef_test21:
1207 ; SSE41:       # BB#0:
1208 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1209 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1210 ; SSE41-NEXT:    retq
1211 ;
1212 ; AVX1-LABEL: combine_nested_undef_test21:
1213 ; AVX1:       # BB#0:
1214 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1215 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1216 ; AVX1-NEXT:    retq
1217 ;
1218 ; AVX2-LABEL: combine_nested_undef_test21:
1219 ; AVX2:       # BB#0:
1220 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1221 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1222 ; AVX2-NEXT:    retq
1223   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
1224   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1225   ret <4 x i32> %2
1226 }
1227
1228
1229 ; Test that we correctly combine shuffles according to rule
1230 ;  shuffle(shuffle(x, y), undef) -> shuffle(y, undef)
1231
1232 define <4 x i32> @combine_nested_undef_test22(<4 x i32> %A, <4 x i32> %B) {
1233 ; SSE-LABEL: combine_nested_undef_test22:
1234 ; SSE:       # BB#0:
1235 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1236 ; SSE-NEXT:    retq
1237 ;
1238 ; AVX-LABEL: combine_nested_undef_test22:
1239 ; AVX:       # BB#0:
1240 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1241 ; AVX-NEXT:    retq
1242   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1243   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 3>
1244   ret <4 x i32> %2
1245 }
1246
1247 define <4 x i32> @combine_nested_undef_test23(<4 x i32> %A, <4 x i32> %B) {
1248 ; SSE-LABEL: combine_nested_undef_test23:
1249 ; SSE:       # BB#0:
1250 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1251 ; SSE-NEXT:    retq
1252 ;
1253 ; AVX-LABEL: combine_nested_undef_test23:
1254 ; AVX:       # BB#0:
1255 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1256 ; AVX-NEXT:    retq
1257   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1258   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1259   ret <4 x i32> %2
1260 }
1261
1262 define <4 x i32> @combine_nested_undef_test24(<4 x i32> %A, <4 x i32> %B) {
1263 ; SSE-LABEL: combine_nested_undef_test24:
1264 ; SSE:       # BB#0:
1265 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1266 ; SSE-NEXT:    retq
1267 ;
1268 ; AVX-LABEL: combine_nested_undef_test24:
1269 ; AVX:       # BB#0:
1270 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1271 ; AVX-NEXT:    retq
1272   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1273   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 3, i32 2, i32 4>
1274   ret <4 x i32> %2
1275 }
1276
1277 define <4 x i32> @combine_nested_undef_test25(<4 x i32> %A, <4 x i32> %B) {
1278 ; SSE-LABEL: combine_nested_undef_test25:
1279 ; SSE:       # BB#0:
1280 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1281 ; SSE-NEXT:    retq
1282 ;
1283 ; AVX1-LABEL: combine_nested_undef_test25:
1284 ; AVX1:       # BB#0:
1285 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1286 ; AVX1-NEXT:    retq
1287 ;
1288 ; AVX2-LABEL: combine_nested_undef_test25:
1289 ; AVX2:       # BB#0:
1290 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1291 ; AVX2-NEXT:    retq
1292   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 5, i32 2, i32 4>
1293   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 1, i32 3, i32 1>
1294   ret <4 x i32> %2
1295 }
1296
1297 define <4 x i32> @combine_nested_undef_test26(<4 x i32> %A, <4 x i32> %B) {
1298 ; SSE-LABEL: combine_nested_undef_test26:
1299 ; SSE:       # BB#0:
1300 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1301 ; SSE-NEXT:    retq
1302 ;
1303 ; AVX-LABEL: combine_nested_undef_test26:
1304 ; AVX:       # BB#0:
1305 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1306 ; AVX-NEXT:    retq
1307   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 6, i32 7>
1308   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 2, i32 3>
1309   ret <4 x i32> %2
1310 }
1311
1312 define <4 x i32> @combine_nested_undef_test27(<4 x i32> %A, <4 x i32> %B) {
1313 ; SSE-LABEL: combine_nested_undef_test27:
1314 ; SSE:       # BB#0:
1315 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1316 ; SSE-NEXT:    retq
1317 ;
1318 ; AVX1-LABEL: combine_nested_undef_test27:
1319 ; AVX1:       # BB#0:
1320 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1321 ; AVX1-NEXT:    retq
1322 ;
1323 ; AVX2-LABEL: combine_nested_undef_test27:
1324 ; AVX2:       # BB#0:
1325 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1326 ; AVX2-NEXT:    retq
1327   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 2, i32 1, i32 5, i32 4>
1328   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 2, i32 3, i32 2>
1329   ret <4 x i32> %2
1330 }
1331
1332 define <4 x i32> @combine_nested_undef_test28(<4 x i32> %A, <4 x i32> %B) {
1333 ; SSE-LABEL: combine_nested_undef_test28:
1334 ; SSE:       # BB#0:
1335 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1336 ; SSE-NEXT:    retq
1337 ;
1338 ; AVX-LABEL: combine_nested_undef_test28:
1339 ; AVX:       # BB#0:
1340 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1341 ; AVX-NEXT:    retq
1342   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
1343   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 3, i32 2>
1344   ret <4 x i32> %2
1345 }
1346
1347 define <4 x float> @combine_test1(<4 x float> %a, <4 x float> %b) {
1348 ; SSE-LABEL: combine_test1:
1349 ; SSE:       # BB#0:
1350 ; SSE-NEXT:    movaps %xmm1, %xmm0
1351 ; SSE-NEXT:    retq
1352 ;
1353 ; AVX-LABEL: combine_test1:
1354 ; AVX:       # BB#0:
1355 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1356 ; AVX-NEXT:    retq
1357   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1358   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1359   ret <4 x float> %2
1360 }
1361
1362 define <4 x float> @combine_test2(<4 x float> %a, <4 x float> %b) {
1363 ; SSE2-LABEL: combine_test2:
1364 ; SSE2:       # BB#0:
1365 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1366 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1367 ; SSE2-NEXT:    retq
1368 ;
1369 ; SSSE3-LABEL: combine_test2:
1370 ; SSSE3:       # BB#0:
1371 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1372 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1373 ; SSSE3-NEXT:    retq
1374 ;
1375 ; SSE41-LABEL: combine_test2:
1376 ; SSE41:       # BB#0:
1377 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1378 ; SSE41-NEXT:    retq
1379 ;
1380 ; AVX-LABEL: combine_test2:
1381 ; AVX:       # BB#0:
1382 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1383 ; AVX-NEXT:    retq
1384   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1385   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1386   ret <4 x float> %2
1387 }
1388
1389 define <4 x float> @combine_test3(<4 x float> %a, <4 x float> %b) {
1390 ; SSE-LABEL: combine_test3:
1391 ; SSE:       # BB#0:
1392 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1393 ; SSE-NEXT:    retq
1394 ;
1395 ; AVX-LABEL: combine_test3:
1396 ; AVX:       # BB#0:
1397 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1398 ; AVX-NEXT:    retq
1399   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1400   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1401   ret <4 x float> %2
1402 }
1403
1404 define <4 x float> @combine_test4(<4 x float> %a, <4 x float> %b) {
1405 ; SSE-LABEL: combine_test4:
1406 ; SSE:       # BB#0:
1407 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1408 ; SSE-NEXT:    movapd %xmm1, %xmm0
1409 ; SSE-NEXT:    retq
1410 ;
1411 ; AVX-LABEL: combine_test4:
1412 ; AVX:       # BB#0:
1413 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1414 ; AVX-NEXT:    retq
1415   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1416   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1417   ret <4 x float> %2
1418 }
1419
1420 define <4 x float> @combine_test5(<4 x float> %a, <4 x float> %b) {
1421 ; SSE2-LABEL: combine_test5:
1422 ; SSE2:       # BB#0:
1423 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1424 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1425 ; SSE2-NEXT:    retq
1426 ;
1427 ; SSSE3-LABEL: combine_test5:
1428 ; SSSE3:       # BB#0:
1429 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1430 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1431 ; SSSE3-NEXT:    retq
1432 ;
1433 ; SSE41-LABEL: combine_test5:
1434 ; SSE41:       # BB#0:
1435 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1436 ; SSE41-NEXT:    retq
1437 ;
1438 ; AVX-LABEL: combine_test5:
1439 ; AVX:       # BB#0:
1440 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1441 ; AVX-NEXT:    retq
1442   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1443   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1444   ret <4 x float> %2
1445 }
1446
1447 define <4 x i32> @combine_test6(<4 x i32> %a, <4 x i32> %b) {
1448 ; SSE-LABEL: combine_test6:
1449 ; SSE:       # BB#0:
1450 ; SSE-NEXT:    movaps %xmm1, %xmm0
1451 ; SSE-NEXT:    retq
1452 ;
1453 ; AVX-LABEL: combine_test6:
1454 ; AVX:       # BB#0:
1455 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1456 ; AVX-NEXT:    retq
1457   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1458   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1459   ret <4 x i32> %2
1460 }
1461
1462 define <4 x i32> @combine_test7(<4 x i32> %a, <4 x i32> %b) {
1463 ; SSE2-LABEL: combine_test7:
1464 ; SSE2:       # BB#0:
1465 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1466 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1467 ; SSE2-NEXT:    retq
1468 ;
1469 ; SSSE3-LABEL: combine_test7:
1470 ; SSSE3:       # BB#0:
1471 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1472 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1473 ; SSSE3-NEXT:    retq
1474 ;
1475 ; SSE41-LABEL: combine_test7:
1476 ; SSE41:       # BB#0:
1477 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1478 ; SSE41-NEXT:    retq
1479 ;
1480 ; AVX1-LABEL: combine_test7:
1481 ; AVX1:       # BB#0:
1482 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1483 ; AVX1-NEXT:    retq
1484 ;
1485 ; AVX2-LABEL: combine_test7:
1486 ; AVX2:       # BB#0:
1487 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1488 ; AVX2-NEXT:    retq
1489   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1490   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1491   ret <4 x i32> %2
1492 }
1493
1494 define <4 x i32> @combine_test8(<4 x i32> %a, <4 x i32> %b) {
1495 ; SSE-LABEL: combine_test8:
1496 ; SSE:       # BB#0:
1497 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1498 ; SSE-NEXT:    retq
1499 ;
1500 ; AVX-LABEL: combine_test8:
1501 ; AVX:       # BB#0:
1502 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1503 ; AVX-NEXT:    retq
1504   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1505   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1506   ret <4 x i32> %2
1507 }
1508
1509 define <4 x i32> @combine_test9(<4 x i32> %a, <4 x i32> %b) {
1510 ; SSE-LABEL: combine_test9:
1511 ; SSE:       # BB#0:
1512 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1513 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1514 ; SSE-NEXT:    retq
1515 ;
1516 ; AVX-LABEL: combine_test9:
1517 ; AVX:       # BB#0:
1518 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1519 ; AVX-NEXT:    retq
1520   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1521   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1522   ret <4 x i32> %2
1523 }
1524
1525 define <4 x i32> @combine_test10(<4 x i32> %a, <4 x i32> %b) {
1526 ; SSE2-LABEL: combine_test10:
1527 ; SSE2:       # BB#0:
1528 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1529 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1530 ; SSE2-NEXT:    retq
1531 ;
1532 ; SSSE3-LABEL: combine_test10:
1533 ; SSSE3:       # BB#0:
1534 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1535 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1536 ; SSSE3-NEXT:    retq
1537 ;
1538 ; SSE41-LABEL: combine_test10:
1539 ; SSE41:       # BB#0:
1540 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1541 ; SSE41-NEXT:    retq
1542 ;
1543 ; AVX1-LABEL: combine_test10:
1544 ; AVX1:       # BB#0:
1545 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1546 ; AVX1-NEXT:    retq
1547 ;
1548 ; AVX2-LABEL: combine_test10:
1549 ; AVX2:       # BB#0:
1550 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1551 ; AVX2-NEXT:    retq
1552   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1553   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1554   ret <4 x i32> %2
1555 }
1556
1557 define <4 x float> @combine_test11(<4 x float> %a, <4 x float> %b) {
1558 ; ALL-LABEL: combine_test11:
1559 ; ALL:       # BB#0:
1560 ; ALL-NEXT:    retq
1561   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1562   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1563   ret <4 x float> %2
1564 }
1565
1566 define <4 x float> @combine_test12(<4 x float> %a, <4 x float> %b) {
1567 ; SSE2-LABEL: combine_test12:
1568 ; SSE2:       # BB#0:
1569 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1570 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1571 ; SSE2-NEXT:    retq
1572 ;
1573 ; SSSE3-LABEL: combine_test12:
1574 ; SSSE3:       # BB#0:
1575 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1576 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1577 ; SSSE3-NEXT:    retq
1578 ;
1579 ; SSE41-LABEL: combine_test12:
1580 ; SSE41:       # BB#0:
1581 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1582 ; SSE41-NEXT:    retq
1583 ;
1584 ; AVX-LABEL: combine_test12:
1585 ; AVX:       # BB#0:
1586 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1587 ; AVX-NEXT:    retq
1588   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1589   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1590   ret <4 x float> %2
1591 }
1592
1593 define <4 x float> @combine_test13(<4 x float> %a, <4 x float> %b) {
1594 ; SSE-LABEL: combine_test13:
1595 ; SSE:       # BB#0:
1596 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1597 ; SSE-NEXT:    retq
1598 ;
1599 ; AVX-LABEL: combine_test13:
1600 ; AVX:       # BB#0:
1601 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1602 ; AVX-NEXT:    retq
1603   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1604   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1605   ret <4 x float> %2
1606 }
1607
1608 define <4 x float> @combine_test14(<4 x float> %a, <4 x float> %b) {
1609 ; SSE-LABEL: combine_test14:
1610 ; SSE:       # BB#0:
1611 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1612 ; SSE-NEXT:    retq
1613 ;
1614 ; AVX-LABEL: combine_test14:
1615 ; AVX:       # BB#0:
1616 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1617 ; AVX-NEXT:    retq
1618   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1619   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1620   ret <4 x float> %2
1621 }
1622
1623 define <4 x float> @combine_test15(<4 x float> %a, <4 x float> %b) {
1624 ; SSE2-LABEL: combine_test15:
1625 ; SSE2:       # BB#0:
1626 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1627 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1628 ; SSE2-NEXT:    retq
1629 ;
1630 ; SSSE3-LABEL: combine_test15:
1631 ; SSSE3:       # BB#0:
1632 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1633 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1634 ; SSSE3-NEXT:    retq
1635 ;
1636 ; SSE41-LABEL: combine_test15:
1637 ; SSE41:       # BB#0:
1638 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1639 ; SSE41-NEXT:    retq
1640 ;
1641 ; AVX-LABEL: combine_test15:
1642 ; AVX:       # BB#0:
1643 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1644 ; AVX-NEXT:    retq
1645   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1646   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1647   ret <4 x float> %2
1648 }
1649
1650 define <4 x i32> @combine_test16(<4 x i32> %a, <4 x i32> %b) {
1651 ; ALL-LABEL: combine_test16:
1652 ; ALL:       # BB#0:
1653 ; ALL-NEXT:    retq
1654   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1655   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1656   ret <4 x i32> %2
1657 }
1658
1659 define <4 x i32> @combine_test17(<4 x i32> %a, <4 x i32> %b) {
1660 ; SSE2-LABEL: combine_test17:
1661 ; SSE2:       # BB#0:
1662 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1663 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1664 ; SSE2-NEXT:    retq
1665 ;
1666 ; SSSE3-LABEL: combine_test17:
1667 ; SSSE3:       # BB#0:
1668 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1669 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1670 ; SSSE3-NEXT:    retq
1671 ;
1672 ; SSE41-LABEL: combine_test17:
1673 ; SSE41:       # BB#0:
1674 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1675 ; SSE41-NEXT:    retq
1676 ;
1677 ; AVX1-LABEL: combine_test17:
1678 ; AVX1:       # BB#0:
1679 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1680 ; AVX1-NEXT:    retq
1681 ;
1682 ; AVX2-LABEL: combine_test17:
1683 ; AVX2:       # BB#0:
1684 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1685 ; AVX2-NEXT:    retq
1686   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1687   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1688   ret <4 x i32> %2
1689 }
1690
1691 define <4 x i32> @combine_test18(<4 x i32> %a, <4 x i32> %b) {
1692 ; SSE-LABEL: combine_test18:
1693 ; SSE:       # BB#0:
1694 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1695 ; SSE-NEXT:    retq
1696 ;
1697 ; AVX-LABEL: combine_test18:
1698 ; AVX:       # BB#0:
1699 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1700 ; AVX-NEXT:    retq
1701   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1702   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1703   ret <4 x i32> %2
1704 }
1705
1706 define <4 x i32> @combine_test19(<4 x i32> %a, <4 x i32> %b) {
1707 ; SSE-LABEL: combine_test19:
1708 ; SSE:       # BB#0:
1709 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1710 ; SSE-NEXT:    retq
1711 ;
1712 ; AVX-LABEL: combine_test19:
1713 ; AVX:       # BB#0:
1714 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1715 ; AVX-NEXT:    retq
1716   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1717   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1718   ret <4 x i32> %2
1719 }
1720
1721 define <4 x i32> @combine_test20(<4 x i32> %a, <4 x i32> %b) {
1722 ; SSE2-LABEL: combine_test20:
1723 ; SSE2:       # BB#0:
1724 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1725 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1726 ; SSE2-NEXT:    retq
1727 ;
1728 ; SSSE3-LABEL: combine_test20:
1729 ; SSSE3:       # BB#0:
1730 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1731 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1732 ; SSSE3-NEXT:    retq
1733 ;
1734 ; SSE41-LABEL: combine_test20:
1735 ; SSE41:       # BB#0:
1736 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1737 ; SSE41-NEXT:    retq
1738 ;
1739 ; AVX1-LABEL: combine_test20:
1740 ; AVX1:       # BB#0:
1741 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1742 ; AVX1-NEXT:    retq
1743 ;
1744 ; AVX2-LABEL: combine_test20:
1745 ; AVX2:       # BB#0:
1746 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1747 ; AVX2-NEXT:    retq
1748   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1749   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1750   ret <4 x i32> %2
1751 }
1752
1753 define <4 x i32> @combine_test21(<8 x i32> %a, <4 x i32>* %ptr) {
1754 ; SSE-LABEL: combine_test21:
1755 ; SSE:       # BB#0:
1756 ; SSE-NEXT:    movdqa %xmm0, %xmm2
1757 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm2 = xmm2[0],xmm1[0]
1758 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1759 ; SSE-NEXT:    movdqa %xmm2, (%rdi)
1760 ; SSE-NEXT:    retq
1761 ;
1762 ; AVX1-LABEL: combine_test21:
1763 ; AVX1:       # BB#0:
1764 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
1765 ; AVX1-NEXT:    vpunpcklqdq {{.*#+}} xmm2 = xmm0[0],xmm1[0]
1766 ; AVX1-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1767 ; AVX1-NEXT:    vmovdqa %xmm2, (%rdi)
1768 ; AVX1-NEXT:    vzeroupper
1769 ; AVX1-NEXT:    retq
1770 ;
1771 ; AVX2-LABEL: combine_test21:
1772 ; AVX2:       # BB#0:
1773 ; AVX2-NEXT:    vextracti128 $1, %ymm0, %xmm1
1774 ; AVX2-NEXT:    vpunpcklqdq {{.*#+}} xmm2 = xmm0[0],xmm1[0]
1775 ; AVX2-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1776 ; AVX2-NEXT:    vmovdqa %xmm2, (%rdi)
1777 ; AVX2-NEXT:    vzeroupper
1778 ; AVX2-NEXT:    retq
1779   %1 = shufflevector <8 x i32> %a, <8 x i32> %a, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1780   %2 = shufflevector <8 x i32> %a, <8 x i32> %a, <4 x i32> <i32 2, i32 3, i32 6, i32 7>
1781   store <4 x i32> %1, <4 x i32>* %ptr, align 16
1782   ret <4 x i32> %2
1783 }
1784
1785 define <8 x float> @combine_test22(<2 x float>* %a, <2 x float>* %b) {
1786 ; SSE-LABEL: combine_test22:
1787 ; SSE:       # BB#0:
1788 ; SSE-NEXT:    movq {{.*#+}} xmm0 = mem[0],zero
1789 ; SSE-NEXT:    movhpd (%rsi), %xmm0
1790 ; SSE-NEXT:    retq
1791 ;
1792 ; AVX-LABEL: combine_test22:
1793 ; AVX:       # BB#0:
1794 ; AVX-NEXT:    vmovq {{.*#+}} xmm0 = mem[0],zero
1795 ; AVX-NEXT:    vmovhpd (%rsi), %xmm0, %xmm0
1796 ; AVX-NEXT:    retq
1797 ; Current AVX2 lowering of this is still awful, not adding a test case.
1798   %1 = load <2 x float>* %a, align 8
1799   %2 = load <2 x float>* %b, align 8
1800   %3 = shufflevector <2 x float> %1, <2 x float> %2, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef>
1801   ret <8 x float> %3
1802 }
1803
1804 ; Check some negative cases.
1805 ; FIXME: Do any of these really make sense? Are they redundant with the above tests?
1806
1807 define <4 x float> @combine_test1b(<4 x float> %a, <4 x float> %b) {
1808 ; SSE-LABEL: combine_test1b:
1809 ; SSE:       # BB#0:
1810 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1,2,0]
1811 ; SSE-NEXT:    movaps %xmm1, %xmm0
1812 ; SSE-NEXT:    retq
1813 ;
1814 ; AVX-LABEL: combine_test1b:
1815 ; AVX:       # BB#0:
1816 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[0,1,2,0]
1817 ; AVX-NEXT:    retq
1818   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1819   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 0>
1820   ret <4 x float> %2
1821 }
1822
1823 define <4 x float> @combine_test2b(<4 x float> %a, <4 x float> %b) {
1824 ; SSE2-LABEL: combine_test2b:
1825 ; SSE2:       # BB#0:
1826 ; SSE2-NEXT:    movlhps {{.*#+}} xmm1 = xmm1[0,0]
1827 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1828 ; SSE2-NEXT:    retq
1829 ;
1830 ; SSSE3-LABEL: combine_test2b:
1831 ; SSSE3:       # BB#0:
1832 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm1[0,0]
1833 ; SSSE3-NEXT:    retq
1834 ;
1835 ; SSE41-LABEL: combine_test2b:
1836 ; SSE41:       # BB#0:
1837 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm1[0,0]
1838 ; SSE41-NEXT:    retq
1839 ;
1840 ; AVX-LABEL: combine_test2b:
1841 ; AVX:       # BB#0:
1842 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm1[0,0]
1843 ; AVX-NEXT:    retq
1844   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1845   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 0, i32 5>
1846   ret <4 x float> %2
1847 }
1848
1849 define <4 x float> @combine_test3b(<4 x float> %a, <4 x float> %b) {
1850 ; SSE2-LABEL: combine_test3b:
1851 ; SSE2:       # BB#0:
1852 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[3,0]
1853 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[2,3]
1854 ; SSE2-NEXT:    retq
1855 ;
1856 ; SSSE3-LABEL: combine_test3b:
1857 ; SSSE3:       # BB#0:
1858 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[3,0]
1859 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[2,3]
1860 ; SSSE3-NEXT:    retq
1861 ;
1862 ; SSE41-LABEL: combine_test3b:
1863 ; SSE41:       # BB#0:
1864 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
1865 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,3,2,3]
1866 ; SSE41-NEXT:    retq
1867 ;
1868 ; AVX-LABEL: combine_test3b:
1869 ; AVX:       # BB#0:
1870 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
1871 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[0,3,2,3]
1872 ; AVX-NEXT:    retq
1873   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 0, i32 6, i32 3>
1874   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 7, i32 2, i32 7>
1875   ret <4 x float> %2
1876 }
1877
1878 define <4 x float> @combine_test4b(<4 x float> %a, <4 x float> %b) {
1879 ; SSE-LABEL: combine_test4b:
1880 ; SSE:       # BB#0:
1881 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1,2,3]
1882 ; SSE-NEXT:    movaps %xmm1, %xmm0
1883 ; SSE-NEXT:    retq
1884 ;
1885 ; AVX-LABEL: combine_test4b:
1886 ; AVX:       # BB#0:
1887 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[1,1,2,3]
1888 ; AVX-NEXT:    retq
1889   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1890   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 5, i32 5, i32 2, i32 7>
1891   ret <4 x float> %2
1892 }
1893
1894
1895 ; Verify that we correctly fold shuffles even when we use illegal vector types.
1896
1897 define <4 x i8> @combine_test1c(<4 x i8>* %a, <4 x i8>* %b) {
1898 ; SSE2-LABEL: combine_test1c:
1899 ; SSE2:       # BB#0:
1900 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1901 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1902 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1903 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1904 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1905 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1906 ; SSE2-NEXT:    movss {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1907 ; SSE2-NEXT:    retq
1908 ;
1909 ; SSSE3-LABEL: combine_test1c:
1910 ; SSSE3:       # BB#0:
1911 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1912 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1913 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1914 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1915 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1916 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1917 ; SSSE3-NEXT:    movss {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1918 ; SSSE3-NEXT:    retq
1919 ;
1920 ; SSE41-LABEL: combine_test1c:
1921 ; SSE41:       # BB#0:
1922 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1923 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1924 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3,4,5,6,7]
1925 ; SSE41-NEXT:    retq
1926 ;
1927 ; AVX1-LABEL: combine_test1c:
1928 ; AVX1:       # BB#0:
1929 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1930 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1931 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1932 ; AVX1-NEXT:    retq
1933 ;
1934 ; AVX2-LABEL: combine_test1c:
1935 ; AVX2:       # BB#0:
1936 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1937 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1938 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1939 ; AVX2-NEXT:    retq
1940   %A = load <4 x i8>* %a
1941   %B = load <4 x i8>* %b
1942   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1943   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1944   ret <4 x i8> %2
1945 }
1946
1947 define <4 x i8> @combine_test2c(<4 x i8>* %a, <4 x i8>* %b) {
1948 ; SSE2-LABEL: combine_test2c:
1949 ; SSE2:       # BB#0:
1950 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1951 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1952 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1953 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1954 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1955 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1956 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1957 ; SSE2-NEXT:    retq
1958 ;
1959 ; SSSE3-LABEL: combine_test2c:
1960 ; SSSE3:       # BB#0:
1961 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1962 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1963 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1964 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1965 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1966 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1967 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1968 ; SSSE3-NEXT:    retq
1969 ;
1970 ; SSE41-LABEL: combine_test2c:
1971 ; SSE41:       # BB#0:
1972 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1973 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1974 ; SSE41-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1975 ; SSE41-NEXT:    retq
1976 ;
1977 ; AVX-LABEL: combine_test2c:
1978 ; AVX:       # BB#0:
1979 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1980 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1981 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1982 ; AVX-NEXT:    retq
1983   %A = load <4 x i8>* %a
1984   %B = load <4 x i8>* %b
1985   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 1, i32 5>
1986   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1987   ret <4 x i8> %2
1988 }
1989
1990 define <4 x i8> @combine_test3c(<4 x i8>* %a, <4 x i8>* %b) {
1991 ; SSE2-LABEL: combine_test3c:
1992 ; SSE2:       # BB#0:
1993 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1994 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1995 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1996 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1997 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1998 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1999 ; SSE2-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
2000 ; SSE2-NEXT:    retq
2001 ;
2002 ; SSSE3-LABEL: combine_test3c:
2003 ; SSSE3:       # BB#0:
2004 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
2005 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
2006 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
2007 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
2008 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
2009 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
2010 ; SSSE3-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
2011 ; SSSE3-NEXT:    retq
2012 ;
2013 ; SSE41-LABEL: combine_test3c:
2014 ; SSE41:       # BB#0:
2015 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
2016 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
2017 ; SSE41-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
2018 ; SSE41-NEXT:    retq
2019 ;
2020 ; AVX-LABEL: combine_test3c:
2021 ; AVX:       # BB#0:
2022 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
2023 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
2024 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2025 ; AVX-NEXT:    retq
2026   %A = load <4 x i8>* %a
2027   %B = load <4 x i8>* %b
2028   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2029   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2030   ret <4 x i8> %2
2031 }
2032
2033 define <4 x i8> @combine_test4c(<4 x i8>* %a, <4 x i8>* %b) {
2034 ; SSE2-LABEL: combine_test4c:
2035 ; SSE2:       # BB#0:
2036 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
2037 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
2038 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
2039 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
2040 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
2041 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
2042 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
2043 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
2044 ; SSE2-NEXT:    retq
2045 ;
2046 ; SSSE3-LABEL: combine_test4c:
2047 ; SSSE3:       # BB#0:
2048 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
2049 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
2050 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
2051 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
2052 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
2053 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
2054 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
2055 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
2056 ; SSSE3-NEXT:    retq
2057 ;
2058 ; SSE41-LABEL: combine_test4c:
2059 ; SSE41:       # BB#0:
2060 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
2061 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
2062 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
2063 ; SSE41-NEXT:    retq
2064 ;
2065 ; AVX1-LABEL: combine_test4c:
2066 ; AVX1:       # BB#0:
2067 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
2068 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
2069 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
2070 ; AVX1-NEXT:    retq
2071 ;
2072 ; AVX2-LABEL: combine_test4c:
2073 ; AVX2:       # BB#0:
2074 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
2075 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
2076 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
2077 ; AVX2-NEXT:    retq
2078   %A = load <4 x i8>* %a
2079   %B = load <4 x i8>* %b
2080   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
2081   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
2082   ret <4 x i8> %2
2083 }
2084
2085
2086 ; The following test cases are generated from this C++ code
2087 ;
2088 ;__m128 blend_01(__m128 a, __m128 b)
2089 ;{
2090 ;  __m128 s = a;
2091 ;  s = _mm_blend_ps( s, b, 1<<0 );
2092 ;  s = _mm_blend_ps( s, b, 1<<1 );
2093 ;  return s;
2094 ;}
2095 ;
2096 ;__m128 blend_02(__m128 a, __m128 b)
2097 ;{
2098 ;  __m128 s = a;
2099 ;  s = _mm_blend_ps( s, b, 1<<0 );
2100 ;  s = _mm_blend_ps( s, b, 1<<2 );
2101 ;  return s;
2102 ;}
2103 ;
2104 ;__m128 blend_123(__m128 a, __m128 b)
2105 ;{
2106 ;  __m128 s = a;
2107 ;  s = _mm_blend_ps( s, b, 1<<1 );
2108 ;  s = _mm_blend_ps( s, b, 1<<2 );
2109 ;  s = _mm_blend_ps( s, b, 1<<3 );
2110 ;  return s;
2111 ;}
2112
2113 ; Ideally, we should collapse the following shuffles into a single one.
2114
2115 define <4 x float> @combine_blend_01(<4 x float> %a, <4 x float> %b) {
2116 ; SSE2-LABEL: combine_blend_01:
2117 ; SSE2:       # BB#0:
2118 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2119 ; SSE2-NEXT:    retq
2120 ;
2121 ; SSSE3-LABEL: combine_blend_01:
2122 ; SSSE3:       # BB#0:
2123 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2124 ; SSSE3-NEXT:    retq
2125 ;
2126 ; SSE41-LABEL: combine_blend_01:
2127 ; SSE41:       # BB#0:
2128 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2129 ; SSE41-NEXT:    retq
2130 ;
2131 ; AVX-LABEL: combine_blend_01:
2132 ; AVX:       # BB#0:
2133 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2134 ; AVX-NEXT:    retq
2135   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 undef, i32 2, i32 3>
2136   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
2137   ret <4 x float> %shuffle6
2138 }
2139
2140 define <4 x float> @combine_blend_02(<4 x float> %a, <4 x float> %b) {
2141 ; SSE2-LABEL: combine_blend_02:
2142 ; SSE2:       # BB#0:
2143 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
2144 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
2145 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2146 ; SSE2-NEXT:    retq
2147 ;
2148 ; SSSE3-LABEL: combine_blend_02:
2149 ; SSSE3:       # BB#0:
2150 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
2151 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
2152 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2153 ; SSSE3-NEXT:    retq
2154 ;
2155 ; SSE41-LABEL: combine_blend_02:
2156 ; SSE41:       # BB#0:
2157 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
2158 ; SSE41-NEXT:    retq
2159 ;
2160 ; AVX-LABEL: combine_blend_02:
2161 ; AVX:       # BB#0:
2162 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
2163 ; AVX-NEXT:    retq
2164   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 undef, i32 3>
2165   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
2166   ret <4 x float> %shuffle6
2167 }
2168
2169 define <4 x float> @combine_blend_123(<4 x float> %a, <4 x float> %b) {
2170 ; SSE2-LABEL: combine_blend_123:
2171 ; SSE2:       # BB#0:
2172 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
2173 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2174 ; SSE2-NEXT:    retq
2175 ;
2176 ; SSSE3-LABEL: combine_blend_123:
2177 ; SSSE3:       # BB#0:
2178 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
2179 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2180 ; SSSE3-NEXT:    retq
2181 ;
2182 ; SSE41-LABEL: combine_blend_123:
2183 ; SSE41:       # BB#0:
2184 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
2185 ; SSE41-NEXT:    retq
2186 ;
2187 ; AVX-LABEL: combine_blend_123:
2188 ; AVX:       # BB#0:
2189 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
2190 ; AVX-NEXT:    retq
2191   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 undef, i32 undef>
2192   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 undef>
2193   %shuffle12 = shufflevector <4 x float> %shuffle6, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
2194   ret <4 x float> %shuffle12
2195 }
2196
2197 define <4 x i32> @combine_test_movhl_1(<4 x i32> %a, <4 x i32> %b) {
2198 ; SSE-LABEL: combine_test_movhl_1:
2199 ; SSE:       # BB#0:
2200 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2201 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2202 ; SSE-NEXT:    retq
2203 ;
2204 ; AVX-LABEL: combine_test_movhl_1:
2205 ; AVX:       # BB#0:
2206 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2207 ; AVX-NEXT:    retq
2208   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 7, i32 5, i32 3>
2209   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 1, i32 0, i32 3>
2210   ret <4 x i32> %2
2211 }
2212
2213 define <4 x i32> @combine_test_movhl_2(<4 x i32> %a, <4 x i32> %b) {
2214 ; SSE-LABEL: combine_test_movhl_2:
2215 ; SSE:       # BB#0:
2216 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2217 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2218 ; SSE-NEXT:    retq
2219 ;
2220 ; AVX-LABEL: combine_test_movhl_2:
2221 ; AVX:       # BB#0:
2222 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2223 ; AVX-NEXT:    retq
2224   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 0, i32 3, i32 6>
2225   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 3, i32 7, i32 0, i32 2>
2226   ret <4 x i32> %2
2227 }
2228
2229 define <4 x i32> @combine_test_movhl_3(<4 x i32> %a, <4 x i32> %b) {
2230 ; SSE-LABEL: combine_test_movhl_3:
2231 ; SSE:       # BB#0:
2232 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2233 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2234 ; SSE-NEXT:    retq
2235 ;
2236 ; AVX-LABEL: combine_test_movhl_3:
2237 ; AVX:       # BB#0:
2238 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2239 ; AVX-NEXT:    retq
2240   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 7, i32 6, i32 3, i32 2>
2241   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 0, i32 3, i32 2>
2242   ret <4 x i32> %2
2243 }
2244
2245
2246 ; Verify that we fold shuffles according to rule:
2247 ;  (shuffle(shuffle A, Undef, M0), B, M1) -> (shuffle A, B, M2)
2248
2249 define <4 x float> @combine_undef_input_test1(<4 x float> %a, <4 x float> %b) {
2250 ; SSE2-LABEL: combine_undef_input_test1:
2251 ; SSE2:       # BB#0:
2252 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2253 ; SSE2-NEXT:    retq
2254 ;
2255 ; SSSE3-LABEL: combine_undef_input_test1:
2256 ; SSSE3:       # BB#0:
2257 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2258 ; SSSE3-NEXT:    retq
2259 ;
2260 ; SSE41-LABEL: combine_undef_input_test1:
2261 ; SSE41:       # BB#0:
2262 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2263 ; SSE41-NEXT:    retq
2264 ;
2265 ; AVX-LABEL: combine_undef_input_test1:
2266 ; AVX:       # BB#0:
2267 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2268 ; AVX-NEXT:    retq
2269   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2270   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2271   ret <4 x float> %2
2272 }
2273
2274 define <4 x float> @combine_undef_input_test2(<4 x float> %a, <4 x float> %b) {
2275 ; SSE-LABEL: combine_undef_input_test2:
2276 ; SSE:       # BB#0:
2277 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2278 ; SSE-NEXT:    retq
2279 ;
2280 ; AVX-LABEL: combine_undef_input_test2:
2281 ; AVX:       # BB#0:
2282 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2283 ; AVX-NEXT:    retq
2284   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2285   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2286   ret <4 x float> %2
2287 }
2288
2289 define <4 x float> @combine_undef_input_test3(<4 x float> %a, <4 x float> %b) {
2290 ; SSE-LABEL: combine_undef_input_test3:
2291 ; SSE:       # BB#0:
2292 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2293 ; SSE-NEXT:    retq
2294 ;
2295 ; AVX-LABEL: combine_undef_input_test3:
2296 ; AVX:       # BB#0:
2297 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2298 ; AVX-NEXT:    retq
2299   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2300   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2301   ret <4 x float> %2
2302 }
2303
2304 define <4 x float> @combine_undef_input_test4(<4 x float> %a, <4 x float> %b) {
2305 ; SSE-LABEL: combine_undef_input_test4:
2306 ; SSE:       # BB#0:
2307 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2308 ; SSE-NEXT:    movapd %xmm1, %xmm0
2309 ; SSE-NEXT:    retq
2310 ;
2311 ; AVX-LABEL: combine_undef_input_test4:
2312 ; AVX:       # BB#0:
2313 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2314 ; AVX-NEXT:    retq
2315   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2316   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2317   ret <4 x float> %2
2318 }
2319
2320 define <4 x float> @combine_undef_input_test5(<4 x float> %a, <4 x float> %b) {
2321 ; SSE2-LABEL: combine_undef_input_test5:
2322 ; SSE2:       # BB#0:
2323 ; SSE2-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2324 ; SSE2-NEXT:    movapd %xmm1, %xmm0
2325 ; SSE2-NEXT:    retq
2326 ;
2327 ; SSSE3-LABEL: combine_undef_input_test5:
2328 ; SSSE3:       # BB#0:
2329 ; SSSE3-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2330 ; SSSE3-NEXT:    movapd %xmm1, %xmm0
2331 ; SSSE3-NEXT:    retq
2332 ;
2333 ; SSE41-LABEL: combine_undef_input_test5:
2334 ; SSE41:       # BB#0:
2335 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2336 ; SSE41-NEXT:    retq
2337 ;
2338 ; AVX-LABEL: combine_undef_input_test5:
2339 ; AVX:       # BB#0:
2340 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2341 ; AVX-NEXT:    retq
2342   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2343   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2344   ret <4 x float> %2
2345 }
2346
2347
2348 ; Verify that we fold shuffles according to rule:
2349 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2350
2351 define <4 x float> @combine_undef_input_test6(<4 x float> %a) {
2352 ; ALL-LABEL: combine_undef_input_test6:
2353 ; ALL:       # BB#0:
2354 ; ALL-NEXT:    retq
2355   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2356   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2357   ret <4 x float> %2
2358 }
2359
2360 define <4 x float> @combine_undef_input_test7(<4 x float> %a) {
2361 ; SSE2-LABEL: combine_undef_input_test7:
2362 ; SSE2:       # BB#0:
2363 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2364 ; SSE2-NEXT:    retq
2365 ;
2366 ; SSSE3-LABEL: combine_undef_input_test7:
2367 ; SSSE3:       # BB#0:
2368 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2369 ; SSSE3-NEXT:    retq
2370 ;
2371 ; SSE41-LABEL: combine_undef_input_test7:
2372 ; SSE41:       # BB#0:
2373 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2374 ; SSE41-NEXT:    retq
2375 ;
2376 ; AVX-LABEL: combine_undef_input_test7:
2377 ; AVX:       # BB#0:
2378 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2379 ; AVX-NEXT:    retq
2380   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2381   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2382   ret <4 x float> %2
2383 }
2384
2385 define <4 x float> @combine_undef_input_test8(<4 x float> %a) {
2386 ; SSE2-LABEL: combine_undef_input_test8:
2387 ; SSE2:       # BB#0:
2388 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2389 ; SSE2-NEXT:    retq
2390 ;
2391 ; SSSE3-LABEL: combine_undef_input_test8:
2392 ; SSSE3:       # BB#0:
2393 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2394 ; SSSE3-NEXT:    retq
2395 ;
2396 ; SSE41-LABEL: combine_undef_input_test8:
2397 ; SSE41:       # BB#0:
2398 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2399 ; SSE41-NEXT:    retq
2400 ;
2401 ; AVX-LABEL: combine_undef_input_test8:
2402 ; AVX:       # BB#0:
2403 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2404 ; AVX-NEXT:    retq
2405   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2406   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2407   ret <4 x float> %2
2408 }
2409
2410 define <4 x float> @combine_undef_input_test9(<4 x float> %a) {
2411 ; SSE-LABEL: combine_undef_input_test9:
2412 ; SSE:       # BB#0:
2413 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2414 ; SSE-NEXT:    retq
2415 ;
2416 ; AVX-LABEL: combine_undef_input_test9:
2417 ; AVX:       # BB#0:
2418 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2419 ; AVX-NEXT:    retq
2420   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2421   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2422   ret <4 x float> %2
2423 }
2424
2425 define <4 x float> @combine_undef_input_test10(<4 x float> %a) {
2426 ; ALL-LABEL: combine_undef_input_test10:
2427 ; ALL:       # BB#0:
2428 ; ALL-NEXT:    retq
2429   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2430   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2431   ret <4 x float> %2
2432 }
2433
2434 define <4 x float> @combine_undef_input_test11(<4 x float> %a, <4 x float> %b) {
2435 ; SSE2-LABEL: combine_undef_input_test11:
2436 ; SSE2:       # BB#0:
2437 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2438 ; SSE2-NEXT:    retq
2439 ;
2440 ; SSSE3-LABEL: combine_undef_input_test11:
2441 ; SSSE3:       # BB#0:
2442 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2443 ; SSSE3-NEXT:    retq
2444 ;
2445 ; SSE41-LABEL: combine_undef_input_test11:
2446 ; SSE41:       # BB#0:
2447 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2448 ; SSE41-NEXT:    retq
2449 ;
2450 ; AVX-LABEL: combine_undef_input_test11:
2451 ; AVX:       # BB#0:
2452 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2453 ; AVX-NEXT:    retq
2454   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2455   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 6>
2456   ret <4 x float> %2
2457 }
2458
2459 define <4 x float> @combine_undef_input_test12(<4 x float> %a, <4 x float> %b) {
2460 ; SSE-LABEL: combine_undef_input_test12:
2461 ; SSE:       # BB#0:
2462 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2463 ; SSE-NEXT:    retq
2464 ;
2465 ; AVX-LABEL: combine_undef_input_test12:
2466 ; AVX:       # BB#0:
2467 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2468 ; AVX-NEXT:    retq
2469   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2470   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2471   ret <4 x float> %2
2472 }
2473
2474 define <4 x float> @combine_undef_input_test13(<4 x float> %a, <4 x float> %b) {
2475 ; SSE-LABEL: combine_undef_input_test13:
2476 ; SSE:       # BB#0:
2477 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2478 ; SSE-NEXT:    retq
2479 ;
2480 ; AVX-LABEL: combine_undef_input_test13:
2481 ; AVX:       # BB#0:
2482 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2483 ; AVX-NEXT:    retq
2484   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2485   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 5, i32 0, i32 5>
2486   ret <4 x float> %2
2487 }
2488
2489 define <4 x float> @combine_undef_input_test14(<4 x float> %a, <4 x float> %b) {
2490 ; SSE-LABEL: combine_undef_input_test14:
2491 ; SSE:       # BB#0:
2492 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2493 ; SSE-NEXT:    movapd %xmm1, %xmm0
2494 ; SSE-NEXT:    retq
2495 ;
2496 ; AVX-LABEL: combine_undef_input_test14:
2497 ; AVX:       # BB#0:
2498 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2499 ; AVX-NEXT:    retq
2500   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2501   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2502   ret <4 x float> %2
2503 }
2504
2505 define <4 x float> @combine_undef_input_test15(<4 x float> %a, <4 x float> %b) {
2506 ; SSE2-LABEL: combine_undef_input_test15:
2507 ; SSE2:       # BB#0:
2508 ; SSE2-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2509 ; SSE2-NEXT:    movapd %xmm1, %xmm0
2510 ; SSE2-NEXT:    retq
2511 ;
2512 ; SSSE3-LABEL: combine_undef_input_test15:
2513 ; SSSE3:       # BB#0:
2514 ; SSSE3-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2515 ; SSSE3-NEXT:    movapd %xmm1, %xmm0
2516 ; SSSE3-NEXT:    retq
2517 ;
2518 ; SSE41-LABEL: combine_undef_input_test15:
2519 ; SSE41:       # BB#0:
2520 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2521 ; SSE41-NEXT:    retq
2522 ;
2523 ; AVX-LABEL: combine_undef_input_test15:
2524 ; AVX:       # BB#0:
2525 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2526 ; AVX-NEXT:    retq
2527   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2528   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2529   ret <4 x float> %2
2530 }
2531
2532
2533 ; Verify that shuffles are canonicalized according to rules:
2534 ;  shuffle(B, shuffle(A, Undef)) -> shuffle(shuffle(A, Undef), B)
2535 ;
2536 ; This allows to trigger the following combine rule:
2537 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2538 ;
2539 ; As a result, all the shuffle pairs in each function below should be
2540 ; combined into a single legal shuffle operation.
2541
2542 define <4 x float> @combine_undef_input_test16(<4 x float> %a) {
2543 ; ALL-LABEL: combine_undef_input_test16:
2544 ; ALL:       # BB#0:
2545 ; ALL-NEXT:    retq
2546   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2547   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 3>
2548   ret <4 x float> %2
2549 }
2550
2551 define <4 x float> @combine_undef_input_test17(<4 x float> %a) {
2552 ; SSE2-LABEL: combine_undef_input_test17:
2553 ; SSE2:       # BB#0:
2554 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2555 ; SSE2-NEXT:    retq
2556 ;
2557 ; SSSE3-LABEL: combine_undef_input_test17:
2558 ; SSSE3:       # BB#0:
2559 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2560 ; SSSE3-NEXT:    retq
2561 ;
2562 ; SSE41-LABEL: combine_undef_input_test17:
2563 ; SSE41:       # BB#0:
2564 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2565 ; SSE41-NEXT:    retq
2566 ;
2567 ; AVX-LABEL: combine_undef_input_test17:
2568 ; AVX:       # BB#0:
2569 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2570 ; AVX-NEXT:    retq
2571   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2572   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2573   ret <4 x float> %2
2574 }
2575
2576 define <4 x float> @combine_undef_input_test18(<4 x float> %a) {
2577 ; SSE2-LABEL: combine_undef_input_test18:
2578 ; SSE2:       # BB#0:
2579 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2580 ; SSE2-NEXT:    retq
2581 ;
2582 ; SSSE3-LABEL: combine_undef_input_test18:
2583 ; SSSE3:       # BB#0:
2584 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2585 ; SSSE3-NEXT:    retq
2586 ;
2587 ; SSE41-LABEL: combine_undef_input_test18:
2588 ; SSE41:       # BB#0:
2589 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2590 ; SSE41-NEXT:    retq
2591 ;
2592 ; AVX-LABEL: combine_undef_input_test18:
2593 ; AVX:       # BB#0:
2594 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2595 ; AVX-NEXT:    retq
2596   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2597   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 0, i32 5>
2598   ret <4 x float> %2
2599 }
2600
2601 define <4 x float> @combine_undef_input_test19(<4 x float> %a) {
2602 ; SSE-LABEL: combine_undef_input_test19:
2603 ; SSE:       # BB#0:
2604 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2605 ; SSE-NEXT:    retq
2606 ;
2607 ; AVX-LABEL: combine_undef_input_test19:
2608 ; AVX:       # BB#0:
2609 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2610 ; AVX-NEXT:    retq
2611   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2612   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2613   ret <4 x float> %2
2614 }
2615
2616 define <4 x float> @combine_undef_input_test20(<4 x float> %a) {
2617 ; ALL-LABEL: combine_undef_input_test20:
2618 ; ALL:       # BB#0:
2619 ; ALL-NEXT:    retq
2620   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2621   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2622   ret <4 x float> %2
2623 }
2624
2625 ; These tests are designed to test the ability to combine away unnecessary
2626 ; operations feeding into a shuffle. The AVX cases are the important ones as
2627 ; they leverage operations which cannot be done naturally on the entire vector
2628 ; and thus are decomposed into multiple smaller operations.
2629
2630 define <8 x i32> @combine_unneeded_subvector1(<8 x i32> %a) {
2631 ; SSE-LABEL: combine_unneeded_subvector1:
2632 ; SSE:       # BB#0:
2633 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2634 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[3,2,1,0]
2635 ; SSE-NEXT:    movdqa %xmm0, %xmm1
2636 ; SSE-NEXT:    retq
2637 ;
2638 ; AVX1-LABEL: combine_unneeded_subvector1:
2639 ; AVX1:       # BB#0:
2640 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2641 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2642 ; AVX1-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,2,1,0]
2643 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2644 ; AVX1-NEXT:    retq
2645 ;
2646 ; AVX2-LABEL: combine_unneeded_subvector1:
2647 ; AVX2:       # BB#0:
2648 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2649 ; AVX2-NEXT:    vmovdqa {{.*#+}} ymm1 = [7,6,5,4,7,6,5,4]
2650 ; AVX2-NEXT:    vpermd %ymm0, %ymm1, %ymm0
2651 ; AVX2-NEXT:    retq
2652   %b = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2653   %c = shufflevector <8 x i32> %b, <8 x i32> undef, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 7, i32 6, i32 5, i32 4>
2654   ret <8 x i32> %c
2655 }
2656
2657 define <8 x i32> @combine_unneeded_subvector2(<8 x i32> %a, <8 x i32> %b) {
2658 ; SSE-LABEL: combine_unneeded_subvector2:
2659 ; SSE:       # BB#0:
2660 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2661 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[3,2,1,0]
2662 ; SSE-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[3,2,1,0]
2663 ; SSE-NEXT:    retq
2664 ;
2665 ; AVX1-LABEL: combine_unneeded_subvector2:
2666 ; AVX1:       # BB#0:
2667 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2668 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2669 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2670 ; AVX1-NEXT:    vperm2f128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2671 ; AVX1-NEXT:    vpermilps {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2672 ; AVX1-NEXT:    retq
2673 ;
2674 ; AVX2-LABEL: combine_unneeded_subvector2:
2675 ; AVX2:       # BB#0:
2676 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2677 ; AVX2-NEXT:    vperm2i128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2678 ; AVX2-NEXT:    vpshufd {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2679 ; AVX2-NEXT:    retq
2680   %c = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2681   %d = shufflevector <8 x i32> %b, <8 x i32> %c, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 15, i32 14, i32 13, i32 12>
2682   ret <8 x i32> %d
2683 }
2684
2685 define <4 x float> @combine_insertps1(<4 x float> %a, <4 x float> %b) {
2686 ; SSE2-LABEL: combine_insertps1:
2687 ; SSE2:       # BB#0:
2688 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[1,0]
2689 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[2,3]
2690 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2691 ; SSE2-NEXT:    retq
2692 ;
2693 ; SSSE3-LABEL: combine_insertps1:
2694 ; SSSE3:       # BB#0:
2695 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[1,0]
2696 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[2,3]
2697 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2698 ; SSSE3-NEXT:    retq
2699 ;
2700 ; SSE41-LABEL: combine_insertps1:
2701 ; SSE41:       # BB#0:
2702 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2703 ; SSE41-NEXT:    retq
2704 ;
2705 ; AVX-LABEL: combine_insertps1:
2706 ; AVX:       # BB#0:
2707 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2708 ; AVX-NEXT:    retq
2709
2710   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 6, i32 2, i32 4>
2711   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 5, i32 1, i32 6, i32 3>
2712   ret <4 x float> %d
2713 }
2714
2715 define <4 x float> @combine_insertps2(<4 x float> %a, <4 x float> %b) {
2716 ; SSE2-LABEL: combine_insertps2:
2717 ; SSE2:       # BB#0:
2718 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[0,0]
2719 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,3]
2720 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2721 ; SSE2-NEXT:    retq
2722 ;
2723 ; SSSE3-LABEL: combine_insertps2:
2724 ; SSSE3:       # BB#0:
2725 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[0,0]
2726 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,3]
2727 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2728 ; SSSE3-NEXT:    retq
2729 ;
2730 ; SSE41-LABEL: combine_insertps2:
2731 ; SSE41:       # BB#0:
2732 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2733 ; SSE41-NEXT:    retq
2734 ;
2735 ; AVX-LABEL: combine_insertps2:
2736 ; AVX:       # BB#0:
2737 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2738 ; AVX-NEXT:    retq
2739
2740   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 1, i32 6, i32 7>
2741   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2742   ret <4 x float> %d
2743 }
2744
2745 define <4 x float> @combine_insertps3(<4 x float> %a, <4 x float> %b) {
2746 ; SSE2-LABEL: combine_insertps3:
2747 ; SSE2:       # BB#0:
2748 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
2749 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
2750 ; SSE2-NEXT:    retq
2751 ;
2752 ; SSSE3-LABEL: combine_insertps3:
2753 ; SSSE3:       # BB#0:
2754 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
2755 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
2756 ; SSSE3-NEXT:    retq
2757 ;
2758 ; SSE41-LABEL: combine_insertps3:
2759 ; SSE41:       # BB#0:
2760 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2761 ; SSE41-NEXT:    retq
2762 ;
2763 ; AVX-LABEL: combine_insertps3:
2764 ; AVX:       # BB#0:
2765 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2766 ; AVX-NEXT:    retq
2767
2768   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2769   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 5, i32 3>
2770   ret <4 x float> %d
2771 }
2772
2773 define <4 x float> @combine_insertps4(<4 x float> %a, <4 x float> %b) {
2774 ; SSE2-LABEL: combine_insertps4:
2775 ; SSE2:       # BB#0:
2776 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,0]
2777 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,0]
2778 ; SSE2-NEXT:    retq
2779 ;
2780 ; SSSE3-LABEL: combine_insertps4:
2781 ; SSSE3:       # BB#0:
2782 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,0]
2783 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,0]
2784 ; SSSE3-NEXT:    retq
2785 ;
2786 ; SSE41-LABEL: combine_insertps4:
2787 ; SSE41:       # BB#0:
2788 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2789 ; SSE41-NEXT:    retq
2790 ;
2791 ; AVX-LABEL: combine_insertps4:
2792 ; AVX:       # BB#0:
2793 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2794 ; AVX-NEXT:    retq
2795
2796   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2797   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 6, i32 5>
2798   ret <4 x float> %d
2799 }
2800
2801 define <4 x float> @PR22377(<4 x float> %a, <4 x float> %b) {
2802 ; SSE-LABEL: PR22377:
2803 ; SSE:       # BB#0: # %entry
2804 ; SSE-NEXT:    movaps %xmm0, %xmm1
2805 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,3,1,3]
2806 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,0,2]
2807 ; SSE-NEXT:    addps %xmm0, %xmm1
2808 ; SSE-NEXT:    unpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
2809 ; SSE-NEXT:    retq
2810 ;
2811 ; AVX-LABEL: PR22377:
2812 ; AVX:       # BB#0: # %entry
2813 ; AVX-NEXT:    vpermilps {{.*#+}} xmm1 = xmm0[1,3,1,3]
2814 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[0,2,0,2]
2815 ; AVX-NEXT:    vaddps %xmm0, %xmm1, %xmm1
2816 ; AVX-NEXT:    vunpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
2817 ; AVX-NEXT:    retq
2818 entry:
2819   %s1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 1, i32 3, i32 1, i32 3>
2820   %s2 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
2821   %r2 = fadd <4 x float> %s1, %s2
2822   %s3 = shufflevector <4 x float> %s2, <4 x float> %r2, <4 x i32> <i32 0, i32 4, i32 1, i32 5>
2823   ret <4 x float> %s3
2824 }
2825
2826 define <4 x float> @PR22390(<4 x float> %a, <4 x float> %b) {
2827 ; SSE2-LABEL: PR22390:
2828 ; SSE2:       # BB#0: # %entry
2829 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2830 ; SSE2-NEXT:    movaps %xmm0, %xmm2
2831 ; SSE2-NEXT:    movss {{.*#+}} xmm2 = xmm1[0],xmm2[1,2,3]
2832 ; SSE2-NEXT:    addps %xmm0, %xmm2
2833 ; SSE2-NEXT:    movaps %xmm2, %xmm0
2834 ; SSE2-NEXT:    retq
2835 ;
2836 ; SSSE3-LABEL: PR22390:
2837 ; SSSE3:       # BB#0: # %entry
2838 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2839 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
2840 ; SSSE3-NEXT:    movss {{.*#+}} xmm2 = xmm1[0],xmm2[1,2,3]
2841 ; SSSE3-NEXT:    addps %xmm0, %xmm2
2842 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
2843 ; SSSE3-NEXT:    retq
2844 ;
2845 ; SSE41-LABEL: PR22390:
2846 ; SSE41:       # BB#0: # %entry
2847 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2848 ; SSE41-NEXT:    blendps {{.*#+}} xmm1 = xmm1[0],xmm0[1,2,3]
2849 ; SSE41-NEXT:    addps %xmm1, %xmm0
2850 ; SSE41-NEXT:    retq
2851 ;
2852 ; AVX-LABEL: PR22390:
2853 ; AVX:       # BB#0: # %entry
2854 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2855 ; AVX-NEXT:    vblendps {{.*#+}} xmm1 = xmm1[0],xmm0[1,2,3]
2856 ; AVX-NEXT:    vaddps %xmm1, %xmm0, %xmm0
2857 ; AVX-NEXT:    retq
2858 entry:
2859   %s1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 3, i32 0, i32 1, i32 2>
2860   %s2 = shufflevector <4 x float> %s1, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
2861   %r2 = fadd <4 x float> %s1, %s2
2862   ret <4 x float> %r2
2863 }
2864
2865 define <8 x float> @PR22412(<8 x float> %a, <8 x float> %b) {
2866 ; SSE2-LABEL: PR22412:
2867 ; SSE2:       # BB#0: # %entry
2868 ; SSE2-NEXT:    movsd {{.*#+}} xmm2 = xmm0[0],xmm2[1]
2869 ; SSE2-NEXT:    movapd %xmm2, %xmm0
2870 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm3[3,2]
2871 ; SSE2-NEXT:    shufps {{.*#+}} xmm3 = xmm3[1,0],xmm2[3,2]
2872 ; SSE2-NEXT:    movaps %xmm3, %xmm1
2873 ; SSE2-NEXT:    retq
2874 ;
2875 ; SSSE3-LABEL: PR22412:
2876 ; SSSE3:       # BB#0: # %entry
2877 ; SSSE3-NEXT:    movsd {{.*#+}} xmm2 = xmm0[0],xmm2[1]
2878 ; SSSE3-NEXT:    movapd %xmm2, %xmm0
2879 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm3[3,2]
2880 ; SSSE3-NEXT:    shufps {{.*#+}} xmm3 = xmm3[1,0],xmm2[3,2]
2881 ; SSSE3-NEXT:    movaps %xmm3, %xmm1
2882 ; SSSE3-NEXT:    retq
2883 ;
2884 ; SSE41-LABEL: PR22412:
2885 ; SSE41:       # BB#0: # %entry
2886 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm2[1]
2887 ; SSE41-NEXT:    movapd %xmm0, %xmm1
2888 ; SSE41-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm3[3,2]
2889 ; SSE41-NEXT:    shufps {{.*#+}} xmm3 = xmm3[1,0],xmm0[3,2]
2890 ; SSE41-NEXT:    movaps %xmm1, %xmm0
2891 ; SSE41-NEXT:    movaps %xmm3, %xmm1
2892 ; SSE41-NEXT:    retq
2893 ;
2894 ; AVX1-LABEL: PR22412:
2895 ; AVX1:       # BB#0: # %entry
2896 ; AVX1-NEXT:    vblendpd {{.*#+}} ymm0 = ymm0[0],ymm1[1,2,3]
2897 ; AVX1-NEXT:    vperm2f128 {{.*#+}} ymm1 = ymm0[2,3,0,1]
2898 ; AVX1-NEXT:    vshufps {{.*#+}} ymm0 = ymm0[1,0],ymm1[3,2],ymm0[5,4],ymm1[7,6]
2899 ; AVX1-NEXT:    retq
2900 ;
2901 ; AVX2-LABEL: PR22412:
2902 ; AVX2:       # BB#0: # %entry
2903 ; AVX2-NEXT:    vblendpd {{.*#+}} ymm0 = ymm0[0],ymm1[1,2,3]
2904 ; AVX2-NEXT:    vmovaps {{.*#+}} ymm1 = [1,0,7,6,5,4,3,2]
2905 ; AVX2-NEXT:    vpermps %ymm0, %ymm1, %ymm0
2906 ; AVX2-NEXT:    retq
2907 entry:
2908   %s1 = shufflevector <8 x float> %a, <8 x float> %b, <8 x i32> <i32 0, i32 1, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15>
2909   %s2 = shufflevector <8 x float> %s1, <8 x float> undef, <8 x i32> <i32 1, i32 0, i32 7, i32 6, i32 5, i32 4, i32 3, i32 2>
2910   ret <8 x float> %s2
2911 }