test/CodeGen/X86/vector-shuffle-combining.ll

   1 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE2
   2 ; RUN: llc < %s -mcpu=x86-64 -mattr=+ssse3 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSSE3
   3 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse4.1 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE41
   4 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX1
   5 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx2 | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX2
   6 ;
   7 ; Verify that the DAG combiner correctly folds bitwise operations across
   8 ; shuffles, nested shuffles with undef, pairs of nested shuffles, and other
   9 ; basic and always-safe patterns. Also test that the DAG combiner will combine
  10 ; target-specific shuffle instructions where reasonable.
  11
  12 target triple = "x86_64-unknown-unknown"
  13
  14 declare <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32>, i8)
  15 declare <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16>, i8)
  16 declare <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16>, i8)
  17
  18 define <4 x i32> @combine_pshufd1(<4 x i32> %a) {
  19 ; ALL-LABEL: combine_pshufd1:
  20 ; ALL:       # BB#0: # %entry
  21 ; ALL-NEXT:    retq
  22 entry:
  23   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  24   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 27)
  25   ret <4 x i32> %c
  26 }
  27
  28 define <4 x i32> @combine_pshufd2(<4 x i32> %a) {
  29 ; ALL-LABEL: combine_pshufd2:
  30 ; ALL:       # BB#0: # %entry
  31 ; ALL-NEXT:    retq
  32 entry:
  33   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  34   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  35   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 -28)
  36   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  37   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  38   ret <4 x i32> %d
  39 }
  40
  41 define <4 x i32> @combine_pshufd3(<4 x i32> %a) {
  42 ; ALL-LABEL: combine_pshufd3:
  43 ; ALL:       # BB#0: # %entry
  44 ; ALL-NEXT:    retq
  45 entry:
  46   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  47   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  48   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 -28)
  49   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  50   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  51   ret <4 x i32> %d
  52 }
  53
  54 define <4 x i32> @combine_pshufd4(<4 x i32> %a) {
  55 ; SSE-LABEL: combine_pshufd4:
  56 ; SSE:       # BB#0: # %entry
  57 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  58 ; SSE-NEXT:    retq
  59 ;
  60 ; AVX-LABEL: combine_pshufd4:
  61 ; AVX:       # BB#0: # %entry
  62 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  63 ; AVX-NEXT:    retq
  64 entry:
  65   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -31)
  66   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  67   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 27)
  68   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  69   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -31)
  70   ret <4 x i32> %d
  71 }
  72
  73 define <4 x i32> @combine_pshufd5(<4 x i32> %a) {
  74 ; SSE-LABEL: combine_pshufd5:
  75 ; SSE:       # BB#0: # %entry
  76 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  77 ; SSE-NEXT:    retq
  78 ;
  79 ; AVX-LABEL: combine_pshufd5:
  80 ; AVX:       # BB#0: # %entry
  81 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  82 ; AVX-NEXT:    retq
  83 entry:
  84   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -76)
  85   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  86   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 27)
  87   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  88   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -76)
  89   ret <4 x i32> %d
  90 }
  91
  92 define <4 x i32> @combine_pshufd6(<4 x i32> %a) {
  93 ; SSE-LABEL: combine_pshufd6:
  94 ; SSE:       # BB#0: # %entry
  95 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
  96 ; SSE-NEXT:    retq
  97 ;
  98 ; AVX-LABEL: combine_pshufd6:
  99 ; AVX:       # BB#0: # %entry
 100 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
 101 ; AVX-NEXT:    retq
 102 entry:
 103   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 0)
 104   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 8)
 105   ret <4 x i32> %c
 106 }
 107
 108 define <8 x i16> @combine_pshuflw1(<8 x i16> %a) {
 109 ; ALL-LABEL: combine_pshuflw1:
 110 ; ALL:       # BB#0: # %entry
 111 ; ALL-NEXT:    retq
 112 entry:
 113   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 114   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 115   ret <8 x i16> %c
 116 }
 117
 118 define <8 x i16> @combine_pshuflw2(<8 x i16> %a) {
 119 ; ALL-LABEL: combine_pshuflw2:
 120 ; ALL:       # BB#0: # %entry
 121 ; ALL-NEXT:    retq
 122 entry:
 123   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 124   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 -28)
 125   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 126   ret <8 x i16> %d
 127 }
 128
 129 define <8 x i16> @combine_pshuflw3(<8 x i16> %a) {
 130 ; SSE-LABEL: combine_pshuflw3:
 131 ; SSE:       # BB#0: # %entry
 132 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 133 ; SSE-NEXT:    retq
 134 ;
 135 ; AVX-LABEL: combine_pshuflw3:
 136 ; AVX:       # BB#0: # %entry
 137 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 138 ; AVX-NEXT:    retq
 139 entry:
 140   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 141   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 27)
 142   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 143   ret <8 x i16> %d
 144 }
 145
 146 define <8 x i16> @combine_pshufhw1(<8 x i16> %a) {
 147 ; SSE-LABEL: combine_pshufhw1:
 148 ; SSE:       # BB#0: # %entry
 149 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 150 ; SSE-NEXT:    retq
 151 ;
 152 ; AVX-LABEL: combine_pshufhw1:
 153 ; AVX:       # BB#0: # %entry
 154 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 155 ; AVX-NEXT:    retq
 156 entry:
 157   %b = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %a, i8 27)
 158   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 159   %d = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %c, i8 27)
 160   ret <8 x i16> %d
 161 }
 162
 163 define <4 x i32> @combine_bitwise_ops_test1(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 164 ; SSE-LABEL: combine_bitwise_ops_test1:
 165 ; SSE:       # BB#0:
 166 ; SSE-NEXT:    pand %xmm1, %xmm0
 167 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 168 ; SSE-NEXT:    retq
 169 ;
 170 ; AVX-LABEL: combine_bitwise_ops_test1:
 171 ; AVX:       # BB#0:
 172 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 173 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 174 ; AVX-NEXT:    retq
 175   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 176   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 177   %and = and <4 x i32> %shuf1, %shuf2
 178   ret <4 x i32> %and
 179 }
 180
 181 define <4 x i32> @combine_bitwise_ops_test2(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 182 ; SSE-LABEL: combine_bitwise_ops_test2:
 183 ; SSE:       # BB#0:
 184 ; SSE-NEXT:    por %xmm1, %xmm0
 185 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 186 ; SSE-NEXT:    retq
 187 ;
 188 ; AVX-LABEL: combine_bitwise_ops_test2:
 189 ; AVX:       # BB#0:
 190 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 191 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 192 ; AVX-NEXT:    retq
 193   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 194   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 195   %or = or <4 x i32> %shuf1, %shuf2
 196   ret <4 x i32> %or
 197 }
 198
 199 define <4 x i32> @combine_bitwise_ops_test3(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 200 ; SSE-LABEL: combine_bitwise_ops_test3:
 201 ; SSE:       # BB#0:
 202 ; SSE-NEXT:    pxor %xmm1, %xmm0
 203 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 204 ; SSE-NEXT:    retq
 205 ;
 206 ; AVX-LABEL: combine_bitwise_ops_test3:
 207 ; AVX:       # BB#0:
 208 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 209 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 210 ; AVX-NEXT:    retq
 211   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 212   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 213   %xor = xor <4 x i32> %shuf1, %shuf2
 214   ret <4 x i32> %xor
 215 }
 216
 217 define <4 x i32> @combine_bitwise_ops_test4(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 218 ; SSE-LABEL: combine_bitwise_ops_test4:
 219 ; SSE:       # BB#0:
 220 ; SSE-NEXT:    pand %xmm1, %xmm0
 221 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 222 ; SSE-NEXT:    retq
 223 ;
 224 ; AVX-LABEL: combine_bitwise_ops_test4:
 225 ; AVX:       # BB#0:
 226 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 227 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 228 ; AVX-NEXT:    retq
 229   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 230   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 231   %and = and <4 x i32> %shuf1, %shuf2
 232   ret <4 x i32> %and
 233 }
 234
 235 define <4 x i32> @combine_bitwise_ops_test5(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 236 ; SSE-LABEL: combine_bitwise_ops_test5:
 237 ; SSE:       # BB#0:
 238 ; SSE-NEXT:    por %xmm1, %xmm0
 239 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 240 ; SSE-NEXT:    retq
 241 ;
 242 ; AVX-LABEL: combine_bitwise_ops_test5:
 243 ; AVX:       # BB#0:
 244 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 245 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 246 ; AVX-NEXT:    retq
 247   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 248   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 249   %or = or <4 x i32> %shuf1, %shuf2
 250   ret <4 x i32> %or
 251 }
 252
 253 define <4 x i32> @combine_bitwise_ops_test6(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 254 ; SSE-LABEL: combine_bitwise_ops_test6:
 255 ; SSE:       # BB#0:
 256 ; SSE-NEXT:    pxor %xmm1, %xmm0
 257 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 258 ; SSE-NEXT:    retq
 259 ;
 260 ; AVX-LABEL: combine_bitwise_ops_test6:
 261 ; AVX:       # BB#0:
 262 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 263 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 264 ; AVX-NEXT:    retq
 265   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 266   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 267   %xor = xor <4 x i32> %shuf1, %shuf2
 268   ret <4 x i32> %xor
 269 }
 270
 271
 272 ; Verify that DAGCombiner moves the shuffle after the xor/and/or even if shuffles
 273 ; are not performing a swizzle operations.
 274
 275 define <4 x i32> @combine_bitwise_ops_test1b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 276 ; SSE2-LABEL: combine_bitwise_ops_test1b:
 277 ; SSE2:       # BB#0:
 278 ; SSE2-NEXT:    andps %xmm1, %xmm0
 279 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 280 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 281 ; SSE2-NEXT:    retq
 282 ;
 283 ; SSSE3-LABEL: combine_bitwise_ops_test1b:
 284 ; SSSE3:       # BB#0:
 285 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 286 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 287 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 288 ; SSSE3-NEXT:    retq
 289 ;
 290 ; SSE41-LABEL: combine_bitwise_ops_test1b:
 291 ; SSE41:       # BB#0:
 292 ; SSE41-NEXT:    pand %xmm1, %xmm0
 293 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 294 ; SSE41-NEXT:    retq
 295 ;
 296 ; AVX1-LABEL: combine_bitwise_ops_test1b:
 297 ; AVX1:       # BB#0:
 298 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 299 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 300 ; AVX1-NEXT:    retq
 301 ;
 302 ; AVX2-LABEL: combine_bitwise_ops_test1b:
 303 ; AVX2:       # BB#0:
 304 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 305 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 306 ; AVX2-NEXT:    retq
 307   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 308   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 309   %and = and <4 x i32> %shuf1, %shuf2
 310   ret <4 x i32> %and
 311 }
 312
 313 define <4 x i32> @combine_bitwise_ops_test2b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 314 ; SSE2-LABEL: combine_bitwise_ops_test2b:
 315 ; SSE2:       # BB#0:
 316 ; SSE2-NEXT:    orps %xmm1, %xmm0
 317 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 318 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 319 ; SSE2-NEXT:    retq
 320 ;
 321 ; SSSE3-LABEL: combine_bitwise_ops_test2b:
 322 ; SSSE3:       # BB#0:
 323 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 324 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 325 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 326 ; SSSE3-NEXT:    retq
 327 ;
 328 ; SSE41-LABEL: combine_bitwise_ops_test2b:
 329 ; SSE41:       # BB#0:
 330 ; SSE41-NEXT:    por %xmm1, %xmm0
 331 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 332 ; SSE41-NEXT:    retq
 333 ;
 334 ; AVX1-LABEL: combine_bitwise_ops_test2b:
 335 ; AVX1:       # BB#0:
 336 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 337 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 338 ; AVX1-NEXT:    retq
 339 ;
 340 ; AVX2-LABEL: combine_bitwise_ops_test2b:
 341 ; AVX2:       # BB#0:
 342 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 343 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 344 ; AVX2-NEXT:    retq
 345   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 346   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 347   %or = or <4 x i32> %shuf1, %shuf2
 348   ret <4 x i32> %or
 349 }
 350
 351 define <4 x i32> @combine_bitwise_ops_test3b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 352 ; SSE2-LABEL: combine_bitwise_ops_test3b:
 353 ; SSE2:       # BB#0:
 354 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 355 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 356 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 357 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 358 ; SSE2-NEXT:    retq
 359 ;
 360 ; SSSE3-LABEL: combine_bitwise_ops_test3b:
 361 ; SSSE3:       # BB#0:
 362 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 363 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 364 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 365 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 366 ; SSSE3-NEXT:    retq
 367 ;
 368 ; SSE41-LABEL: combine_bitwise_ops_test3b:
 369 ; SSE41:       # BB#0:
 370 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 371 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 372 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 373 ; SSE41-NEXT:    retq
 374 ;
 375 ; AVX1-LABEL: combine_bitwise_ops_test3b:
 376 ; AVX1:       # BB#0:
 377 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 378 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 379 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 380 ; AVX1-NEXT:    retq
 381 ;
 382 ; AVX2-LABEL: combine_bitwise_ops_test3b:
 383 ; AVX2:       # BB#0:
 384 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 385 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 386 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 387 ; AVX2-NEXT:    retq
 388   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 389   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 390   %xor = xor <4 x i32> %shuf1, %shuf2
 391   ret <4 x i32> %xor
 392 }
 393
 394 define <4 x i32> @combine_bitwise_ops_test4b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 395 ; SSE2-LABEL: combine_bitwise_ops_test4b:
 396 ; SSE2:       # BB#0:
 397 ; SSE2-NEXT:    andps %xmm1, %xmm0
 398 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 399 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 400 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 401 ; SSE2-NEXT:    retq
 402 ;
 403 ; SSSE3-LABEL: combine_bitwise_ops_test4b:
 404 ; SSSE3:       # BB#0:
 405 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 406 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 407 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 408 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 409 ; SSSE3-NEXT:    retq
 410 ;
 411 ; SSE41-LABEL: combine_bitwise_ops_test4b:
 412 ; SSE41:       # BB#0:
 413 ; SSE41-NEXT:    pand %xmm1, %xmm0
 414 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 415 ; SSE41-NEXT:    retq
 416 ;
 417 ; AVX1-LABEL: combine_bitwise_ops_test4b:
 418 ; AVX1:       # BB#0:
 419 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 420 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 421 ; AVX1-NEXT:    retq
 422 ;
 423 ; AVX2-LABEL: combine_bitwise_ops_test4b:
 424 ; AVX2:       # BB#0:
 425 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 426 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 427 ; AVX2-NEXT:    retq
 428   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 429   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 430   %and = and <4 x i32> %shuf1, %shuf2
 431   ret <4 x i32> %and
 432 }
 433
 434 define <4 x i32> @combine_bitwise_ops_test5b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 435 ; SSE2-LABEL: combine_bitwise_ops_test5b:
 436 ; SSE2:       # BB#0:
 437 ; SSE2-NEXT:    orps %xmm1, %xmm0
 438 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 439 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 440 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 441 ; SSE2-NEXT:    retq
 442 ;
 443 ; SSSE3-LABEL: combine_bitwise_ops_test5b:
 444 ; SSSE3:       # BB#0:
 445 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 446 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 447 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 448 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 449 ; SSSE3-NEXT:    retq
 450 ;
 451 ; SSE41-LABEL: combine_bitwise_ops_test5b:
 452 ; SSE41:       # BB#0:
 453 ; SSE41-NEXT:    por %xmm1, %xmm0
 454 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 455 ; SSE41-NEXT:    retq
 456 ;
 457 ; AVX1-LABEL: combine_bitwise_ops_test5b:
 458 ; AVX1:       # BB#0:
 459 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 460 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 461 ; AVX1-NEXT:    retq
 462 ;
 463 ; AVX2-LABEL: combine_bitwise_ops_test5b:
 464 ; AVX2:       # BB#0:
 465 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 466 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 467 ; AVX2-NEXT:    retq
 468   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 469   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 470   %or = or <4 x i32> %shuf1, %shuf2
 471   ret <4 x i32> %or
 472 }
 473
 474 define <4 x i32> @combine_bitwise_ops_test6b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 475 ; SSE2-LABEL: combine_bitwise_ops_test6b:
 476 ; SSE2:       # BB#0:
 477 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 478 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 479 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 480 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
 481 ; SSE2-NEXT:    movaps %xmm1, %xmm0
 482 ; SSE2-NEXT:    retq
 483 ;
 484 ; SSSE3-LABEL: combine_bitwise_ops_test6b:
 485 ; SSSE3:       # BB#0:
 486 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 487 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 488 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 489 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
 490 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
 491 ; SSSE3-NEXT:    retq
 492 ;
 493 ; SSE41-LABEL: combine_bitwise_ops_test6b:
 494 ; SSE41:       # BB#0:
 495 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 496 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 497 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 498 ; SSE41-NEXT:    retq
 499 ;
 500 ; AVX1-LABEL: combine_bitwise_ops_test6b:
 501 ; AVX1:       # BB#0:
 502 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 503 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 504 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 505 ; AVX1-NEXT:    retq
 506 ;
 507 ; AVX2-LABEL: combine_bitwise_ops_test6b:
 508 ; AVX2:       # BB#0:
 509 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 510 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 511 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
 512 ; AVX2-NEXT:    retq
 513   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 514   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 515   %xor = xor <4 x i32> %shuf1, %shuf2
 516   ret <4 x i32> %xor
 517 }
 518
 519 define <4 x i32> @combine_bitwise_ops_test1c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 520 ; SSE-LABEL: combine_bitwise_ops_test1c:
 521 ; SSE:       # BB#0:
 522 ; SSE-NEXT:    andps %xmm1, %xmm0
 523 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 524 ; SSE-NEXT:    retq
 525 ;
 526 ; AVX-LABEL: combine_bitwise_ops_test1c:
 527 ; AVX:       # BB#0:
 528 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 529 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 530 ; AVX-NEXT:    retq
 531   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 532   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 533   %and = and <4 x i32> %shuf1, %shuf2
 534   ret <4 x i32> %and
 535 }
 536
 537 define <4 x i32> @combine_bitwise_ops_test2c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 538 ; SSE-LABEL: combine_bitwise_ops_test2c:
 539 ; SSE:       # BB#0:
 540 ; SSE-NEXT:    orps %xmm1, %xmm0
 541 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 542 ; SSE-NEXT:    retq
 543 ;
 544 ; AVX-LABEL: combine_bitwise_ops_test2c:
 545 ; AVX:       # BB#0:
 546 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 547 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 548 ; AVX-NEXT:    retq
 549   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 550   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 551   %or = or <4 x i32> %shuf1, %shuf2
 552   ret <4 x i32> %or
 553 }
 554
 555 define <4 x i32> @combine_bitwise_ops_test3c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 556 ; SSE-LABEL: combine_bitwise_ops_test3c:
 557 ; SSE:       # BB#0:
 558 ; SSE-NEXT:    xorps %xmm1, %xmm0
 559 ; SSE-NEXT:    xorps %xmm1, %xmm1
 560 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 561 ; SSE-NEXT:    retq
 562 ;
 563 ; AVX-LABEL: combine_bitwise_ops_test3c:
 564 ; AVX:       # BB#0:
 565 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 566 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 567 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 568 ; AVX-NEXT:    retq
 569   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 570   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 571   %xor = xor <4 x i32> %shuf1, %shuf2
 572   ret <4 x i32> %xor
 573 }
 574
 575 define <4 x i32> @combine_bitwise_ops_test4c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 576 ; SSE-LABEL: combine_bitwise_ops_test4c:
 577 ; SSE:       # BB#0:
 578 ; SSE-NEXT:    andps %xmm1, %xmm0
 579 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 580 ; SSE-NEXT:    movaps %xmm2, %xmm0
 581 ; SSE-NEXT:    retq
 582 ;
 583 ; AVX-LABEL: combine_bitwise_ops_test4c:
 584 ; AVX:       # BB#0:
 585 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 586 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 587 ; AVX-NEXT:    retq
 588   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 589   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 590   %and = and <4 x i32> %shuf1, %shuf2
 591   ret <4 x i32> %and
 592 }
 593
 594 define <4 x i32> @combine_bitwise_ops_test5c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 595 ; SSE-LABEL: combine_bitwise_ops_test5c:
 596 ; SSE:       # BB#0:
 597 ; SSE-NEXT:    orps %xmm1, %xmm0
 598 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 599 ; SSE-NEXT:    movaps %xmm2, %xmm0
 600 ; SSE-NEXT:    retq
 601 ;
 602 ; AVX-LABEL: combine_bitwise_ops_test5c:
 603 ; AVX:       # BB#0:
 604 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 605 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 606 ; AVX-NEXT:    retq
 607   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 608   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 609   %or = or <4 x i32> %shuf1, %shuf2
 610   ret <4 x i32> %or
 611 }
 612
 613 define <4 x i32> @combine_bitwise_ops_test6c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 614 ; SSE-LABEL: combine_bitwise_ops_test6c:
 615 ; SSE:       # BB#0:
 616 ; SSE-NEXT:    xorps %xmm1, %xmm0
 617 ; SSE-NEXT:    xorps %xmm1, %xmm1
 618 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 619 ; SSE-NEXT:    movaps %xmm1, %xmm0
 620 ; SSE-NEXT:    retq
 621 ;
 622 ; AVX-LABEL: combine_bitwise_ops_test6c:
 623 ; AVX:       # BB#0:
 624 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 625 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 626 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[1,3]
 627 ; AVX-NEXT:    retq
 628   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 629   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 630   %xor = xor <4 x i32> %shuf1, %shuf2
 631   ret <4 x i32> %xor
 632 }
 633
 634 define <4 x i32> @combine_nested_undef_test1(<4 x i32> %A, <4 x i32> %B) {
 635 ; SSE-LABEL: combine_nested_undef_test1:
 636 ; SSE:       # BB#0:
 637 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 638 ; SSE-NEXT:    retq
 639 ;
 640 ; AVX-LABEL: combine_nested_undef_test1:
 641 ; AVX:       # BB#0:
 642 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 643 ; AVX-NEXT:    retq
 644   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 645   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 646   ret <4 x i32> %2
 647 }
 648
 649 define <4 x i32> @combine_nested_undef_test2(<4 x i32> %A, <4 x i32> %B) {
 650 ; SSE-LABEL: combine_nested_undef_test2:
 651 ; SSE:       # BB#0:
 652 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 653 ; SSE-NEXT:    retq
 654 ;
 655 ; AVX-LABEL: combine_nested_undef_test2:
 656 ; AVX:       # BB#0:
 657 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 658 ; AVX-NEXT:    retq
 659   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
 660   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 661   ret <4 x i32> %2
 662 }
 663
 664 define <4 x i32> @combine_nested_undef_test3(<4 x i32> %A, <4 x i32> %B) {
 665 ; SSE-LABEL: combine_nested_undef_test3:
 666 ; SSE:       # BB#0:
 667 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 668 ; SSE-NEXT:    retq
 669 ;
 670 ; AVX-LABEL: combine_nested_undef_test3:
 671 ; AVX:       # BB#0:
 672 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 673 ; AVX-NEXT:    retq
 674   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 3>
 675   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 676   ret <4 x i32> %2
 677 }
 678
 679 define <4 x i32> @combine_nested_undef_test4(<4 x i32> %A, <4 x i32> %B) {
 680 ; SSE-LABEL: combine_nested_undef_test4:
 681 ; SSE:       # BB#0:
 682 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 683 ; SSE-NEXT:    retq
 684 ;
 685 ; AVX1-LABEL: combine_nested_undef_test4:
 686 ; AVX1:       # BB#0:
 687 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 688 ; AVX1-NEXT:    retq
 689 ;
 690 ; AVX2-LABEL: combine_nested_undef_test4:
 691 ; AVX2:       # BB#0:
 692 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 693 ; AVX2-NEXT:    retq
 694   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 7, i32 1>
 695   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 4, i32 0, i32 3>
 696   ret <4 x i32> %2
 697 }
 698
 699 define <4 x i32> @combine_nested_undef_test5(<4 x i32> %A, <4 x i32> %B) {
 700 ; SSE-LABEL: combine_nested_undef_test5:
 701 ; SSE:       # BB#0:
 702 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 703 ; SSE-NEXT:    retq
 704 ;
 705 ; AVX-LABEL: combine_nested_undef_test5:
 706 ; AVX:       # BB#0:
 707 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 708 ; AVX-NEXT:    retq
 709   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 5, i32 5, i32 2, i32 3>
 710   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 4, i32 3>
 711   ret <4 x i32> %2
 712 }
 713
 714 define <4 x i32> @combine_nested_undef_test6(<4 x i32> %A, <4 x i32> %B) {
 715 ; SSE-LABEL: combine_nested_undef_test6:
 716 ; SSE:       # BB#0:
 717 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 718 ; SSE-NEXT:    retq
 719 ;
 720 ; AVX-LABEL: combine_nested_undef_test6:
 721 ; AVX:       # BB#0:
 722 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 723 ; AVX-NEXT:    retq
 724   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 725   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 4>
 726   ret <4 x i32> %2
 727 }
 728
 729 define <4 x i32> @combine_nested_undef_test7(<4 x i32> %A, <4 x i32> %B) {
 730 ; SSE-LABEL: combine_nested_undef_test7:
 731 ; SSE:       # BB#0:
 732 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 733 ; SSE-NEXT:    retq
 734 ;
 735 ; AVX-LABEL: combine_nested_undef_test7:
 736 ; AVX:       # BB#0:
 737 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 738 ; AVX-NEXT:    retq
 739   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 740   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
 741   ret <4 x i32> %2
 742 }
 743
 744 define <4 x i32> @combine_nested_undef_test8(<4 x i32> %A, <4 x i32> %B) {
 745 ; SSE-LABEL: combine_nested_undef_test8:
 746 ; SSE:       # BB#0:
 747 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 748 ; SSE-NEXT:    retq
 749 ;
 750 ; AVX-LABEL: combine_nested_undef_test8:
 751 ; AVX:       # BB#0:
 752 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 753 ; AVX-NEXT:    retq
 754   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
 755   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 3, i32 4>
 756   ret <4 x i32> %2
 757 }
 758
 759 define <4 x i32> @combine_nested_undef_test9(<4 x i32> %A, <4 x i32> %B) {
 760 ; SSE-LABEL: combine_nested_undef_test9:
 761 ; SSE:       # BB#0:
 762 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 763 ; SSE-NEXT:    retq
 764 ;
 765 ; AVX-LABEL: combine_nested_undef_test9:
 766 ; AVX:       # BB#0:
 767 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 768 ; AVX-NEXT:    retq
 769   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 3, i32 2, i32 5>
 770   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 4, i32 2>
 771   ret <4 x i32> %2
 772 }
 773
 774 define <4 x i32> @combine_nested_undef_test10(<4 x i32> %A, <4 x i32> %B) {
 775 ; SSE-LABEL: combine_nested_undef_test10:
 776 ; SSE:       # BB#0:
 777 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 778 ; SSE-NEXT:    retq
 779 ;
 780 ; AVX-LABEL: combine_nested_undef_test10:
 781 ; AVX:       # BB#0:
 782 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 783 ; AVX-NEXT:    retq
 784   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 1, i32 5, i32 5>
 785   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 4>
 786   ret <4 x i32> %2
 787 }
 788
 789 define <4 x i32> @combine_nested_undef_test11(<4 x i32> %A, <4 x i32> %B) {
 790 ; SSE-LABEL: combine_nested_undef_test11:
 791 ; SSE:       # BB#0:
 792 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 793 ; SSE-NEXT:    retq
 794 ;
 795 ; AVX-LABEL: combine_nested_undef_test11:
 796 ; AVX:       # BB#0:
 797 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 798 ; AVX-NEXT:    retq
 799   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 2, i32 5, i32 4>
 800   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 0>
 801   ret <4 x i32> %2
 802 }
 803
 804 define <4 x i32> @combine_nested_undef_test12(<4 x i32> %A, <4 x i32> %B) {
 805 ; SSE-LABEL: combine_nested_undef_test12:
 806 ; SSE:       # BB#0:
 807 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 808 ; SSE-NEXT:    retq
 809 ;
 810 ; AVX1-LABEL: combine_nested_undef_test12:
 811 ; AVX1:       # BB#0:
 812 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 813 ; AVX1-NEXT:    retq
 814 ;
 815 ; AVX2-LABEL: combine_nested_undef_test12:
 816 ; AVX2:       # BB#0:
 817 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 818 ; AVX2-NEXT:    retq
 819   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 0, i32 2, i32 4>
 820   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 0, i32 4>
 821   ret <4 x i32> %2
 822 }
 823
 824 ; The following pair of shuffles is folded into vector %A.
 825 define <4 x i32> @combine_nested_undef_test13(<4 x i32> %A, <4 x i32> %B) {
 826 ; ALL-LABEL: combine_nested_undef_test13:
 827 ; ALL:       # BB#0:
 828 ; ALL-NEXT:    retq
 829   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 4, i32 2, i32 6>
 830   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 0, i32 2, i32 4>
 831   ret <4 x i32> %2
 832 }
 833
 834 ; The following pair of shuffles is folded into vector %B.
 835 define <4 x i32> @combine_nested_undef_test14(<4 x i32> %A, <4 x i32> %B) {
 836 ; SSE-LABEL: combine_nested_undef_test14:
 837 ; SSE:       # BB#0:
 838 ; SSE-NEXT:    movaps %xmm1, %xmm0
 839 ; SSE-NEXT:    retq
 840 ;
 841 ; AVX-LABEL: combine_nested_undef_test14:
 842 ; AVX:       # BB#0:
 843 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
 844 ; AVX-NEXT:    retq
 845   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 846   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 4, i32 1, i32 4>
 847   ret <4 x i32> %2
 848 }
 849
 850
 851 ; Verify that we don't optimize the following cases. We expect more than one shuffle.
 852 ;
 853 ; FIXME: Many of these already don't make sense, and the rest should stop
 854 ; making sense with th enew vector shuffle lowering. Revisit at least testing for
 855 ; it.
 856
 857 define <4 x i32> @combine_nested_undef_test15(<4 x i32> %A, <4 x i32> %B) {
 858 ; SSE-LABEL: combine_nested_undef_test15:
 859 ; SSE:       # BB#0:
 860 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[0,0]
 861 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,1]
 862 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[2,1,0,3]
 863 ; SSE-NEXT:    retq
 864 ;
 865 ; AVX-LABEL: combine_nested_undef_test15:
 866 ; AVX:       # BB#0:
 867 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[0,0]
 868 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[2,0],xmm0[3,1]
 869 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 870 ; AVX-NEXT:    retq
 871   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 872   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 873   ret <4 x i32> %2
 874 }
 875
 876 define <4 x i32> @combine_nested_undef_test16(<4 x i32> %A, <4 x i32> %B) {
 877 ; SSE2-LABEL: combine_nested_undef_test16:
 878 ; SSE2:       # BB#0:
 879 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 880 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 881 ; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 882 ; SSE2-NEXT:    retq
 883 ;
 884 ; SSSE3-LABEL: combine_nested_undef_test16:
 885 ; SSSE3:       # BB#0:
 886 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 887 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 888 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 889 ; SSSE3-NEXT:    retq
 890 ;
 891 ; SSE41-LABEL: combine_nested_undef_test16:
 892 ; SSE41:       # BB#0:
 893 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 894 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 895 ; SSE41-NEXT:    retq
 896 ;
 897 ; AVX1-LABEL: combine_nested_undef_test16:
 898 ; AVX1:       # BB#0:
 899 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 900 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 901 ; AVX1-NEXT:    retq
 902 ;
 903 ; AVX2-LABEL: combine_nested_undef_test16:
 904 ; AVX2:       # BB#0:
 905 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 906 ; AVX2-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 907 ; AVX2-NEXT:    retq
 908   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 909   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 910   ret <4 x i32> %2
 911 }
 912
 913 define <4 x i32> @combine_nested_undef_test17(<4 x i32> %A, <4 x i32> %B) {
 914 ; SSE-LABEL: combine_nested_undef_test17:
 915 ; SSE:       # BB#0:
 916 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 917 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[3,1]
 918 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[2,1,0,3]
 919 ; SSE-NEXT:    retq
 920 ;
 921 ; AVX-LABEL: combine_nested_undef_test17:
 922 ; AVX:       # BB#0:
 923 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 924 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[3,1]
 925 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 926 ; AVX-NEXT:    retq
 927   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 928   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 929   ret <4 x i32> %2
 930 }
 931
 932 define <4 x i32> @combine_nested_undef_test18(<4 x i32> %A, <4 x i32> %B) {
 933 ; SSE-LABEL: combine_nested_undef_test18:
 934 ; SSE:       # BB#0:
 935 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 936 ; SSE-NEXT:    retq
 937 ;
 938 ; AVX-LABEL: combine_nested_undef_test18:
 939 ; AVX:       # BB#0:
 940 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 941 ; AVX-NEXT:    retq
 942   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
 943   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 0, i32 3>
 944   ret <4 x i32> %2
 945 }
 946
 947 define <4 x i32> @combine_nested_undef_test19(<4 x i32> %A, <4 x i32> %B) {
 948 ; SSE-LABEL: combine_nested_undef_test19:
 949 ; SSE:       # BB#0:
 950 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[0,0]
 951 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,2]
 952 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,0,0,0]
 953 ; SSE-NEXT:    retq
 954 ;
 955 ; AVX-LABEL: combine_nested_undef_test19:
 956 ; AVX:       # BB#0:
 957 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[0,0]
 958 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,2]
 959 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,0,0,0]
 960 ; AVX-NEXT:    retq
 961   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 5, i32 6>
 962   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 0, i32 0, i32 0>
 963   ret <4 x i32> %2
 964 }
 965
 966 define <4 x i32> @combine_nested_undef_test20(<4 x i32> %A, <4 x i32> %B) {
 967 ; SSE-LABEL: combine_nested_undef_test20:
 968 ; SSE:       # BB#0:
 969 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,2],xmm1[0,0]
 970 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 971 ; SSE-NEXT:    retq
 972 ;
 973 ; AVX-LABEL: combine_nested_undef_test20:
 974 ; AVX:       # BB#0:
 975 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[3,2],xmm1[0,0]
 976 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 977 ; AVX-NEXT:    retq
 978   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 3, i32 2, i32 4, i32 4>
 979   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 980   ret <4 x i32> %2
 981 }
 982
 983 define <4 x i32> @combine_nested_undef_test21(<4 x i32> %A, <4 x i32> %B) {
 984 ; SSE-LABEL: combine_nested_undef_test21:
 985 ; SSE:       # BB#0:
 986 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 987 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[3,1]
 988 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
 989 ; SSE-NEXT:    retq
 990 ;
 991 ; AVX-LABEL: combine_nested_undef_test21:
 992 ; AVX:       # BB#0:
 993 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 994 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[3,1]
 995 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,3]
 996 ; AVX-NEXT:    retq
 997   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 998   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
 999   ret <4 x i32> %2
1000 }
1001
1002
1003 ; Test that we correctly combine shuffles according to rule
1004 ;  shuffle(shuffle(x, y), undef) -> shuffle(y, undef)
1005
1006 define <4 x i32> @combine_nested_undef_test22(<4 x i32> %A, <4 x i32> %B) {
1007 ; SSE-LABEL: combine_nested_undef_test22:
1008 ; SSE:       # BB#0:
1009 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1010 ; SSE-NEXT:    retq
1011 ;
1012 ; AVX-LABEL: combine_nested_undef_test22:
1013 ; AVX:       # BB#0:
1014 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1015 ; AVX-NEXT:    retq
1016   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1017   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 3>
1018   ret <4 x i32> %2
1019 }
1020
1021 define <4 x i32> @combine_nested_undef_test23(<4 x i32> %A, <4 x i32> %B) {
1022 ; SSE-LABEL: combine_nested_undef_test23:
1023 ; SSE:       # BB#0:
1024 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1025 ; SSE-NEXT:    retq
1026 ;
1027 ; AVX-LABEL: combine_nested_undef_test23:
1028 ; AVX:       # BB#0:
1029 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1030 ; AVX-NEXT:    retq
1031   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1032   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1033   ret <4 x i32> %2
1034 }
1035
1036 define <4 x i32> @combine_nested_undef_test24(<4 x i32> %A, <4 x i32> %B) {
1037 ; SSE-LABEL: combine_nested_undef_test24:
1038 ; SSE:       # BB#0:
1039 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1040 ; SSE-NEXT:    retq
1041 ;
1042 ; AVX-LABEL: combine_nested_undef_test24:
1043 ; AVX:       # BB#0:
1044 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1045 ; AVX-NEXT:    retq
1046   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1047   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 3, i32 2, i32 4>
1048   ret <4 x i32> %2
1049 }
1050
1051 define <4 x i32> @combine_nested_undef_test25(<4 x i32> %A, <4 x i32> %B) {
1052 ; SSE-LABEL: combine_nested_undef_test25:
1053 ; SSE:       # BB#0:
1054 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1055 ; SSE-NEXT:    retq
1056 ;
1057 ; AVX1-LABEL: combine_nested_undef_test25:
1058 ; AVX1:       # BB#0:
1059 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1060 ; AVX1-NEXT:    retq
1061 ;
1062 ; AVX2-LABEL: combine_nested_undef_test25:
1063 ; AVX2:       # BB#0:
1064 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1065 ; AVX2-NEXT:    retq
1066   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 5, i32 2, i32 4>
1067   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 1, i32 3, i32 1>
1068   ret <4 x i32> %2
1069 }
1070
1071 define <4 x i32> @combine_nested_undef_test26(<4 x i32> %A, <4 x i32> %B) {
1072 ; SSE-LABEL: combine_nested_undef_test26:
1073 ; SSE:       # BB#0:
1074 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1075 ; SSE-NEXT:    retq
1076 ;
1077 ; AVX-LABEL: combine_nested_undef_test26:
1078 ; AVX:       # BB#0:
1079 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1080 ; AVX-NEXT:    retq
1081   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 6, i32 7>
1082   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 2, i32 3>
1083   ret <4 x i32> %2
1084 }
1085
1086 define <4 x i32> @combine_nested_undef_test27(<4 x i32> %A, <4 x i32> %B) {
1087 ; SSE-LABEL: combine_nested_undef_test27:
1088 ; SSE:       # BB#0:
1089 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1090 ; SSE-NEXT:    retq
1091 ;
1092 ; AVX1-LABEL: combine_nested_undef_test27:
1093 ; AVX1:       # BB#0:
1094 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1095 ; AVX1-NEXT:    retq
1096 ;
1097 ; AVX2-LABEL: combine_nested_undef_test27:
1098 ; AVX2:       # BB#0:
1099 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1100 ; AVX2-NEXT:    retq
1101   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 2, i32 1, i32 5, i32 4>
1102   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 2, i32 3, i32 2>
1103   ret <4 x i32> %2
1104 }
1105
1106 define <4 x i32> @combine_nested_undef_test28(<4 x i32> %A, <4 x i32> %B) {
1107 ; SSE-LABEL: combine_nested_undef_test28:
1108 ; SSE:       # BB#0:
1109 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1110 ; SSE-NEXT:    retq
1111 ;
1112 ; AVX-LABEL: combine_nested_undef_test28:
1113 ; AVX:       # BB#0:
1114 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1115 ; AVX-NEXT:    retq
1116   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
1117   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 3, i32 2>
1118   ret <4 x i32> %2
1119 }
1120
1121 define <4 x float> @combine_test1(<4 x float> %a, <4 x float> %b) {
1122 ; SSE2-LABEL: combine_test1:
1123 ; SSE2:       # BB#0:
1124 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1125 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1126 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1127 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm1[1,3]
1128 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1129 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1130 ; SSE2-NEXT:    retq
1131 ;
1132 ; SSSE3-LABEL: combine_test1:
1133 ; SSSE3:       # BB#0:
1134 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1135 ; SSSE3-NEXT:    retq
1136 ;
1137 ; SSE41-LABEL: combine_test1:
1138 ; SSE41:       # BB#0:
1139 ; SSE41-NEXT:    movaps %xmm1, %xmm0
1140 ; SSE41-NEXT:    retq
1141 ;
1142 ; AVX-LABEL: combine_test1:
1143 ; AVX:       # BB#0:
1144 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1145 ; AVX-NEXT:    retq
1146   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1147   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1148   ret <4 x float> %2
1149 }
1150
1151 define <4 x float> @combine_test2(<4 x float> %a, <4 x float> %b) {
1152 ; SSE2-LABEL: combine_test2:
1153 ; SSE2:       # BB#0:
1154 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1155 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1156 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1157 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1158 ; SSE2-NEXT:    retq
1159 ;
1160 ; SSSE3-LABEL: combine_test2:
1161 ; SSSE3:       # BB#0:
1162 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1163 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1164 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1165 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1166 ; SSSE3-NEXT:    retq
1167 ;
1168 ; SSE41-LABEL: combine_test2:
1169 ; SSE41:       # BB#0:
1170 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1171 ; SSE41-NEXT:    retq
1172 ;
1173 ; AVX-LABEL: combine_test2:
1174 ; AVX:       # BB#0:
1175 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1176 ; AVX-NEXT:    retq
1177   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1178   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1179   ret <4 x float> %2
1180 }
1181
1182 define <4 x float> @combine_test3(<4 x float> %a, <4 x float> %b) {
1183 ; SSE-LABEL: combine_test3:
1184 ; SSE:       # BB#0:
1185 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1186 ; SSE-NEXT:    retq
1187 ;
1188 ; AVX-LABEL: combine_test3:
1189 ; AVX:       # BB#0:
1190 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1191 ; AVX-NEXT:    retq
1192   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1193   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1194   ret <4 x float> %2
1195 }
1196
1197 define <4 x float> @combine_test4(<4 x float> %a, <4 x float> %b) {
1198 ; SSE-LABEL: combine_test4:
1199 ; SSE:       # BB#0:
1200 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1201 ; SSE-NEXT:    movapd %xmm1, %xmm0
1202 ; SSE-NEXT:    retq
1203 ;
1204 ; AVX-LABEL: combine_test4:
1205 ; AVX:       # BB#0:
1206 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1207 ; AVX-NEXT:    retq
1208   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1209   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1210   ret <4 x float> %2
1211 }
1212
1213 define <4 x float> @combine_test5(<4 x float> %a, <4 x float> %b) {
1214 ; SSE2-LABEL: combine_test5:
1215 ; SSE2:       # BB#0:
1216 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1217 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1218 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1219 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1220 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1221 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1222 ; SSE2-NEXT:    retq
1223 ;
1224 ; SSSE3-LABEL: combine_test5:
1225 ; SSSE3:       # BB#0:
1226 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1227 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1228 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1229 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1230 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1231 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1232 ; SSSE3-NEXT:    retq
1233 ;
1234 ; SSE41-LABEL: combine_test5:
1235 ; SSE41:       # BB#0:
1236 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1237 ; SSE41-NEXT:    retq
1238 ;
1239 ; AVX-LABEL: combine_test5:
1240 ; AVX:       # BB#0:
1241 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1242 ; AVX-NEXT:    retq
1243   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1244   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1245   ret <4 x float> %2
1246 }
1247
1248 define <4 x i32> @combine_test6(<4 x i32> %a, <4 x i32> %b) {
1249 ; SSE2-LABEL: combine_test6:
1250 ; SSE2:       # BB#0:
1251 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1252 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1253 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1254 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm1[1,3]
1255 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1256 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1257 ; SSE2-NEXT:    retq
1258 ;
1259 ; SSSE3-LABEL: combine_test6:
1260 ; SSSE3:       # BB#0:
1261 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1262 ; SSSE3-NEXT:    retq
1263 ;
1264 ; SSE41-LABEL: combine_test6:
1265 ; SSE41:       # BB#0:
1266 ; SSE41-NEXT:    movaps %xmm1, %xmm0
1267 ; SSE41-NEXT:    retq
1268 ;
1269 ; AVX-LABEL: combine_test6:
1270 ; AVX:       # BB#0:
1271 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1272 ; AVX-NEXT:    retq
1273   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1274   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1275   ret <4 x i32> %2
1276 }
1277
1278 define <4 x i32> @combine_test7(<4 x i32> %a, <4 x i32> %b) {
1279 ; SSE2-LABEL: combine_test7:
1280 ; SSE2:       # BB#0:
1281 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1282 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1283 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1284 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1285 ; SSE2-NEXT:    retq
1286 ;
1287 ; SSSE3-LABEL: combine_test7:
1288 ; SSSE3:       # BB#0:
1289 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1290 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1291 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1292 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1293 ; SSSE3-NEXT:    retq
1294 ;
1295 ; SSE41-LABEL: combine_test7:
1296 ; SSE41:       # BB#0:
1297 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1298 ; SSE41-NEXT:    retq
1299 ;
1300 ; AVX1-LABEL: combine_test7:
1301 ; AVX1:       # BB#0:
1302 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1303 ; AVX1-NEXT:    retq
1304 ;
1305 ; AVX2-LABEL: combine_test7:
1306 ; AVX2:       # BB#0:
1307 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1308 ; AVX2-NEXT:    retq
1309   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1310   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1311   ret <4 x i32> %2
1312 }
1313
1314 define <4 x i32> @combine_test8(<4 x i32> %a, <4 x i32> %b) {
1315 ; SSE-LABEL: combine_test8:
1316 ; SSE:       # BB#0:
1317 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1318 ; SSE-NEXT:    retq
1319 ;
1320 ; AVX-LABEL: combine_test8:
1321 ; AVX:       # BB#0:
1322 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1323 ; AVX-NEXT:    retq
1324   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1325   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1326   ret <4 x i32> %2
1327 }
1328
1329 define <4 x i32> @combine_test9(<4 x i32> %a, <4 x i32> %b) {
1330 ; SSE-LABEL: combine_test9:
1331 ; SSE:       # BB#0:
1332 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1333 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1334 ; SSE-NEXT:    retq
1335 ;
1336 ; AVX-LABEL: combine_test9:
1337 ; AVX:       # BB#0:
1338 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1339 ; AVX-NEXT:    retq
1340   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1341   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1342   ret <4 x i32> %2
1343 }
1344
1345 define <4 x i32> @combine_test10(<4 x i32> %a, <4 x i32> %b) {
1346 ; SSE2-LABEL: combine_test10:
1347 ; SSE2:       # BB#0:
1348 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1349 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1350 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1351 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1352 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1353 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1354 ; SSE2-NEXT:    retq
1355 ;
1356 ; SSSE3-LABEL: combine_test10:
1357 ; SSSE3:       # BB#0:
1358 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1359 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1360 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1361 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[3,0],xmm2[2,0]
1362 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,1],xmm1[2,0]
1363 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1364 ; SSSE3-NEXT:    retq
1365 ;
1366 ; SSE41-LABEL: combine_test10:
1367 ; SSE41:       # BB#0:
1368 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1369 ; SSE41-NEXT:    retq
1370 ;
1371 ; AVX1-LABEL: combine_test10:
1372 ; AVX1:       # BB#0:
1373 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1374 ; AVX1-NEXT:    retq
1375 ;
1376 ; AVX2-LABEL: combine_test10:
1377 ; AVX2:       # BB#0:
1378 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1379 ; AVX2-NEXT:    retq
1380   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1381   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1382   ret <4 x i32> %2
1383 }
1384
1385 define <4 x float> @combine_test11(<4 x float> %a, <4 x float> %b) {
1386 ; ALL-LABEL: combine_test11:
1387 ; ALL:       # BB#0:
1388 ; ALL-NEXT:    retq
1389   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1390   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1391   ret <4 x float> %2
1392 }
1393
1394 define <4 x float> @combine_test12(<4 x float> %a, <4 x float> %b) {
1395 ; SSE2-LABEL: combine_test12:
1396 ; SSE2:       # BB#0:
1397 ; SSE2-NEXT:    movss %xmm0, %xmm1
1398 ; SSE2-NEXT:    movss %xmm0, %xmm1
1399 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1400 ; SSE2-NEXT:    retq
1401 ;
1402 ; SSSE3-LABEL: combine_test12:
1403 ; SSSE3:       # BB#0:
1404 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1405 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1406 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1407 ; SSSE3-NEXT:    retq
1408 ;
1409 ; SSE41-LABEL: combine_test12:
1410 ; SSE41:       # BB#0:
1411 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1412 ; SSE41-NEXT:    retq
1413 ;
1414 ; AVX-LABEL: combine_test12:
1415 ; AVX:       # BB#0:
1416 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1417 ; AVX-NEXT:    retq
1418   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1419   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1420   ret <4 x float> %2
1421 }
1422
1423 define <4 x float> @combine_test13(<4 x float> %a, <4 x float> %b) {
1424 ; SSE-LABEL: combine_test13:
1425 ; SSE:       # BB#0:
1426 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1427 ; SSE-NEXT:    retq
1428 ;
1429 ; AVX-LABEL: combine_test13:
1430 ; AVX:       # BB#0:
1431 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1432 ; AVX-NEXT:    retq
1433   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1434   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1435   ret <4 x float> %2
1436 }
1437
1438 define <4 x float> @combine_test14(<4 x float> %a, <4 x float> %b) {
1439 ; SSE-LABEL: combine_test14:
1440 ; SSE:       # BB#0:
1441 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1442 ; SSE-NEXT:    retq
1443 ;
1444 ; AVX-LABEL: combine_test14:
1445 ; AVX:       # BB#0:
1446 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1447 ; AVX-NEXT:    retq
1448   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1449   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1450   ret <4 x float> %2
1451 }
1452
1453 define <4 x float> @combine_test15(<4 x float> %a, <4 x float> %b) {
1454 ; SSE2-LABEL: combine_test15:
1455 ; SSE2:       # BB#0:
1456 ; SSE2-NEXT:    movaps %xmm0, %xmm2
1457 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1458 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1459 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1460 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1461 ; SSE2-NEXT:    retq
1462 ;
1463 ; SSSE3-LABEL: combine_test15:
1464 ; SSSE3:       # BB#0:
1465 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
1466 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1467 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1468 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1469 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1470 ; SSSE3-NEXT:    retq
1471 ;
1472 ; SSE41-LABEL: combine_test15:
1473 ; SSE41:       # BB#0:
1474 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1475 ; SSE41-NEXT:    retq
1476 ;
1477 ; AVX-LABEL: combine_test15:
1478 ; AVX:       # BB#0:
1479 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1480 ; AVX-NEXT:    retq
1481   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1482   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1483   ret <4 x float> %2
1484 }
1485
1486 define <4 x i32> @combine_test16(<4 x i32> %a, <4 x i32> %b) {
1487 ; ALL-LABEL: combine_test16:
1488 ; ALL:       # BB#0:
1489 ; ALL-NEXT:    retq
1490   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1491   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1492   ret <4 x i32> %2
1493 }
1494
1495 define <4 x i32> @combine_test17(<4 x i32> %a, <4 x i32> %b) {
1496 ; SSE2-LABEL: combine_test17:
1497 ; SSE2:       # BB#0:
1498 ; SSE2-NEXT:    movss %xmm0, %xmm1
1499 ; SSE2-NEXT:    movss %xmm0, %xmm1
1500 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1501 ; SSE2-NEXT:    retq
1502 ;
1503 ; SSSE3-LABEL: combine_test17:
1504 ; SSSE3:       # BB#0:
1505 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1506 ; SSSE3-NEXT:    movss %xmm0, %xmm1
1507 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1508 ; SSSE3-NEXT:    retq
1509 ;
1510 ; SSE41-LABEL: combine_test17:
1511 ; SSE41:       # BB#0:
1512 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1513 ; SSE41-NEXT:    retq
1514 ;
1515 ; AVX1-LABEL: combine_test17:
1516 ; AVX1:       # BB#0:
1517 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1518 ; AVX1-NEXT:    retq
1519 ;
1520 ; AVX2-LABEL: combine_test17:
1521 ; AVX2:       # BB#0:
1522 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1523 ; AVX2-NEXT:    retq
1524   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1525   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1526   ret <4 x i32> %2
1527 }
1528
1529 define <4 x i32> @combine_test18(<4 x i32> %a, <4 x i32> %b) {
1530 ; SSE-LABEL: combine_test18:
1531 ; SSE:       # BB#0:
1532 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1533 ; SSE-NEXT:    retq
1534 ;
1535 ; AVX-LABEL: combine_test18:
1536 ; AVX:       # BB#0:
1537 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1538 ; AVX-NEXT:    retq
1539   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1540   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1541   ret <4 x i32> %2
1542 }
1543
1544 define <4 x i32> @combine_test19(<4 x i32> %a, <4 x i32> %b) {
1545 ; SSE-LABEL: combine_test19:
1546 ; SSE:       # BB#0:
1547 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1548 ; SSE-NEXT:    retq
1549 ;
1550 ; AVX-LABEL: combine_test19:
1551 ; AVX:       # BB#0:
1552 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1553 ; AVX-NEXT:    retq
1554   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1555   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1556   ret <4 x i32> %2
1557 }
1558
1559 define <4 x i32> @combine_test20(<4 x i32> %a, <4 x i32> %b) {
1560 ; SSE2-LABEL: combine_test20:
1561 ; SSE2:       # BB#0:
1562 ; SSE2-NEXT:    movaps %xmm0, %xmm2
1563 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1564 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1565 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1566 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1567 ; SSE2-NEXT:    retq
1568 ;
1569 ; SSSE3-LABEL: combine_test20:
1570 ; SSSE3:       # BB#0:
1571 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
1572 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm1[0,0]
1573 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[2,3]
1574 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm2[0,0]
1575 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm2[2,3]
1576 ; SSSE3-NEXT:    retq
1577 ;
1578 ; SSE41-LABEL: combine_test20:
1579 ; SSE41:       # BB#0:
1580 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1581 ; SSE41-NEXT:    retq
1582 ;
1583 ; AVX1-LABEL: combine_test20:
1584 ; AVX1:       # BB#0:
1585 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1586 ; AVX1-NEXT:    retq
1587 ;
1588 ; AVX2-LABEL: combine_test20:
1589 ; AVX2:       # BB#0:
1590 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1591 ; AVX2-NEXT:    retq
1592   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1593   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1594   ret <4 x i32> %2
1595 }
1596
1597
1598 ; Check some negative cases.
1599 ; FIXME: Do any of these really make sense? Are they redundant with the above tests?
1600
1601 define <4 x float> @combine_test1b(<4 x float> %a, <4 x float> %b) {
1602 ; SSE2-LABEL: combine_test1b:
1603 ; SSE2:       # BB#0:
1604 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1605 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1606 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1607 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm2[0,0]
1608 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm2[2,0]
1609 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1610 ; SSE2-NEXT:    retq
1611 ;
1612 ; SSSE3-LABEL: combine_test1b:
1613 ; SSSE3:       # BB#0:
1614 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1615 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1616 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1617 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm2[0,0]
1618 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm2[2,0]
1619 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1620 ; SSSE3-NEXT:    retq
1621 ;
1622 ; SSE41-LABEL: combine_test1b:
1623 ; SSE41:       # BB#0:
1624 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1625 ; SSE41-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
1626 ; SSE41-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,0]
1627 ; SSE41-NEXT:    movaps %xmm1, %xmm0
1628 ; SSE41-NEXT:    retq
1629 ;
1630 ; AVX-LABEL: combine_test1b:
1631 ; AVX:       # BB#0:
1632 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1633 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
1634 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[2,0],xmm0[2,0]
1635 ; AVX-NEXT:    retq
1636   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1637   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 0>
1638   ret <4 x float> %2
1639 }
1640
1641 define <4 x float> @combine_test2b(<4 x float> %a, <4 x float> %b) {
1642 ; SSE2-LABEL: combine_test2b:
1643 ; SSE2:       # BB#0:
1644 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1645 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1646 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1647 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,0],xmm1[1,1]
1648 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1649 ; SSE2-NEXT:    movaps %xmm2, %xmm0
1650 ; SSE2-NEXT:    retq
1651 ;
1652 ; SSSE3-LABEL: combine_test2b:
1653 ; SSSE3:       # BB#0:
1654 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1655 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1656 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1657 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,0],xmm1[1,1]
1658 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1659 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
1660 ; SSSE3-NEXT:    retq
1661 ;
1662 ; SSE41-LABEL: combine_test2b:
1663 ; SSE41:       # BB#0:
1664 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1665 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[1,1]
1666 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1667 ; SSE41-NEXT:    retq
1668 ;
1669 ; AVX-LABEL: combine_test2b:
1670 ; AVX:       # BB#0:
1671 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1672 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[1,1]
1673 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1674 ; AVX-NEXT:    retq
1675   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1676   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 0, i32 5>
1677   ret <4 x float> %2
1678 }
1679
1680 define <4 x float> @combine_test3b(<4 x float> %a, <4 x float> %b) {
1681 ; SSE-LABEL: combine_test3b:
1682 ; SSE:       # BB#0:
1683 ; SSE-NEXT:    movaps %xmm1, %xmm2
1684 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm0[3,0]
1685 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm2[0,2]
1686 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[3,3]
1687 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1688 ; SSE-NEXT:    retq
1689 ;
1690 ; AVX-LABEL: combine_test3b:
1691 ; AVX:       # BB#0:
1692 ; AVX-NEXT:    vshufps {{.*#+}} xmm2 = xmm1[2,0],xmm0[3,0]
1693 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm2[0,2]
1694 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[3,3]
1695 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1696 ; AVX-NEXT:    retq
1697   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 0, i32 6, i32 3>
1698   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 7, i32 2, i32 7>
1699   ret <4 x float> %2
1700 }
1701
1702 define <4 x float> @combine_test4b(<4 x float> %a, <4 x float> %b) {
1703 ; SSE2-LABEL: combine_test4b:
1704 ; SSE2:       # BB#0:
1705 ; SSE2-NEXT:    movaps %xmm1, %xmm2
1706 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1707 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1708 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[3,0]
1709 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1],xmm2[0,2]
1710 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1711 ; SSE2-NEXT:    retq
1712 ;
1713 ; SSSE3-LABEL: combine_test4b:
1714 ; SSSE3:       # BB#0:
1715 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
1716 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
1717 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
1718 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm1[3,0]
1719 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1],xmm2[0,2]
1720 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1721 ; SSSE3-NEXT:    retq
1722 ;
1723 ; SSE41-LABEL: combine_test4b:
1724 ; SSE41:       # BB#0:
1725 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1726 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[3,0]
1727 ; SSE41-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1],xmm0[0,2]
1728 ; SSE41-NEXT:    movaps %xmm1, %xmm0
1729 ; SSE41-NEXT:    retq
1730 ;
1731 ; AVX-LABEL: combine_test4b:
1732 ; AVX:       # BB#0:
1733 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1734 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[3,0]
1735 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[1,1],xmm0[0,2]
1736 ; AVX-NEXT:    retq
1737   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1738   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 5, i32 5, i32 2, i32 7>
1739   ret <4 x float> %2
1740 }
1741
1742
1743 ; Verify that we correctly fold shuffles even when we use illegal vector types.
1744
1745 define <4 x i8> @combine_test1c(<4 x i8>* %a, <4 x i8>* %b) {
1746 ; SSE2-LABEL: combine_test1c:
1747 ; SSE2:       # BB#0:
1748 ; SSE2-NEXT:    movd (%rdi), %xmm0
1749 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1750 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1751 ; SSE2-NEXT:    movd (%rsi), %xmm1
1752 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1753 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1754 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1755 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1756 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1757 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1758 ; SSE2-NEXT:    retq
1759 ;
1760 ; SSSE3-LABEL: combine_test1c:
1761 ; SSSE3:       # BB#0:
1762 ; SSSE3-NEXT:    movd (%rdi), %xmm0
1763 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1764 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1765 ; SSSE3-NEXT:    movd (%rsi), %xmm1
1766 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1767 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1768 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1769 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1770 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
1771 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
1772 ; SSSE3-NEXT:    retq
1773 ;
1774 ; SSE41-LABEL: combine_test1c:
1775 ; SSE41:       # BB#0:
1776 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1777 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1778 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3,4,5,6,7]
1779 ; SSE41-NEXT:    retq
1780 ;
1781 ; AVX1-LABEL: combine_test1c:
1782 ; AVX1:       # BB#0:
1783 ; AVX1-NEXT:    vpmovzxbd (%rdi), %xmm0
1784 ; AVX1-NEXT:    vpmovzxbd (%rsi), %xmm1
1785 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1786 ; AVX1-NEXT:    retq
1787 ;
1788 ; AVX2-LABEL: combine_test1c:
1789 ; AVX2:       # BB#0:
1790 ; AVX2-NEXT:    vpmovzxbd (%rdi), %xmm0
1791 ; AVX2-NEXT:    vpmovzxbd (%rsi), %xmm1
1792 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1793 ; AVX2-NEXT:    retq
1794   %A = load <4 x i8>* %a
1795   %B = load <4 x i8>* %b
1796   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1797   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1798   ret <4 x i8> %2
1799 }
1800
1801 define <4 x i8> @combine_test2c(<4 x i8>* %a, <4 x i8>* %b) {
1802 ; SSE2-LABEL: combine_test2c:
1803 ; SSE2:       # BB#0:
1804 ; SSE2-NEXT:    movd (%rdi), %xmm0
1805 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1806 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1807 ; SSE2-NEXT:    movd (%rsi), %xmm1
1808 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1809 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1810 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1811 ; SSE2-NEXT:    retq
1812 ;
1813 ; SSSE3-LABEL: combine_test2c:
1814 ; SSSE3:       # BB#0:
1815 ; SSSE3-NEXT:    movd (%rdi), %xmm0
1816 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1817 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1818 ; SSSE3-NEXT:    movd (%rsi), %xmm1
1819 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1820 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1821 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1822 ; SSSE3-NEXT:    retq
1823 ;
1824 ; SSE41-LABEL: combine_test2c:
1825 ; SSE41:       # BB#0:
1826 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm0
1827 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm1
1828 ; SSE41-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1829 ; SSE41-NEXT:    retq
1830 ;
1831 ; AVX-LABEL: combine_test2c:
1832 ; AVX:       # BB#0:
1833 ; AVX-NEXT:    vpmovzxbd (%rdi), %xmm0
1834 ; AVX-NEXT:    vpmovzxbd (%rsi), %xmm1
1835 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1836 ; AVX-NEXT:    retq
1837   %A = load <4 x i8>* %a
1838   %B = load <4 x i8>* %b
1839   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 1, i32 5>
1840   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1841   ret <4 x i8> %2
1842 }
1843
1844 define <4 x i8> @combine_test3c(<4 x i8>* %a, <4 x i8>* %b) {
1845 ; SSE2-LABEL: combine_test3c:
1846 ; SSE2:       # BB#0:
1847 ; SSE2-NEXT:    movd (%rdi), %xmm1
1848 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1849 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1850 ; SSE2-NEXT:    movd (%rsi), %xmm0
1851 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1852 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1853 ; SSE2-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1854 ; SSE2-NEXT:    retq
1855 ;
1856 ; SSSE3-LABEL: combine_test3c:
1857 ; SSSE3:       # BB#0:
1858 ; SSSE3-NEXT:    movd (%rdi), %xmm1
1859 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1860 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1861 ; SSSE3-NEXT:    movd (%rsi), %xmm0
1862 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1863 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1864 ; SSSE3-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1865 ; SSSE3-NEXT:    retq
1866 ;
1867 ; SSE41-LABEL: combine_test3c:
1868 ; SSE41:       # BB#0:
1869 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1870 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1871 ; SSE41-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1872 ; SSE41-NEXT:    retq
1873 ;
1874 ; AVX-LABEL: combine_test3c:
1875 ; AVX:       # BB#0:
1876 ; AVX-NEXT:    vpmovzxbd (%rdi), %xmm0
1877 ; AVX-NEXT:    vpmovzxbd (%rsi), %xmm1
1878 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1879 ; AVX-NEXT:    retq
1880   %A = load <4 x i8>* %a
1881   %B = load <4 x i8>* %b
1882   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1883   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1884   ret <4 x i8> %2
1885 }
1886
1887 define <4 x i8> @combine_test4c(<4 x i8>* %a, <4 x i8>* %b) {
1888 ; SSE2-LABEL: combine_test4c:
1889 ; SSE2:       # BB#0:
1890 ; SSE2-NEXT:    movd (%rdi), %xmm1
1891 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1892 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1893 ; SSE2-NEXT:    movd (%rsi), %xmm2
1894 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
1895 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
1896 ; SSE2-NEXT:    movdqa %xmm2, %xmm0
1897 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1898 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1899 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[3,0],xmm0[2,0]
1900 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,0]
1901 ; SSE2-NEXT:    retq
1902 ;
1903 ; SSSE3-LABEL: combine_test4c:
1904 ; SSSE3:       # BB#0:
1905 ; SSSE3-NEXT:    movd (%rdi), %xmm1
1906 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1907 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1908 ; SSSE3-NEXT:    movd (%rsi), %xmm2
1909 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3],xmm2[4],xmm0[4],xmm2[5],xmm0[5],xmm2[6],xmm0[6],xmm2[7],xmm0[7]
1910 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1],xmm2[2],xmm0[2],xmm2[3],xmm0[3]
1911 ; SSSE3-NEXT:    movdqa %xmm2, %xmm0
1912 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
1913 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
1914 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[3,0],xmm0[2,0]
1915 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,0]
1916 ; SSSE3-NEXT:    retq
1917 ;
1918 ; SSE41-LABEL: combine_test4c:
1919 ; SSE41:       # BB#0:
1920 ; SSE41-NEXT:    pmovzxbd (%rdi), %xmm1
1921 ; SSE41-NEXT:    pmovzxbd (%rsi), %xmm0
1922 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1923 ; SSE41-NEXT:    retq
1924 ;
1925 ; AVX1-LABEL: combine_test4c:
1926 ; AVX1:       # BB#0:
1927 ; AVX1-NEXT:    vpmovzxbd (%rdi), %xmm0
1928 ; AVX1-NEXT:    vpmovzxbd (%rsi), %xmm1
1929 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1930 ; AVX1-NEXT:    retq
1931 ;
1932 ; AVX2-LABEL: combine_test4c:
1933 ; AVX2:       # BB#0:
1934 ; AVX2-NEXT:    vpmovzxbd (%rdi), %xmm0
1935 ; AVX2-NEXT:    vpmovzxbd (%rsi), %xmm1
1936 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1937 ; AVX2-NEXT:    retq
1938   %A = load <4 x i8>* %a
1939   %B = load <4 x i8>* %b
1940   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1941   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1942   ret <4 x i8> %2
1943 }
1944
1945
1946 ; The following test cases are generated from this C++ code
1947 ;
1948 ;__m128 blend_01(__m128 a, __m128 b)
1949 ;{
1950 ;  __m128 s = a;
1951 ;  s = _mm_blend_ps( s, b, 1<<0 );
1952 ;  s = _mm_blend_ps( s, b, 1<<1 );
1953 ;  return s;
1954 ;}
1955 ;
1956 ;__m128 blend_02(__m128 a, __m128 b)
1957 ;{
1958 ;  __m128 s = a;
1959 ;  s = _mm_blend_ps( s, b, 1<<0 );
1960 ;  s = _mm_blend_ps( s, b, 1<<2 );
1961 ;  return s;
1962 ;}
1963 ;
1964 ;__m128 blend_123(__m128 a, __m128 b)
1965 ;{
1966 ;  __m128 s = a;
1967 ;  s = _mm_blend_ps( s, b, 1<<1 );
1968 ;  s = _mm_blend_ps( s, b, 1<<2 );
1969 ;  s = _mm_blend_ps( s, b, 1<<3 );
1970 ;  return s;
1971 ;}
1972
1973 ; Ideally, we should collapse the following shuffles into a single one.
1974
1975 define <4 x float> @combine_blend_01(<4 x float> %a, <4 x float> %b) {
1976 ; SSE2-LABEL: combine_blend_01:
1977 ; SSE2:       # BB#0:
1978 ; SSE2-NEXT:    movsd %xmm1, %xmm0
1979 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
1980 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,3]
1981 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1982 ; SSE2-NEXT:    retq
1983 ;
1984 ; SSSE3-LABEL: combine_blend_01:
1985 ; SSSE3:       # BB#0:
1986 ; SSSE3-NEXT:    movsd %xmm1, %xmm0
1987 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
1988 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,3]
1989 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1990 ; SSSE3-NEXT:    retq
1991 ;
1992 ; SSE41-LABEL: combine_blend_01:
1993 ; SSE41:       # BB#0:
1994 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1995 ; SSE41-NEXT:    retq
1996 ;
1997 ; AVX-LABEL: combine_blend_01:
1998 ; AVX:       # BB#0:
1999 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2000 ; AVX-NEXT:    retq
2001   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 undef, i32 2, i32 3>
2002   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
2003   ret <4 x float> %shuffle6
2004 }
2005
2006 define <4 x float> @combine_blend_02(<4 x float> %a, <4 x float> %b) {
2007 ; SSE2-LABEL: combine_blend_02:
2008 ; SSE2:       # BB#0:
2009 ; SSE2-NEXT:    movss %xmm1, %xmm0
2010 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
2011 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
2012 ; SSE2-NEXT:    retq
2013 ;
2014 ; SSSE3-LABEL: combine_blend_02:
2015 ; SSSE3:       # BB#0:
2016 ; SSSE3-NEXT:    movss %xmm1, %xmm0
2017 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[3,0]
2018 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
2019 ; SSSE3-NEXT:    retq
2020 ;
2021 ; SSE41-LABEL: combine_blend_02:
2022 ; SSE41:       # BB#0:
2023 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
2024 ; SSE41-NEXT:    retq
2025 ;
2026 ; AVX-LABEL: combine_blend_02:
2027 ; AVX:       # BB#0:
2028 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
2029 ; AVX-NEXT:    retq
2030   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 undef, i32 3>
2031   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
2032   ret <4 x float> %shuffle6
2033 }
2034
2035 define <4 x float> @combine_blend_123(<4 x float> %a, <4 x float> %b) {
2036 ; SSE2-LABEL: combine_blend_123:
2037 ; SSE2:       # BB#0:
2038 ; SSE2-NEXT:    movaps %xmm1, %xmm2
2039 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm0[0,0]
2040 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm0[2,3]
2041 ; SSE2-NEXT:    movsd %xmm2, %xmm1
2042 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2043 ; SSE2-NEXT:    retq
2044 ;
2045 ; SSSE3-LABEL: combine_blend_123:
2046 ; SSSE3:       # BB#0:
2047 ; SSSE3-NEXT:    movaps %xmm1, %xmm2
2048 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[1,0],xmm0[0,0]
2049 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[2,0],xmm0[2,3]
2050 ; SSSE3-NEXT:    movsd %xmm2, %xmm1
2051 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2052 ; SSSE3-NEXT:    retq
2053 ;
2054 ; SSE41-LABEL: combine_blend_123:
2055 ; SSE41:       # BB#0:
2056 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
2057 ; SSE41-NEXT:    retq
2058 ;
2059 ; AVX-LABEL: combine_blend_123:
2060 ; AVX:       # BB#0:
2061 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
2062 ; AVX-NEXT:    retq
2063   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 undef, i32 undef>
2064   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 undef>
2065   %shuffle12 = shufflevector <4 x float> %shuffle6, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
2066   ret <4 x float> %shuffle12
2067 }
2068
2069 define <4 x i32> @combine_test_movhl_1(<4 x i32> %a, <4 x i32> %b) {
2070 ; SSE-LABEL: combine_test_movhl_1:
2071 ; SSE:       # BB#0:
2072 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2073 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2074 ; SSE-NEXT:    retq
2075 ;
2076 ; AVX-LABEL: combine_test_movhl_1:
2077 ; AVX:       # BB#0:
2078 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2079 ; AVX-NEXT:    retq
2080   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 7, i32 5, i32 3>
2081   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 1, i32 0, i32 3>
2082   ret <4 x i32> %2
2083 }
2084
2085 define <4 x i32> @combine_test_movhl_2(<4 x i32> %a, <4 x i32> %b) {
2086 ; SSE-LABEL: combine_test_movhl_2:
2087 ; SSE:       # BB#0:
2088 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2089 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2090 ; SSE-NEXT:    retq
2091 ;
2092 ; AVX-LABEL: combine_test_movhl_2:
2093 ; AVX:       # BB#0:
2094 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2095 ; AVX-NEXT:    retq
2096   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 0, i32 3, i32 6>
2097   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 3, i32 7, i32 0, i32 2>
2098   ret <4 x i32> %2
2099 }
2100
2101 define <4 x i32> @combine_test_movhl_3(<4 x i32> %a, <4 x i32> %b) {
2102 ; SSE-LABEL: combine_test_movhl_3:
2103 ; SSE:       # BB#0:
2104 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2105 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2106 ; SSE-NEXT:    retq
2107 ;
2108 ; AVX-LABEL: combine_test_movhl_3:
2109 ; AVX:       # BB#0:
2110 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2111 ; AVX-NEXT:    retq
2112   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 7, i32 6, i32 3, i32 2>
2113   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 0, i32 3, i32 2>
2114   ret <4 x i32> %2
2115 }
2116
2117
2118 ; Verify that we fold shuffles according to rule:
2119 ;  (shuffle(shuffle A, Undef, M0), B, M1) -> (shuffle A, B, M2)
2120
2121 define <4 x float> @combine_undef_input_test1(<4 x float> %a, <4 x float> %b) {
2122 ; SSE2-LABEL: combine_undef_input_test1:
2123 ; SSE2:       # BB#0:
2124 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,3,1]
2125 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1],xmm0[1,2]
2126 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2127 ; SSE2-NEXT:    retq
2128 ;
2129 ; SSSE3-LABEL: combine_undef_input_test1:
2130 ; SSSE3:       # BB#0:
2131 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,3,1]
2132 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1],xmm0[1,2]
2133 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2134 ; SSSE3-NEXT:    retq
2135 ;
2136 ; SSE41-LABEL: combine_undef_input_test1:
2137 ; SSE41:       # BB#0:
2138 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2139 ; SSE41-NEXT:    retq
2140 ;
2141 ; AVX-LABEL: combine_undef_input_test1:
2142 ; AVX:       # BB#0:
2143 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2144 ; AVX-NEXT:    retq
2145   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2146   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2147   ret <4 x float> %2
2148 }
2149
2150 define <4 x float> @combine_undef_input_test2(<4 x float> %a, <4 x float> %b) {
2151 ; SSE-LABEL: combine_undef_input_test2:
2152 ; SSE:       # BB#0:
2153 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2154 ; SSE-NEXT:    retq
2155 ;
2156 ; AVX-LABEL: combine_undef_input_test2:
2157 ; AVX:       # BB#0:
2158 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2159 ; AVX-NEXT:    retq
2160   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2161   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2162   ret <4 x float> %2
2163 }
2164
2165 define <4 x float> @combine_undef_input_test3(<4 x float> %a, <4 x float> %b) {
2166 ; SSE-LABEL: combine_undef_input_test3:
2167 ; SSE:       # BB#0:
2168 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2169 ; SSE-NEXT:    retq
2170 ;
2171 ; AVX-LABEL: combine_undef_input_test3:
2172 ; AVX:       # BB#0:
2173 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2174 ; AVX-NEXT:    retq
2175   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2176   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2177   ret <4 x float> %2
2178 }
2179
2180 define <4 x float> @combine_undef_input_test4(<4 x float> %a, <4 x float> %b) {
2181 ; SSE-LABEL: combine_undef_input_test4:
2182 ; SSE:       # BB#0:
2183 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2184 ; SSE-NEXT:    movapd %xmm1, %xmm0
2185 ; SSE-NEXT:    retq
2186 ;
2187 ; AVX-LABEL: combine_undef_input_test4:
2188 ; AVX:       # BB#0:
2189 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2190 ; AVX-NEXT:    retq
2191   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2192   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2193   ret <4 x float> %2
2194 }
2195
2196 define <4 x float> @combine_undef_input_test5(<4 x float> %a, <4 x float> %b) {
2197 ; SSE2-LABEL: combine_undef_input_test5:
2198 ; SSE2:       # BB#0:
2199 ; SSE2-NEXT:    movsd %xmm0, %xmm1
2200 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2201 ; SSE2-NEXT:    retq
2202 ;
2203 ; SSSE3-LABEL: combine_undef_input_test5:
2204 ; SSSE3:       # BB#0:
2205 ; SSSE3-NEXT:    movsd %xmm0, %xmm1
2206 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2207 ; SSSE3-NEXT:    retq
2208 ;
2209 ; SSE41-LABEL: combine_undef_input_test5:
2210 ; SSE41:       # BB#0:
2211 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2212 ; SSE41-NEXT:    retq
2213 ;
2214 ; AVX-LABEL: combine_undef_input_test5:
2215 ; AVX:       # BB#0:
2216 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2217 ; AVX-NEXT:    retq
2218   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2219   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2220   ret <4 x float> %2
2221 }
2222
2223
2224 ; Verify that we fold shuffles according to rule:
2225 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2226
2227 define <4 x float> @combine_undef_input_test6(<4 x float> %a) {
2228 ; ALL-LABEL: combine_undef_input_test6:
2229 ; ALL:       # BB#0:
2230 ; ALL-NEXT:    retq
2231   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2232   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2233   ret <4 x float> %2
2234 }
2235
2236 define <4 x float> @combine_undef_input_test7(<4 x float> %a) {
2237 ; SSE2-LABEL: combine_undef_input_test7:
2238 ; SSE2:       # BB#0:
2239 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2240 ; SSE2-NEXT:    retq
2241 ;
2242 ; SSSE3-LABEL: combine_undef_input_test7:
2243 ; SSSE3:       # BB#0:
2244 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2245 ; SSSE3-NEXT:    retq
2246 ;
2247 ; SSE41-LABEL: combine_undef_input_test7:
2248 ; SSE41:       # BB#0:
2249 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2250 ; SSE41-NEXT:    retq
2251 ;
2252 ; AVX-LABEL: combine_undef_input_test7:
2253 ; AVX:       # BB#0:
2254 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2255 ; AVX-NEXT:    retq
2256   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2257   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2258   ret <4 x float> %2
2259 }
2260
2261 define <4 x float> @combine_undef_input_test8(<4 x float> %a) {
2262 ; SSE2-LABEL: combine_undef_input_test8:
2263 ; SSE2:       # BB#0:
2264 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2265 ; SSE2-NEXT:    retq
2266 ;
2267 ; SSSE3-LABEL: combine_undef_input_test8:
2268 ; SSSE3:       # BB#0:
2269 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2270 ; SSSE3-NEXT:    retq
2271 ;
2272 ; SSE41-LABEL: combine_undef_input_test8:
2273 ; SSE41:       # BB#0:
2274 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2275 ; SSE41-NEXT:    retq
2276 ;
2277 ; AVX-LABEL: combine_undef_input_test8:
2278 ; AVX:       # BB#0:
2279 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2280 ; AVX-NEXT:    retq
2281   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2282   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2283   ret <4 x float> %2
2284 }
2285
2286 define <4 x float> @combine_undef_input_test9(<4 x float> %a) {
2287 ; SSE-LABEL: combine_undef_input_test9:
2288 ; SSE:       # BB#0:
2289 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2290 ; SSE-NEXT:    retq
2291 ;
2292 ; AVX-LABEL: combine_undef_input_test9:
2293 ; AVX:       # BB#0:
2294 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2295 ; AVX-NEXT:    retq
2296   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2297   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2298   ret <4 x float> %2
2299 }
2300
2301 define <4 x float> @combine_undef_input_test10(<4 x float> %a) {
2302 ; ALL-LABEL: combine_undef_input_test10:
2303 ; ALL:       # BB#0:
2304 ; ALL-NEXT:    retq
2305   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2306   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2307   ret <4 x float> %2
2308 }
2309
2310 define <4 x float> @combine_undef_input_test11(<4 x float> %a, <4 x float> %b) {
2311 ; SSE2-LABEL: combine_undef_input_test11:
2312 ; SSE2:       # BB#0:
2313 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,3,1]
2314 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1],xmm0[1,2]
2315 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2316 ; SSE2-NEXT:    retq
2317 ;
2318 ; SSSE3-LABEL: combine_undef_input_test11:
2319 ; SSSE3:       # BB#0:
2320 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,3,1]
2321 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1],xmm0[1,2]
2322 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2323 ; SSSE3-NEXT:    retq
2324 ;
2325 ; SSE41-LABEL: combine_undef_input_test11:
2326 ; SSE41:       # BB#0:
2327 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2328 ; SSE41-NEXT:    retq
2329 ;
2330 ; AVX-LABEL: combine_undef_input_test11:
2331 ; AVX:       # BB#0:
2332 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2333 ; AVX-NEXT:    retq
2334   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2335   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 6>
2336   ret <4 x float> %2
2337 }
2338
2339 define <4 x float> @combine_undef_input_test12(<4 x float> %a, <4 x float> %b) {
2340 ; SSE-LABEL: combine_undef_input_test12:
2341 ; SSE:       # BB#0:
2342 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2343 ; SSE-NEXT:    retq
2344 ;
2345 ; AVX-LABEL: combine_undef_input_test12:
2346 ; AVX:       # BB#0:
2347 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2348 ; AVX-NEXT:    retq
2349   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2350   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2351   ret <4 x float> %2
2352 }
2353
2354 define <4 x float> @combine_undef_input_test13(<4 x float> %a, <4 x float> %b) {
2355 ; SSE-LABEL: combine_undef_input_test13:
2356 ; SSE:       # BB#0:
2357 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2358 ; SSE-NEXT:    retq
2359 ;
2360 ; AVX-LABEL: combine_undef_input_test13:
2361 ; AVX:       # BB#0:
2362 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2363 ; AVX-NEXT:    retq
2364   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2365   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 5, i32 0, i32 5>
2366   ret <4 x float> %2
2367 }
2368
2369 define <4 x float> @combine_undef_input_test14(<4 x float> %a, <4 x float> %b) {
2370 ; SSE-LABEL: combine_undef_input_test14:
2371 ; SSE:       # BB#0:
2372 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2373 ; SSE-NEXT:    movapd %xmm1, %xmm0
2374 ; SSE-NEXT:    retq
2375 ;
2376 ; AVX-LABEL: combine_undef_input_test14:
2377 ; AVX:       # BB#0:
2378 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2379 ; AVX-NEXT:    retq
2380   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2381   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2382   ret <4 x float> %2
2383 }
2384
2385 define <4 x float> @combine_undef_input_test15(<4 x float> %a, <4 x float> %b) {
2386 ; SSE2-LABEL: combine_undef_input_test15:
2387 ; SSE2:       # BB#0:
2388 ; SSE2-NEXT:    movsd %xmm0, %xmm1
2389 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2390 ; SSE2-NEXT:    retq
2391 ;
2392 ; SSSE3-LABEL: combine_undef_input_test15:
2393 ; SSSE3:       # BB#0:
2394 ; SSSE3-NEXT:    movsd %xmm0, %xmm1
2395 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2396 ; SSSE3-NEXT:    retq
2397 ;
2398 ; SSE41-LABEL: combine_undef_input_test15:
2399 ; SSE41:       # BB#0:
2400 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2401 ; SSE41-NEXT:    retq
2402 ;
2403 ; AVX-LABEL: combine_undef_input_test15:
2404 ; AVX:       # BB#0:
2405 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2406 ; AVX-NEXT:    retq
2407   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2408   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2409   ret <4 x float> %2
2410 }
2411
2412
2413 ; Verify that shuffles are canonicalized according to rules:
2414 ;  shuffle(B, shuffle(A, Undef)) -> shuffle(shuffle(A, Undef), B)
2415 ;
2416 ; This allows to trigger the following combine rule:
2417 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2418 ;
2419 ; As a result, all the shuffle pairs in each function below should be
2420 ; combined into a single legal shuffle operation.
2421
2422 define <4 x float> @combine_undef_input_test16(<4 x float> %a) {
2423 ; ALL-LABEL: combine_undef_input_test16:
2424 ; ALL:       # BB#0:
2425 ; ALL-NEXT:    retq
2426   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2427   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 3>
2428   ret <4 x float> %2
2429 }
2430
2431 define <4 x float> @combine_undef_input_test17(<4 x float> %a) {
2432 ; SSE2-LABEL: combine_undef_input_test17:
2433 ; SSE2:       # BB#0:
2434 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2435 ; SSE2-NEXT:    retq
2436 ;
2437 ; SSSE3-LABEL: combine_undef_input_test17:
2438 ; SSSE3:       # BB#0:
2439 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2440 ; SSSE3-NEXT:    retq
2441 ;
2442 ; SSE41-LABEL: combine_undef_input_test17:
2443 ; SSE41:       # BB#0:
2444 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2445 ; SSE41-NEXT:    retq
2446 ;
2447 ; AVX-LABEL: combine_undef_input_test17:
2448 ; AVX:       # BB#0:
2449 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2450 ; AVX-NEXT:    retq
2451   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2452   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2453   ret <4 x float> %2
2454 }
2455
2456 define <4 x float> @combine_undef_input_test18(<4 x float> %a) {
2457 ; SSE2-LABEL: combine_undef_input_test18:
2458 ; SSE2:       # BB#0:
2459 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2460 ; SSE2-NEXT:    retq
2461 ;
2462 ; SSSE3-LABEL: combine_undef_input_test18:
2463 ; SSSE3:       # BB#0:
2464 ; SSSE3-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2465 ; SSSE3-NEXT:    retq
2466 ;
2467 ; SSE41-LABEL: combine_undef_input_test18:
2468 ; SSE41:       # BB#0:
2469 ; SSE41-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2470 ; SSE41-NEXT:    retq
2471 ;
2472 ; AVX-LABEL: combine_undef_input_test18:
2473 ; AVX:       # BB#0:
2474 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0,0]
2475 ; AVX-NEXT:    retq
2476   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2477   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 0, i32 5>
2478   ret <4 x float> %2
2479 }
2480
2481 define <4 x float> @combine_undef_input_test19(<4 x float> %a) {
2482 ; SSE-LABEL: combine_undef_input_test19:
2483 ; SSE:       # BB#0:
2484 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2485 ; SSE-NEXT:    retq
2486 ;
2487 ; AVX-LABEL: combine_undef_input_test19:
2488 ; AVX:       # BB#0:
2489 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2490 ; AVX-NEXT:    retq
2491   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2492   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2493   ret <4 x float> %2
2494 }
2495
2496 define <4 x float> @combine_undef_input_test20(<4 x float> %a) {
2497 ; ALL-LABEL: combine_undef_input_test20:
2498 ; ALL:       # BB#0:
2499 ; ALL-NEXT:    retq
2500   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2501   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2502   ret <4 x float> %2
2503 }
2504
2505 ; These tests are designed to test the ability to combine away unnecessary
2506 ; operations feeding into a shuffle. The AVX cases are the important ones as
2507 ; they leverage operations which cannot be done naturally on the entire vector
2508 ; and thus are decomposed into multiple smaller operations.
2509
2510 define <8 x i32> @combine_unneeded_subvector1(<8 x i32> %a) {
2511 ; SSE-LABEL: combine_unneeded_subvector1:
2512 ; SSE:       # BB#0:
2513 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2514 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[3,2,1,0]
2515 ; SSE-NEXT:    movdqa %xmm0, %xmm1
2516 ; SSE-NEXT:    retq
2517 ;
2518 ; AVX1-LABEL: combine_unneeded_subvector1:
2519 ; AVX1:       # BB#0:
2520 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2521 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2522 ; AVX1-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,2,1,0]
2523 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2524 ; AVX1-NEXT:    retq
2525 ;
2526 ; AVX2-LABEL: combine_unneeded_subvector1:
2527 ; AVX2:       # BB#0:
2528 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2529 ; AVX2-NEXT:    vmovdqa {{.*#+}} ymm1 = [7,6,5,4,7,6,5,4]
2530 ; AVX2-NEXT:    vpermd %ymm0, %ymm1, %ymm0
2531 ; AVX2-NEXT:    retq
2532   %b = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2533   %c = shufflevector <8 x i32> %b, <8 x i32> undef, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 7, i32 6, i32 5, i32 4>
2534   ret <8 x i32> %c
2535 }
2536
2537 define <8 x i32> @combine_unneeded_subvector2(<8 x i32> %a, <8 x i32> %b) {
2538 ; SSE-LABEL: combine_unneeded_subvector2:
2539 ; SSE:       # BB#0:
2540 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2541 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[3,2,1,0]
2542 ; SSE-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[3,2,1,0]
2543 ; SSE-NEXT:    retq
2544 ;
2545 ; AVX1-LABEL: combine_unneeded_subvector2:
2546 ; AVX1:       # BB#0:
2547 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2548 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2549 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2550 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm1
2551 ; AVX1-NEXT:    vpermilps {{.*#+}} xmm1 = xmm1[3,2,1,0]
2552 ; AVX1-NEXT:    vpermilps {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2553 ; AVX1-NEXT:    vblendpd {{.*#+}} ymm0 = ymm1[0,1],ymm0[2,3]
2554 ; AVX1-NEXT:    retq
2555 ;
2556 ; AVX2-LABEL: combine_unneeded_subvector2:
2557 ; AVX2:       # BB#0:
2558 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2559 ; AVX2-NEXT:    vmovdqa {{.*#+}} ymm2 = <7,6,5,4,u,u,u,u>
2560 ; AVX2-NEXT:    vpermd %ymm1, %ymm2, %ymm1
2561 ; AVX2-NEXT:    vpshufd {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2562 ; AVX2-NEXT:    vpblendd {{.*#+}} ymm0 = ymm1[0,1,2,3],ymm0[4,5,6,7]
2563 ; AVX2-NEXT:    retq
2564   %c = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2565   %d = shufflevector <8 x i32> %b, <8 x i32> %c, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 15, i32 14, i32 13, i32 12>
2566   ret <8 x i32> %d
2567 }