test/CodeGen/X86/vector-shuffle-combining.ll

   1 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse2 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE2
   2 ; RUN: llc < %s -mcpu=x86-64 -mattr=+ssse3 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSSE3
   3 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse4.1 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE41
   4 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX1
   5 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx2 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX2
   6 ;
   7 ; Verify that the DAG combiner correctly folds bitwise operations across
   8 ; shuffles, nested shuffles with undef, pairs of nested shuffles, and other
   9 ; basic and always-safe patterns. Also test that the DAG combiner will combine
  10 ; target-specific shuffle instructions where reasonable.
  11
  12 target triple = "x86_64-unknown-unknown"
  13
  14 declare <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32>, i8)
  15 declare <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16>, i8)
  16 declare <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16>, i8)
  17
  18 define <4 x i32> @combine_pshufd1(<4 x i32> %a) {
  19 ; ALL-LABEL: combine_pshufd1:
  20 ; ALL:       # BB#0: # %entry
  21 ; ALL-NEXT:    retq
  22 entry:
  23   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  24   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 27)
  25   ret <4 x i32> %c
  26 }
  27
  28 define <4 x i32> @combine_pshufd2(<4 x i32> %a) {
  29 ; ALL-LABEL: combine_pshufd2:
  30 ; ALL:       # BB#0: # %entry
  31 ; ALL-NEXT:    retq
  32 entry:
  33   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  34   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  35   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 -28)
  36   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  37   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  38   ret <4 x i32> %d
  39 }
  40
  41 define <4 x i32> @combine_pshufd3(<4 x i32> %a) {
  42 ; ALL-LABEL: combine_pshufd3:
  43 ; ALL:       # BB#0: # %entry
  44 ; ALL-NEXT:    retq
  45 entry:
  46   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  47   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  48   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 -28)
  49   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  50   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  51   ret <4 x i32> %d
  52 }
  53
  54 define <4 x i32> @combine_pshufd4(<4 x i32> %a) {
  55 ; SSE-LABEL: combine_pshufd4:
  56 ; SSE:       # BB#0: # %entry
  57 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  58 ; SSE-NEXT:    retq
  59 ;
  60 ; AVX-LABEL: combine_pshufd4:
  61 ; AVX:       # BB#0: # %entry
  62 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  63 ; AVX-NEXT:    retq
  64 entry:
  65   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -31)
  66   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  67   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 27)
  68   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  69   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -31)
  70   ret <4 x i32> %d
  71 }
  72
  73 define <4 x i32> @combine_pshufd5(<4 x i32> %a) {
  74 ; SSE-LABEL: combine_pshufd5:
  75 ; SSE:       # BB#0: # %entry
  76 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  77 ; SSE-NEXT:    retq
  78 ;
  79 ; AVX-LABEL: combine_pshufd5:
  80 ; AVX:       # BB#0: # %entry
  81 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  82 ; AVX-NEXT:    retq
  83 entry:
  84   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -76)
  85   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  86   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 27)
  87   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  88   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -76)
  89   ret <4 x i32> %d
  90 }
  91
  92 define <4 x i32> @combine_pshufd6(<4 x i32> %a) {
  93 ; SSE-LABEL: combine_pshufd6:
  94 ; SSE:       # BB#0: # %entry
  95 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
  96 ; SSE-NEXT:    retq
  97 ;
  98 ; AVX-LABEL: combine_pshufd6:
  99 ; AVX:       # BB#0: # %entry
 100 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
 101 ; AVX-NEXT:    retq
 102 entry:
 103   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 0)
 104   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 8)
 105   ret <4 x i32> %c
 106 }
 107
 108 define <8 x i16> @combine_pshuflw1(<8 x i16> %a) {
 109 ; ALL-LABEL: combine_pshuflw1:
 110 ; ALL:       # BB#0: # %entry
 111 ; ALL-NEXT:    retq
 112 entry:
 113   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 114   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 115   ret <8 x i16> %c
 116 }
 117
 118 define <8 x i16> @combine_pshuflw2(<8 x i16> %a) {
 119 ; ALL-LABEL: combine_pshuflw2:
 120 ; ALL:       # BB#0: # %entry
 121 ; ALL-NEXT:    retq
 122 entry:
 123   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 124   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 -28)
 125   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 126   ret <8 x i16> %d
 127 }
 128
 129 define <8 x i16> @combine_pshuflw3(<8 x i16> %a) {
 130 ; SSE-LABEL: combine_pshuflw3:
 131 ; SSE:       # BB#0: # %entry
 132 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 133 ; SSE-NEXT:    retq
 134 ;
 135 ; AVX-LABEL: combine_pshuflw3:
 136 ; AVX:       # BB#0: # %entry
 137 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 138 ; AVX-NEXT:    retq
 139 entry:
 140   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 141   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 27)
 142   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 143   ret <8 x i16> %d
 144 }
 145
 146 define <8 x i16> @combine_pshufhw1(<8 x i16> %a) {
 147 ; SSE-LABEL: combine_pshufhw1:
 148 ; SSE:       # BB#0: # %entry
 149 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 150 ; SSE-NEXT:    retq
 151 ;
 152 ; AVX-LABEL: combine_pshufhw1:
 153 ; AVX:       # BB#0: # %entry
 154 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 155 ; AVX-NEXT:    retq
 156 entry:
 157   %b = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %a, i8 27)
 158   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 159   %d = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %c, i8 27)
 160   ret <8 x i16> %d
 161 }
 162
 163 define <4 x i32> @combine_bitwise_ops_test1(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 164 ; SSE-LABEL: combine_bitwise_ops_test1:
 165 ; SSE:       # BB#0:
 166 ; SSE-NEXT:    pand %xmm1, %xmm0
 167 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 168 ; SSE-NEXT:    retq
 169 ;
 170 ; AVX-LABEL: combine_bitwise_ops_test1:
 171 ; AVX:       # BB#0:
 172 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 173 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 174 ; AVX-NEXT:    retq
 175   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 176   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 177   %and = and <4 x i32> %shuf1, %shuf2
 178   ret <4 x i32> %and
 179 }
 180
 181 define <4 x i32> @combine_bitwise_ops_test2(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 182 ; SSE-LABEL: combine_bitwise_ops_test2:
 183 ; SSE:       # BB#0:
 184 ; SSE-NEXT:    por %xmm1, %xmm0
 185 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 186 ; SSE-NEXT:    retq
 187 ;
 188 ; AVX-LABEL: combine_bitwise_ops_test2:
 189 ; AVX:       # BB#0:
 190 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 191 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 192 ; AVX-NEXT:    retq
 193   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 194   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 195   %or = or <4 x i32> %shuf1, %shuf2
 196   ret <4 x i32> %or
 197 }
 198
 199 define <4 x i32> @combine_bitwise_ops_test3(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 200 ; SSE-LABEL: combine_bitwise_ops_test3:
 201 ; SSE:       # BB#0:
 202 ; SSE-NEXT:    pxor %xmm1, %xmm0
 203 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 204 ; SSE-NEXT:    retq
 205 ;
 206 ; AVX-LABEL: combine_bitwise_ops_test3:
 207 ; AVX:       # BB#0:
 208 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 209 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 210 ; AVX-NEXT:    retq
 211   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 212   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 213   %xor = xor <4 x i32> %shuf1, %shuf2
 214   ret <4 x i32> %xor
 215 }
 216
 217 define <4 x i32> @combine_bitwise_ops_test4(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 218 ; SSE-LABEL: combine_bitwise_ops_test4:
 219 ; SSE:       # BB#0:
 220 ; SSE-NEXT:    pand %xmm1, %xmm0
 221 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 222 ; SSE-NEXT:    retq
 223 ;
 224 ; AVX-LABEL: combine_bitwise_ops_test4:
 225 ; AVX:       # BB#0:
 226 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 227 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 228 ; AVX-NEXT:    retq
 229   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 230   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 231   %and = and <4 x i32> %shuf1, %shuf2
 232   ret <4 x i32> %and
 233 }
 234
 235 define <4 x i32> @combine_bitwise_ops_test5(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 236 ; SSE-LABEL: combine_bitwise_ops_test5:
 237 ; SSE:       # BB#0:
 238 ; SSE-NEXT:    por %xmm1, %xmm0
 239 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 240 ; SSE-NEXT:    retq
 241 ;
 242 ; AVX-LABEL: combine_bitwise_ops_test5:
 243 ; AVX:       # BB#0:
 244 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 245 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 246 ; AVX-NEXT:    retq
 247   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 248   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 249   %or = or <4 x i32> %shuf1, %shuf2
 250   ret <4 x i32> %or
 251 }
 252
 253 define <4 x i32> @combine_bitwise_ops_test6(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 254 ; SSE-LABEL: combine_bitwise_ops_test6:
 255 ; SSE:       # BB#0:
 256 ; SSE-NEXT:    pxor %xmm1, %xmm0
 257 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 258 ; SSE-NEXT:    retq
 259 ;
 260 ; AVX-LABEL: combine_bitwise_ops_test6:
 261 ; AVX:       # BB#0:
 262 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 263 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 264 ; AVX-NEXT:    retq
 265   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 266   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 267   %xor = xor <4 x i32> %shuf1, %shuf2
 268   ret <4 x i32> %xor
 269 }
 270
 271
 272 ; Verify that DAGCombiner moves the shuffle after the xor/and/or even if shuffles
 273 ; are not performing a swizzle operations.
 274
 275 define <4 x i32> @combine_bitwise_ops_test1b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 276 ; SSE2-LABEL: combine_bitwise_ops_test1b:
 277 ; SSE2:       # BB#0:
 278 ; SSE2-NEXT:    andps %xmm1, %xmm0
 279 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 280 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 281 ; SSE2-NEXT:    retq
 282 ;
 283 ; SSSE3-LABEL: combine_bitwise_ops_test1b:
 284 ; SSSE3:       # BB#0:
 285 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 286 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 287 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 288 ; SSSE3-NEXT:    retq
 289 ;
 290 ; SSE41-LABEL: combine_bitwise_ops_test1b:
 291 ; SSE41:       # BB#0:
 292 ; SSE41-NEXT:    pand %xmm1, %xmm0
 293 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 294 ; SSE41-NEXT:    retq
 295 ;
 296 ; AVX1-LABEL: combine_bitwise_ops_test1b:
 297 ; AVX1:       # BB#0:
 298 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 299 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 300 ; AVX1-NEXT:    retq
 301 ;
 302 ; AVX2-LABEL: combine_bitwise_ops_test1b:
 303 ; AVX2:       # BB#0:
 304 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 305 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 306 ; AVX2-NEXT:    retq
 307   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 308   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 309   %and = and <4 x i32> %shuf1, %shuf2
 310   ret <4 x i32> %and
 311 }
 312
 313 define <4 x i32> @combine_bitwise_ops_test2b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 314 ; SSE2-LABEL: combine_bitwise_ops_test2b:
 315 ; SSE2:       # BB#0:
 316 ; SSE2-NEXT:    orps %xmm1, %xmm0
 317 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 318 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 319 ; SSE2-NEXT:    retq
 320 ;
 321 ; SSSE3-LABEL: combine_bitwise_ops_test2b:
 322 ; SSSE3:       # BB#0:
 323 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 324 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 325 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 326 ; SSSE3-NEXT:    retq
 327 ;
 328 ; SSE41-LABEL: combine_bitwise_ops_test2b:
 329 ; SSE41:       # BB#0:
 330 ; SSE41-NEXT:    por %xmm1, %xmm0
 331 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 332 ; SSE41-NEXT:    retq
 333 ;
 334 ; AVX1-LABEL: combine_bitwise_ops_test2b:
 335 ; AVX1:       # BB#0:
 336 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 337 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 338 ; AVX1-NEXT:    retq
 339 ;
 340 ; AVX2-LABEL: combine_bitwise_ops_test2b:
 341 ; AVX2:       # BB#0:
 342 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 343 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 344 ; AVX2-NEXT:    retq
 345   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 346   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 347   %or = or <4 x i32> %shuf1, %shuf2
 348   ret <4 x i32> %or
 349 }
 350
 351 define <4 x i32> @combine_bitwise_ops_test3b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 352 ; SSE2-LABEL: combine_bitwise_ops_test3b:
 353 ; SSE2:       # BB#0:
 354 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 355 ; SSE2-NEXT:    andps {{.*}}(%rip), %xmm0
 356 ; SSE2-NEXT:    retq
 357 ;
 358 ; SSSE3-LABEL: combine_bitwise_ops_test3b:
 359 ; SSSE3:       # BB#0:
 360 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 361 ; SSSE3-NEXT:    andps {{.*}}(%rip), %xmm0
 362 ; SSSE3-NEXT:    retq
 363 ;
 364 ; SSE41-LABEL: combine_bitwise_ops_test3b:
 365 ; SSE41:       # BB#0:
 366 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 367 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 368 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 369 ; SSE41-NEXT:    retq
 370 ;
 371 ; AVX1-LABEL: combine_bitwise_ops_test3b:
 372 ; AVX1:       # BB#0:
 373 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 374 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 375 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 376 ; AVX1-NEXT:    retq
 377 ;
 378 ; AVX2-LABEL: combine_bitwise_ops_test3b:
 379 ; AVX2:       # BB#0:
 380 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 381 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 382 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 383 ; AVX2-NEXT:    retq
 384   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 385   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 386   %xor = xor <4 x i32> %shuf1, %shuf2
 387   ret <4 x i32> %xor
 388 }
 389
 390 define <4 x i32> @combine_bitwise_ops_test4b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 391 ; SSE2-LABEL: combine_bitwise_ops_test4b:
 392 ; SSE2:       # BB#0:
 393 ; SSE2-NEXT:    andps %xmm1, %xmm0
 394 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 395 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 396 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 397 ; SSE2-NEXT:    retq
 398 ;
 399 ; SSSE3-LABEL: combine_bitwise_ops_test4b:
 400 ; SSSE3:       # BB#0:
 401 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 402 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 403 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 404 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 405 ; SSSE3-NEXT:    retq
 406 ;
 407 ; SSE41-LABEL: combine_bitwise_ops_test4b:
 408 ; SSE41:       # BB#0:
 409 ; SSE41-NEXT:    pand %xmm1, %xmm0
 410 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 411 ; SSE41-NEXT:    retq
 412 ;
 413 ; AVX1-LABEL: combine_bitwise_ops_test4b:
 414 ; AVX1:       # BB#0:
 415 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 416 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 417 ; AVX1-NEXT:    retq
 418 ;
 419 ; AVX2-LABEL: combine_bitwise_ops_test4b:
 420 ; AVX2:       # BB#0:
 421 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 422 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 423 ; AVX2-NEXT:    retq
 424   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 425   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 426   %and = and <4 x i32> %shuf1, %shuf2
 427   ret <4 x i32> %and
 428 }
 429
 430 define <4 x i32> @combine_bitwise_ops_test5b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 431 ; SSE2-LABEL: combine_bitwise_ops_test5b:
 432 ; SSE2:       # BB#0:
 433 ; SSE2-NEXT:    orps %xmm1, %xmm0
 434 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 435 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 436 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 437 ; SSE2-NEXT:    retq
 438 ;
 439 ; SSSE3-LABEL: combine_bitwise_ops_test5b:
 440 ; SSSE3:       # BB#0:
 441 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 442 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 443 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 444 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 445 ; SSSE3-NEXT:    retq
 446 ;
 447 ; SSE41-LABEL: combine_bitwise_ops_test5b:
 448 ; SSE41:       # BB#0:
 449 ; SSE41-NEXT:    por %xmm1, %xmm0
 450 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 451 ; SSE41-NEXT:    retq
 452 ;
 453 ; AVX1-LABEL: combine_bitwise_ops_test5b:
 454 ; AVX1:       # BB#0:
 455 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 456 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 457 ; AVX1-NEXT:    retq
 458 ;
 459 ; AVX2-LABEL: combine_bitwise_ops_test5b:
 460 ; AVX2:       # BB#0:
 461 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 462 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 463 ; AVX2-NEXT:    retq
 464   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 465   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 466   %or = or <4 x i32> %shuf1, %shuf2
 467   ret <4 x i32> %or
 468 }
 469
 470 define <4 x i32> @combine_bitwise_ops_test6b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 471 ; SSE2-LABEL: combine_bitwise_ops_test6b:
 472 ; SSE2:       # BB#0:
 473 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 474 ; SSE2-NEXT:    andps {{.*}}(%rip), %xmm0
 475 ; SSE2-NEXT:    retq
 476 ;
 477 ; SSSE3-LABEL: combine_bitwise_ops_test6b:
 478 ; SSSE3:       # BB#0:
 479 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 480 ; SSSE3-NEXT:    andps {{.*}}(%rip), %xmm0
 481 ; SSSE3-NEXT:    retq
 482 ;
 483 ; SSE41-LABEL: combine_bitwise_ops_test6b:
 484 ; SSE41:       # BB#0:
 485 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 486 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 487 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 488 ; SSE41-NEXT:    retq
 489 ;
 490 ; AVX1-LABEL: combine_bitwise_ops_test6b:
 491 ; AVX1:       # BB#0:
 492 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 493 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 494 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 495 ; AVX1-NEXT:    retq
 496 ;
 497 ; AVX2-LABEL: combine_bitwise_ops_test6b:
 498 ; AVX2:       # BB#0:
 499 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 500 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 501 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
 502 ; AVX2-NEXT:    retq
 503   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 504   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 505   %xor = xor <4 x i32> %shuf1, %shuf2
 506   ret <4 x i32> %xor
 507 }
 508
 509 define <4 x i32> @combine_bitwise_ops_test1c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 510 ; SSE-LABEL: combine_bitwise_ops_test1c:
 511 ; SSE:       # BB#0:
 512 ; SSE-NEXT:    andps %xmm1, %xmm0
 513 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 514 ; SSE-NEXT:    retq
 515 ;
 516 ; AVX-LABEL: combine_bitwise_ops_test1c:
 517 ; AVX:       # BB#0:
 518 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 519 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 520 ; AVX-NEXT:    retq
 521   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 522   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 523   %and = and <4 x i32> %shuf1, %shuf2
 524   ret <4 x i32> %and
 525 }
 526
 527 define <4 x i32> @combine_bitwise_ops_test2c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 528 ; SSE-LABEL: combine_bitwise_ops_test2c:
 529 ; SSE:       # BB#0:
 530 ; SSE-NEXT:    orps %xmm1, %xmm0
 531 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 532 ; SSE-NEXT:    retq
 533 ;
 534 ; AVX-LABEL: combine_bitwise_ops_test2c:
 535 ; AVX:       # BB#0:
 536 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 537 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 538 ; AVX-NEXT:    retq
 539   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 540   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 541   %or = or <4 x i32> %shuf1, %shuf2
 542   ret <4 x i32> %or
 543 }
 544
 545 define <4 x i32> @combine_bitwise_ops_test3c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 546 ; SSE2-LABEL: combine_bitwise_ops_test3c:
 547 ; SSE2:       # BB#0:
 548 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 549 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 550 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 551 ; SSE2-NEXT:    retq
 552 ;
 553 ; SSSE3-LABEL: combine_bitwise_ops_test3c:
 554 ; SSSE3:       # BB#0:
 555 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 556 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 557 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[1,3]
 558 ; SSSE3-NEXT:    retq
 559 ;
 560 ; SSE41-LABEL: combine_bitwise_ops_test3c:
 561 ; SSE41:       # BB#0:
 562 ; SSE41-NEXT:    xorps %xmm1, %xmm0
 563 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,2],zero,zero
 564 ; SSE41-NEXT:    retq
 565 ;
 566 ; AVX-LABEL: combine_bitwise_ops_test3c:
 567 ; AVX:       # BB#0:
 568 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 569 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,2],zero,zero
 570 ; AVX-NEXT:    retq
 571   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 572   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 573   %xor = xor <4 x i32> %shuf1, %shuf2
 574   ret <4 x i32> %xor
 575 }
 576
 577 define <4 x i32> @combine_bitwise_ops_test4c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 578 ; SSE-LABEL: combine_bitwise_ops_test4c:
 579 ; SSE:       # BB#0:
 580 ; SSE-NEXT:    andps %xmm1, %xmm0
 581 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 582 ; SSE-NEXT:    movaps %xmm2, %xmm0
 583 ; SSE-NEXT:    retq
 584 ;
 585 ; AVX-LABEL: combine_bitwise_ops_test4c:
 586 ; AVX:       # BB#0:
 587 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 588 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 589 ; AVX-NEXT:    retq
 590   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 591   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 592   %and = and <4 x i32> %shuf1, %shuf2
 593   ret <4 x i32> %and
 594 }
 595
 596 define <4 x i32> @combine_bitwise_ops_test5c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 597 ; SSE-LABEL: combine_bitwise_ops_test5c:
 598 ; SSE:       # BB#0:
 599 ; SSE-NEXT:    orps %xmm1, %xmm0
 600 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 601 ; SSE-NEXT:    movaps %xmm2, %xmm0
 602 ; SSE-NEXT:    retq
 603 ;
 604 ; AVX-LABEL: combine_bitwise_ops_test5c:
 605 ; AVX:       # BB#0:
 606 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 607 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 608 ; AVX-NEXT:    retq
 609   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 610   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 611   %or = or <4 x i32> %shuf1, %shuf2
 612   ret <4 x i32> %or
 613 }
 614
 615 define <4 x i32> @combine_bitwise_ops_test6c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 616 ; SSE-LABEL: combine_bitwise_ops_test6c:
 617 ; SSE:       # BB#0:
 618 ; SSE-NEXT:    xorps %xmm1, %xmm0
 619 ; SSE-NEXT:    xorps %xmm1, %xmm1
 620 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
 621 ; SSE-NEXT:    movaps %xmm1, %xmm0
 622 ; SSE-NEXT:    retq
 623 ;
 624 ; AVX-LABEL: combine_bitwise_ops_test6c:
 625 ; AVX:       # BB#0:
 626 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 627 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 628 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[1,3]
 629 ; AVX-NEXT:    retq
 630   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 631   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 632   %xor = xor <4 x i32> %shuf1, %shuf2
 633   ret <4 x i32> %xor
 634 }
 635
 636 define <4 x i32> @combine_nested_undef_test1(<4 x i32> %A, <4 x i32> %B) {
 637 ; SSE-LABEL: combine_nested_undef_test1:
 638 ; SSE:       # BB#0:
 639 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 640 ; SSE-NEXT:    retq
 641 ;
 642 ; AVX-LABEL: combine_nested_undef_test1:
 643 ; AVX:       # BB#0:
 644 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 645 ; AVX-NEXT:    retq
 646   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 647   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 648   ret <4 x i32> %2
 649 }
 650
 651 define <4 x i32> @combine_nested_undef_test2(<4 x i32> %A, <4 x i32> %B) {
 652 ; SSE-LABEL: combine_nested_undef_test2:
 653 ; SSE:       # BB#0:
 654 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 655 ; SSE-NEXT:    retq
 656 ;
 657 ; AVX-LABEL: combine_nested_undef_test2:
 658 ; AVX:       # BB#0:
 659 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 660 ; AVX-NEXT:    retq
 661   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
 662   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 663   ret <4 x i32> %2
 664 }
 665
 666 define <4 x i32> @combine_nested_undef_test3(<4 x i32> %A, <4 x i32> %B) {
 667 ; SSE-LABEL: combine_nested_undef_test3:
 668 ; SSE:       # BB#0:
 669 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 670 ; SSE-NEXT:    retq
 671 ;
 672 ; AVX-LABEL: combine_nested_undef_test3:
 673 ; AVX:       # BB#0:
 674 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 675 ; AVX-NEXT:    retq
 676   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 3>
 677   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 678   ret <4 x i32> %2
 679 }
 680
 681 define <4 x i32> @combine_nested_undef_test4(<4 x i32> %A, <4 x i32> %B) {
 682 ; SSE-LABEL: combine_nested_undef_test4:
 683 ; SSE:       # BB#0:
 684 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 685 ; SSE-NEXT:    retq
 686 ;
 687 ; AVX1-LABEL: combine_nested_undef_test4:
 688 ; AVX1:       # BB#0:
 689 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 690 ; AVX1-NEXT:    retq
 691 ;
 692 ; AVX2-LABEL: combine_nested_undef_test4:
 693 ; AVX2:       # BB#0:
 694 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 695 ; AVX2-NEXT:    retq
 696   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 7, i32 1>
 697   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 4, i32 0, i32 3>
 698   ret <4 x i32> %2
 699 }
 700
 701 define <4 x i32> @combine_nested_undef_test5(<4 x i32> %A, <4 x i32> %B) {
 702 ; SSE-LABEL: combine_nested_undef_test5:
 703 ; SSE:       # BB#0:
 704 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 705 ; SSE-NEXT:    retq
 706 ;
 707 ; AVX-LABEL: combine_nested_undef_test5:
 708 ; AVX:       # BB#0:
 709 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 710 ; AVX-NEXT:    retq
 711   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 5, i32 5, i32 2, i32 3>
 712   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 4, i32 3>
 713   ret <4 x i32> %2
 714 }
 715
 716 define <4 x i32> @combine_nested_undef_test6(<4 x i32> %A, <4 x i32> %B) {
 717 ; SSE-LABEL: combine_nested_undef_test6:
 718 ; SSE:       # BB#0:
 719 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 720 ; SSE-NEXT:    retq
 721 ;
 722 ; AVX-LABEL: combine_nested_undef_test6:
 723 ; AVX:       # BB#0:
 724 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 725 ; AVX-NEXT:    retq
 726   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 727   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 4>
 728   ret <4 x i32> %2
 729 }
 730
 731 define <4 x i32> @combine_nested_undef_test7(<4 x i32> %A, <4 x i32> %B) {
 732 ; SSE-LABEL: combine_nested_undef_test7:
 733 ; SSE:       # BB#0:
 734 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 735 ; SSE-NEXT:    retq
 736 ;
 737 ; AVX-LABEL: combine_nested_undef_test7:
 738 ; AVX:       # BB#0:
 739 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 740 ; AVX-NEXT:    retq
 741   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 742   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
 743   ret <4 x i32> %2
 744 }
 745
 746 define <4 x i32> @combine_nested_undef_test8(<4 x i32> %A, <4 x i32> %B) {
 747 ; SSE-LABEL: combine_nested_undef_test8:
 748 ; SSE:       # BB#0:
 749 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 750 ; SSE-NEXT:    retq
 751 ;
 752 ; AVX-LABEL: combine_nested_undef_test8:
 753 ; AVX:       # BB#0:
 754 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 755 ; AVX-NEXT:    retq
 756   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
 757   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 3, i32 4>
 758   ret <4 x i32> %2
 759 }
 760
 761 define <4 x i32> @combine_nested_undef_test9(<4 x i32> %A, <4 x i32> %B) {
 762 ; SSE-LABEL: combine_nested_undef_test9:
 763 ; SSE:       # BB#0:
 764 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 765 ; SSE-NEXT:    retq
 766 ;
 767 ; AVX-LABEL: combine_nested_undef_test9:
 768 ; AVX:       # BB#0:
 769 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 770 ; AVX-NEXT:    retq
 771   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 3, i32 2, i32 5>
 772   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 4, i32 2>
 773   ret <4 x i32> %2
 774 }
 775
 776 define <4 x i32> @combine_nested_undef_test10(<4 x i32> %A, <4 x i32> %B) {
 777 ; SSE-LABEL: combine_nested_undef_test10:
 778 ; SSE:       # BB#0:
 779 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 780 ; SSE-NEXT:    retq
 781 ;
 782 ; AVX-LABEL: combine_nested_undef_test10:
 783 ; AVX:       # BB#0:
 784 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 785 ; AVX-NEXT:    retq
 786   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 1, i32 5, i32 5>
 787   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 4>
 788   ret <4 x i32> %2
 789 }
 790
 791 define <4 x i32> @combine_nested_undef_test11(<4 x i32> %A, <4 x i32> %B) {
 792 ; SSE-LABEL: combine_nested_undef_test11:
 793 ; SSE:       # BB#0:
 794 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 795 ; SSE-NEXT:    retq
 796 ;
 797 ; AVX-LABEL: combine_nested_undef_test11:
 798 ; AVX:       # BB#0:
 799 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 800 ; AVX-NEXT:    retq
 801   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 2, i32 5, i32 4>
 802   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 0>
 803   ret <4 x i32> %2
 804 }
 805
 806 define <4 x i32> @combine_nested_undef_test12(<4 x i32> %A, <4 x i32> %B) {
 807 ; SSE-LABEL: combine_nested_undef_test12:
 808 ; SSE:       # BB#0:
 809 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 810 ; SSE-NEXT:    retq
 811 ;
 812 ; AVX1-LABEL: combine_nested_undef_test12:
 813 ; AVX1:       # BB#0:
 814 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 815 ; AVX1-NEXT:    retq
 816 ;
 817 ; AVX2-LABEL: combine_nested_undef_test12:
 818 ; AVX2:       # BB#0:
 819 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 820 ; AVX2-NEXT:    retq
 821   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 0, i32 2, i32 4>
 822   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 0, i32 4>
 823   ret <4 x i32> %2
 824 }
 825
 826 ; The following pair of shuffles is folded into vector %A.
 827 define <4 x i32> @combine_nested_undef_test13(<4 x i32> %A, <4 x i32> %B) {
 828 ; ALL-LABEL: combine_nested_undef_test13:
 829 ; ALL:       # BB#0:
 830 ; ALL-NEXT:    retq
 831   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 4, i32 2, i32 6>
 832   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 0, i32 2, i32 4>
 833   ret <4 x i32> %2
 834 }
 835
 836 ; The following pair of shuffles is folded into vector %B.
 837 define <4 x i32> @combine_nested_undef_test14(<4 x i32> %A, <4 x i32> %B) {
 838 ; SSE-LABEL: combine_nested_undef_test14:
 839 ; SSE:       # BB#0:
 840 ; SSE-NEXT:    movaps %xmm1, %xmm0
 841 ; SSE-NEXT:    retq
 842 ;
 843 ; AVX-LABEL: combine_nested_undef_test14:
 844 ; AVX:       # BB#0:
 845 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
 846 ; AVX-NEXT:    retq
 847   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 848   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 4, i32 1, i32 4>
 849   ret <4 x i32> %2
 850 }
 851
 852
 853 ; Verify that we don't optimize the following cases. We expect more than one shuffle.
 854 ;
 855 ; FIXME: Many of these already don't make sense, and the rest should stop
 856 ; making sense with th enew vector shuffle lowering. Revisit at least testing for
 857 ; it.
 858
 859 define <4 x i32> @combine_nested_undef_test15(<4 x i32> %A, <4 x i32> %B) {
 860 ; SSE-LABEL: combine_nested_undef_test15:
 861 ; SSE:       # BB#0:
 862 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
 863 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[0,1]
 864 ; SSE-NEXT:    movaps %xmm1, %xmm0
 865 ; SSE-NEXT:    retq
 866 ;
 867 ; AVX-LABEL: combine_nested_undef_test15:
 868 ; AVX:       # BB#0:
 869 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
 870 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[2,0],xmm0[0,1]
 871 ; AVX-NEXT:    retq
 872   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 873   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 874   ret <4 x i32> %2
 875 }
 876
 877 define <4 x i32> @combine_nested_undef_test16(<4 x i32> %A, <4 x i32> %B) {
 878 ; SSE-LABEL: combine_nested_undef_test16:
 879 ; SSE:       # BB#0:
 880 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[1,3]
 881 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 882 ; SSE-NEXT:    retq
 883 ;
 884 ; AVX-LABEL: combine_nested_undef_test16:
 885 ; AVX:       # BB#0:
 886 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[1,3]
 887 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 888 ; AVX-NEXT:    retq
 889   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 890   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 891   ret <4 x i32> %2
 892 }
 893
 894 define <4 x i32> @combine_nested_undef_test17(<4 x i32> %A, <4 x i32> %B) {
 895 ; SSE-LABEL: combine_nested_undef_test17:
 896 ; SSE:       # BB#0:
 897 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 898 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,1],xmm1[0,2]
 899 ; SSE-NEXT:    retq
 900 ;
 901 ; AVX-LABEL: combine_nested_undef_test17:
 902 ; AVX:       # BB#0:
 903 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 904 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[3,1],xmm1[0,2]
 905 ; AVX-NEXT:    retq
 906   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 907   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 908   ret <4 x i32> %2
 909 }
 910
 911 define <4 x i32> @combine_nested_undef_test18(<4 x i32> %A, <4 x i32> %B) {
 912 ; SSE-LABEL: combine_nested_undef_test18:
 913 ; SSE:       # BB#0:
 914 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 915 ; SSE-NEXT:    retq
 916 ;
 917 ; AVX-LABEL: combine_nested_undef_test18:
 918 ; AVX:       # BB#0:
 919 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 920 ; AVX-NEXT:    retq
 921   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
 922   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 0, i32 3>
 923   ret <4 x i32> %2
 924 }
 925
 926 define <4 x i32> @combine_nested_undef_test19(<4 x i32> %A, <4 x i32> %B) {
 927 ; SSE-LABEL: combine_nested_undef_test19:
 928 ; SSE:       # BB#0:
 929 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
 930 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[0,0]
 931 ; SSE-NEXT:    movaps %xmm1, %xmm0
 932 ; SSE-NEXT:    retq
 933 ;
 934 ; AVX-LABEL: combine_nested_undef_test19:
 935 ; AVX:       # BB#0:
 936 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
 937 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,2],xmm0[0,0]
 938 ; AVX-NEXT:    retq
 939   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 5, i32 6>
 940   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 0, i32 0, i32 0>
 941   ret <4 x i32> %2
 942 }
 943
 944 define <4 x i32> @combine_nested_undef_test20(<4 x i32> %A, <4 x i32> %B) {
 945 ; SSE-LABEL: combine_nested_undef_test20:
 946 ; SSE:       # BB#0:
 947 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,3]
 948 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,3,1]
 949 ; SSE-NEXT:    movaps %xmm1, %xmm0
 950 ; SSE-NEXT:    retq
 951 ;
 952 ; AVX-LABEL: combine_nested_undef_test20:
 953 ; AVX:       # BB#0:
 954 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,0],xmm0[2,3]
 955 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2,3,1]
 956 ; AVX-NEXT:    retq
 957   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 3, i32 2, i32 4, i32 4>
 958   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 959   ret <4 x i32> %2
 960 }
 961
 962 define <4 x i32> @combine_nested_undef_test21(<4 x i32> %A, <4 x i32> %B) {
 963 ; SSE-LABEL: combine_nested_undef_test21:
 964 ; SSE:       # BB#0:
 965 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,1]
 966 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
 967 ; SSE-NEXT:    movaps %xmm1, %xmm0
 968 ; SSE-NEXT:    retq
 969 ;
 970 ; AVX-LABEL: combine_nested_undef_test21:
 971 ; AVX:       # BB#0:
 972 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,0],xmm0[1,1]
 973 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 974 ; AVX-NEXT:    retq
 975   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 976   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
 977   ret <4 x i32> %2
 978 }
 979
 980
 981 ; Test that we correctly combine shuffles according to rule
 982 ;  shuffle(shuffle(x, y), undef) -> shuffle(y, undef)
 983
 984 define <4 x i32> @combine_nested_undef_test22(<4 x i32> %A, <4 x i32> %B) {
 985 ; SSE-LABEL: combine_nested_undef_test22:
 986 ; SSE:       # BB#0:
 987 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
 988 ; SSE-NEXT:    retq
 989 ;
 990 ; AVX-LABEL: combine_nested_undef_test22:
 991 ; AVX:       # BB#0:
 992 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
 993 ; AVX-NEXT:    retq
 994   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
 995   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 3>
 996   ret <4 x i32> %2
 997 }
 998
 999 define <4 x i32> @combine_nested_undef_test23(<4 x i32> %A, <4 x i32> %B) {
1000 ; SSE-LABEL: combine_nested_undef_test23:
1001 ; SSE:       # BB#0:
1002 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1003 ; SSE-NEXT:    retq
1004 ;
1005 ; AVX-LABEL: combine_nested_undef_test23:
1006 ; AVX:       # BB#0:
1007 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1008 ; AVX-NEXT:    retq
1009   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1010   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1011   ret <4 x i32> %2
1012 }
1013
1014 define <4 x i32> @combine_nested_undef_test24(<4 x i32> %A, <4 x i32> %B) {
1015 ; SSE-LABEL: combine_nested_undef_test24:
1016 ; SSE:       # BB#0:
1017 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1018 ; SSE-NEXT:    retq
1019 ;
1020 ; AVX-LABEL: combine_nested_undef_test24:
1021 ; AVX:       # BB#0:
1022 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1023 ; AVX-NEXT:    retq
1024   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1025   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 3, i32 2, i32 4>
1026   ret <4 x i32> %2
1027 }
1028
1029 define <4 x i32> @combine_nested_undef_test25(<4 x i32> %A, <4 x i32> %B) {
1030 ; SSE-LABEL: combine_nested_undef_test25:
1031 ; SSE:       # BB#0:
1032 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1033 ; SSE-NEXT:    retq
1034 ;
1035 ; AVX1-LABEL: combine_nested_undef_test25:
1036 ; AVX1:       # BB#0:
1037 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1038 ; AVX1-NEXT:    retq
1039 ;
1040 ; AVX2-LABEL: combine_nested_undef_test25:
1041 ; AVX2:       # BB#0:
1042 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1043 ; AVX2-NEXT:    retq
1044   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 5, i32 2, i32 4>
1045   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 1, i32 3, i32 1>
1046   ret <4 x i32> %2
1047 }
1048
1049 define <4 x i32> @combine_nested_undef_test26(<4 x i32> %A, <4 x i32> %B) {
1050 ; SSE-LABEL: combine_nested_undef_test26:
1051 ; SSE:       # BB#0:
1052 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1053 ; SSE-NEXT:    retq
1054 ;
1055 ; AVX-LABEL: combine_nested_undef_test26:
1056 ; AVX:       # BB#0:
1057 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1058 ; AVX-NEXT:    retq
1059   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 6, i32 7>
1060   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 2, i32 3>
1061   ret <4 x i32> %2
1062 }
1063
1064 define <4 x i32> @combine_nested_undef_test27(<4 x i32> %A, <4 x i32> %B) {
1065 ; SSE-LABEL: combine_nested_undef_test27:
1066 ; SSE:       # BB#0:
1067 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1068 ; SSE-NEXT:    retq
1069 ;
1070 ; AVX1-LABEL: combine_nested_undef_test27:
1071 ; AVX1:       # BB#0:
1072 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1073 ; AVX1-NEXT:    retq
1074 ;
1075 ; AVX2-LABEL: combine_nested_undef_test27:
1076 ; AVX2:       # BB#0:
1077 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1078 ; AVX2-NEXT:    retq
1079   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 2, i32 1, i32 5, i32 4>
1080   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 2, i32 3, i32 2>
1081   ret <4 x i32> %2
1082 }
1083
1084 define <4 x i32> @combine_nested_undef_test28(<4 x i32> %A, <4 x i32> %B) {
1085 ; SSE-LABEL: combine_nested_undef_test28:
1086 ; SSE:       # BB#0:
1087 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1088 ; SSE-NEXT:    retq
1089 ;
1090 ; AVX-LABEL: combine_nested_undef_test28:
1091 ; AVX:       # BB#0:
1092 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1093 ; AVX-NEXT:    retq
1094   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
1095   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 3, i32 2>
1096   ret <4 x i32> %2
1097 }
1098
1099 define <4 x float> @combine_test1(<4 x float> %a, <4 x float> %b) {
1100 ; SSE-LABEL: combine_test1:
1101 ; SSE:       # BB#0:
1102 ; SSE-NEXT:    movaps %xmm1, %xmm0
1103 ; SSE-NEXT:    retq
1104 ;
1105 ; AVX-LABEL: combine_test1:
1106 ; AVX:       # BB#0:
1107 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1108 ; AVX-NEXT:    retq
1109   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1110   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1111   ret <4 x float> %2
1112 }
1113
1114 define <4 x float> @combine_test2(<4 x float> %a, <4 x float> %b) {
1115 ; SSE2-LABEL: combine_test2:
1116 ; SSE2:       # BB#0:
1117 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1118 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1119 ; SSE2-NEXT:    retq
1120 ;
1121 ; SSSE3-LABEL: combine_test2:
1122 ; SSSE3:       # BB#0:
1123 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1124 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1125 ; SSSE3-NEXT:    retq
1126 ;
1127 ; SSE41-LABEL: combine_test2:
1128 ; SSE41:       # BB#0:
1129 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1130 ; SSE41-NEXT:    retq
1131 ;
1132 ; AVX-LABEL: combine_test2:
1133 ; AVX:       # BB#0:
1134 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1135 ; AVX-NEXT:    retq
1136   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1137   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1138   ret <4 x float> %2
1139 }
1140
1141 define <4 x float> @combine_test3(<4 x float> %a, <4 x float> %b) {
1142 ; SSE-LABEL: combine_test3:
1143 ; SSE:       # BB#0:
1144 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1145 ; SSE-NEXT:    retq
1146 ;
1147 ; AVX-LABEL: combine_test3:
1148 ; AVX:       # BB#0:
1149 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1150 ; AVX-NEXT:    retq
1151   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1152   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1153   ret <4 x float> %2
1154 }
1155
1156 define <4 x float> @combine_test4(<4 x float> %a, <4 x float> %b) {
1157 ; SSE-LABEL: combine_test4:
1158 ; SSE:       # BB#0:
1159 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1160 ; SSE-NEXT:    movapd %xmm1, %xmm0
1161 ; SSE-NEXT:    retq
1162 ;
1163 ; AVX-LABEL: combine_test4:
1164 ; AVX:       # BB#0:
1165 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1166 ; AVX-NEXT:    retq
1167   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1168   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1169   ret <4 x float> %2
1170 }
1171
1172 define <4 x float> @combine_test5(<4 x float> %a, <4 x float> %b) {
1173 ; SSE2-LABEL: combine_test5:
1174 ; SSE2:       # BB#0:
1175 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1176 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1177 ; SSE2-NEXT:    retq
1178 ;
1179 ; SSSE3-LABEL: combine_test5:
1180 ; SSSE3:       # BB#0:
1181 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1182 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1183 ; SSSE3-NEXT:    retq
1184 ;
1185 ; SSE41-LABEL: combine_test5:
1186 ; SSE41:       # BB#0:
1187 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1188 ; SSE41-NEXT:    retq
1189 ;
1190 ; AVX-LABEL: combine_test5:
1191 ; AVX:       # BB#0:
1192 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1193 ; AVX-NEXT:    retq
1194   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1195   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1196   ret <4 x float> %2
1197 }
1198
1199 define <4 x i32> @combine_test6(<4 x i32> %a, <4 x i32> %b) {
1200 ; SSE-LABEL: combine_test6:
1201 ; SSE:       # BB#0:
1202 ; SSE-NEXT:    movaps %xmm1, %xmm0
1203 ; SSE-NEXT:    retq
1204 ;
1205 ; AVX-LABEL: combine_test6:
1206 ; AVX:       # BB#0:
1207 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1208 ; AVX-NEXT:    retq
1209   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1210   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1211   ret <4 x i32> %2
1212 }
1213
1214 define <4 x i32> @combine_test7(<4 x i32> %a, <4 x i32> %b) {
1215 ; SSE2-LABEL: combine_test7:
1216 ; SSE2:       # BB#0:
1217 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1218 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1219 ; SSE2-NEXT:    retq
1220 ;
1221 ; SSSE3-LABEL: combine_test7:
1222 ; SSSE3:       # BB#0:
1223 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1224 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1225 ; SSSE3-NEXT:    retq
1226 ;
1227 ; SSE41-LABEL: combine_test7:
1228 ; SSE41:       # BB#0:
1229 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1230 ; SSE41-NEXT:    retq
1231 ;
1232 ; AVX1-LABEL: combine_test7:
1233 ; AVX1:       # BB#0:
1234 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1235 ; AVX1-NEXT:    retq
1236 ;
1237 ; AVX2-LABEL: combine_test7:
1238 ; AVX2:       # BB#0:
1239 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1240 ; AVX2-NEXT:    retq
1241   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1242   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1243   ret <4 x i32> %2
1244 }
1245
1246 define <4 x i32> @combine_test8(<4 x i32> %a, <4 x i32> %b) {
1247 ; SSE-LABEL: combine_test8:
1248 ; SSE:       # BB#0:
1249 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1250 ; SSE-NEXT:    retq
1251 ;
1252 ; AVX-LABEL: combine_test8:
1253 ; AVX:       # BB#0:
1254 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1255 ; AVX-NEXT:    retq
1256   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1257   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1258   ret <4 x i32> %2
1259 }
1260
1261 define <4 x i32> @combine_test9(<4 x i32> %a, <4 x i32> %b) {
1262 ; SSE-LABEL: combine_test9:
1263 ; SSE:       # BB#0:
1264 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1265 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1266 ; SSE-NEXT:    retq
1267 ;
1268 ; AVX-LABEL: combine_test9:
1269 ; AVX:       # BB#0:
1270 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1271 ; AVX-NEXT:    retq
1272   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1273   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1274   ret <4 x i32> %2
1275 }
1276
1277 define <4 x i32> @combine_test10(<4 x i32> %a, <4 x i32> %b) {
1278 ; SSE2-LABEL: combine_test10:
1279 ; SSE2:       # BB#0:
1280 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1281 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1282 ; SSE2-NEXT:    retq
1283 ;
1284 ; SSSE3-LABEL: combine_test10:
1285 ; SSSE3:       # BB#0:
1286 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1287 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1288 ; SSSE3-NEXT:    retq
1289 ;
1290 ; SSE41-LABEL: combine_test10:
1291 ; SSE41:       # BB#0:
1292 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1293 ; SSE41-NEXT:    retq
1294 ;
1295 ; AVX1-LABEL: combine_test10:
1296 ; AVX1:       # BB#0:
1297 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1298 ; AVX1-NEXT:    retq
1299 ;
1300 ; AVX2-LABEL: combine_test10:
1301 ; AVX2:       # BB#0:
1302 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1303 ; AVX2-NEXT:    retq
1304   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1305   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1306   ret <4 x i32> %2
1307 }
1308
1309 define <4 x float> @combine_test11(<4 x float> %a, <4 x float> %b) {
1310 ; ALL-LABEL: combine_test11:
1311 ; ALL:       # BB#0:
1312 ; ALL-NEXT:    retq
1313   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1314   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1315   ret <4 x float> %2
1316 }
1317
1318 define <4 x float> @combine_test12(<4 x float> %a, <4 x float> %b) {
1319 ; SSE2-LABEL: combine_test12:
1320 ; SSE2:       # BB#0:
1321 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1322 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1323 ; SSE2-NEXT:    retq
1324 ;
1325 ; SSSE3-LABEL: combine_test12:
1326 ; SSSE3:       # BB#0:
1327 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1328 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1329 ; SSSE3-NEXT:    retq
1330 ;
1331 ; SSE41-LABEL: combine_test12:
1332 ; SSE41:       # BB#0:
1333 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1334 ; SSE41-NEXT:    retq
1335 ;
1336 ; AVX-LABEL: combine_test12:
1337 ; AVX:       # BB#0:
1338 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1339 ; AVX-NEXT:    retq
1340   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1341   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1342   ret <4 x float> %2
1343 }
1344
1345 define <4 x float> @combine_test13(<4 x float> %a, <4 x float> %b) {
1346 ; SSE-LABEL: combine_test13:
1347 ; SSE:       # BB#0:
1348 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1349 ; SSE-NEXT:    retq
1350 ;
1351 ; AVX-LABEL: combine_test13:
1352 ; AVX:       # BB#0:
1353 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1354 ; AVX-NEXT:    retq
1355   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1356   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1357   ret <4 x float> %2
1358 }
1359
1360 define <4 x float> @combine_test14(<4 x float> %a, <4 x float> %b) {
1361 ; SSE-LABEL: combine_test14:
1362 ; SSE:       # BB#0:
1363 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1364 ; SSE-NEXT:    retq
1365 ;
1366 ; AVX-LABEL: combine_test14:
1367 ; AVX:       # BB#0:
1368 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1369 ; AVX-NEXT:    retq
1370   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1371   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1372   ret <4 x float> %2
1373 }
1374
1375 define <4 x float> @combine_test15(<4 x float> %a, <4 x float> %b) {
1376 ; SSE2-LABEL: combine_test15:
1377 ; SSE2:       # BB#0:
1378 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1379 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1380 ; SSE2-NEXT:    retq
1381 ;
1382 ; SSSE3-LABEL: combine_test15:
1383 ; SSSE3:       # BB#0:
1384 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1385 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1386 ; SSSE3-NEXT:    retq
1387 ;
1388 ; SSE41-LABEL: combine_test15:
1389 ; SSE41:       # BB#0:
1390 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1391 ; SSE41-NEXT:    retq
1392 ;
1393 ; AVX-LABEL: combine_test15:
1394 ; AVX:       # BB#0:
1395 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1396 ; AVX-NEXT:    retq
1397   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1398   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1399   ret <4 x float> %2
1400 }
1401
1402 define <4 x i32> @combine_test16(<4 x i32> %a, <4 x i32> %b) {
1403 ; ALL-LABEL: combine_test16:
1404 ; ALL:       # BB#0:
1405 ; ALL-NEXT:    retq
1406   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1407   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1408   ret <4 x i32> %2
1409 }
1410
1411 define <4 x i32> @combine_test17(<4 x i32> %a, <4 x i32> %b) {
1412 ; SSE2-LABEL: combine_test17:
1413 ; SSE2:       # BB#0:
1414 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1415 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1416 ; SSE2-NEXT:    retq
1417 ;
1418 ; SSSE3-LABEL: combine_test17:
1419 ; SSSE3:       # BB#0:
1420 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1421 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1422 ; SSSE3-NEXT:    retq
1423 ;
1424 ; SSE41-LABEL: combine_test17:
1425 ; SSE41:       # BB#0:
1426 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1427 ; SSE41-NEXT:    retq
1428 ;
1429 ; AVX1-LABEL: combine_test17:
1430 ; AVX1:       # BB#0:
1431 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1432 ; AVX1-NEXT:    retq
1433 ;
1434 ; AVX2-LABEL: combine_test17:
1435 ; AVX2:       # BB#0:
1436 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1437 ; AVX2-NEXT:    retq
1438   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1439   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1440   ret <4 x i32> %2
1441 }
1442
1443 define <4 x i32> @combine_test18(<4 x i32> %a, <4 x i32> %b) {
1444 ; SSE-LABEL: combine_test18:
1445 ; SSE:       # BB#0:
1446 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1447 ; SSE-NEXT:    retq
1448 ;
1449 ; AVX-LABEL: combine_test18:
1450 ; AVX:       # BB#0:
1451 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1452 ; AVX-NEXT:    retq
1453   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1454   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1455   ret <4 x i32> %2
1456 }
1457
1458 define <4 x i32> @combine_test19(<4 x i32> %a, <4 x i32> %b) {
1459 ; SSE-LABEL: combine_test19:
1460 ; SSE:       # BB#0:
1461 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1462 ; SSE-NEXT:    retq
1463 ;
1464 ; AVX-LABEL: combine_test19:
1465 ; AVX:       # BB#0:
1466 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1467 ; AVX-NEXT:    retq
1468   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1469   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1470   ret <4 x i32> %2
1471 }
1472
1473 define <4 x i32> @combine_test20(<4 x i32> %a, <4 x i32> %b) {
1474 ; SSE2-LABEL: combine_test20:
1475 ; SSE2:       # BB#0:
1476 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1477 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1478 ; SSE2-NEXT:    retq
1479 ;
1480 ; SSSE3-LABEL: combine_test20:
1481 ; SSSE3:       # BB#0:
1482 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1483 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1484 ; SSSE3-NEXT:    retq
1485 ;
1486 ; SSE41-LABEL: combine_test20:
1487 ; SSE41:       # BB#0:
1488 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1489 ; SSE41-NEXT:    retq
1490 ;
1491 ; AVX1-LABEL: combine_test20:
1492 ; AVX1:       # BB#0:
1493 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1494 ; AVX1-NEXT:    retq
1495 ;
1496 ; AVX2-LABEL: combine_test20:
1497 ; AVX2:       # BB#0:
1498 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1499 ; AVX2-NEXT:    retq
1500   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1501   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1502   ret <4 x i32> %2
1503 }
1504
1505 define <4 x i32> @combine_test21(<8 x i32> %a, <4 x i32>* %ptr) {
1506 ; SSE-LABEL: combine_test21:
1507 ; SSE:       # BB#0:
1508 ; SSE-NEXT:    movdqa %xmm0, %xmm2
1509 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm2 = xmm2[0],xmm1[0]
1510 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1511 ; SSE-NEXT:    movdqa %xmm2, (%rdi)
1512 ; SSE-NEXT:    retq
1513 ;
1514 ; AVX1-LABEL: combine_test21:
1515 ; AVX1:       # BB#0:
1516 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
1517 ; AVX1-NEXT:    vpunpcklqdq {{.*#+}} xmm2 = xmm0[0],xmm1[0]
1518 ; AVX1-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1519 ; AVX1-NEXT:    vmovdqa %xmm2, (%rdi)
1520 ; AVX1-NEXT:    vzeroupper
1521 ; AVX1-NEXT:    retq
1522 ;
1523 ; AVX2-LABEL: combine_test21:
1524 ; AVX2:       # BB#0:
1525 ; AVX2-NEXT:    vextracti128 $1, %ymm0, %xmm1
1526 ; AVX2-NEXT:    vpunpcklqdq {{.*#+}} xmm2 = xmm0[0],xmm1[0]
1527 ; AVX2-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1528 ; AVX2-NEXT:    vmovdqa %xmm2, (%rdi)
1529 ; AVX2-NEXT:    vzeroupper
1530 ; AVX2-NEXT:    retq
1531   %1 = shufflevector <8 x i32> %a, <8 x i32> %a, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1532   %2 = shufflevector <8 x i32> %a, <8 x i32> %a, <4 x i32> <i32 2, i32 3, i32 6, i32 7>
1533   store <4 x i32> %1, <4 x i32>* %ptr, align 16
1534   ret <4 x i32> %2
1535 }
1536
1537 define <8 x float> @combine_test22(<2 x float>* %a, <2 x float>* %b) {
1538 ; SSE-LABEL: combine_test22:
1539 ; SSE:       # BB#0:
1540 ; SSE-NEXT:    movq {{.*#+}} xmm0 = mem[0],zero
1541 ; SSE-NEXT:    movhpd (%rsi), %xmm0
1542 ; SSE-NEXT:    retq
1543 ;
1544 ; AVX-LABEL: combine_test22:
1545 ; AVX:       # BB#0:
1546 ; AVX-NEXT:    vmovq {{.*#+}} xmm0 = mem[0],zero
1547 ; AVX-NEXT:    vmovhpd (%rsi), %xmm0, %xmm0
1548 ; AVX-NEXT:    retq
1549 ; Current AVX2 lowering of this is still awful, not adding a test case.
1550   %1 = load <2 x float>* %a, align 8
1551   %2 = load <2 x float>* %b, align 8
1552   %3 = shufflevector <2 x float> %1, <2 x float> %2, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef>
1553   ret <8 x float> %3
1554 }
1555
1556 ; Check some negative cases.
1557 ; FIXME: Do any of these really make sense? Are they redundant with the above tests?
1558
1559 define <4 x float> @combine_test1b(<4 x float> %a, <4 x float> %b) {
1560 ; SSE-LABEL: combine_test1b:
1561 ; SSE:       # BB#0:
1562 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1,2,0]
1563 ; SSE-NEXT:    movaps %xmm1, %xmm0
1564 ; SSE-NEXT:    retq
1565 ;
1566 ; AVX-LABEL: combine_test1b:
1567 ; AVX:       # BB#0:
1568 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[0,1,2,0]
1569 ; AVX-NEXT:    retq
1570   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1571   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 0>
1572   ret <4 x float> %2
1573 }
1574
1575 define <4 x float> @combine_test2b(<4 x float> %a, <4 x float> %b) {
1576 ; SSE2-LABEL: combine_test2b:
1577 ; SSE2:       # BB#0:
1578 ; SSE2-NEXT:    movlhps {{.*#+}} xmm1 = xmm1[0,0]
1579 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1580 ; SSE2-NEXT:    retq
1581 ;
1582 ; SSSE3-LABEL: combine_test2b:
1583 ; SSSE3:       # BB#0:
1584 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm1[0,0]
1585 ; SSSE3-NEXT:    retq
1586 ;
1587 ; SSE41-LABEL: combine_test2b:
1588 ; SSE41:       # BB#0:
1589 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm1[0,0]
1590 ; SSE41-NEXT:    retq
1591 ;
1592 ; AVX-LABEL: combine_test2b:
1593 ; AVX:       # BB#0:
1594 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm1[0,0]
1595 ; AVX-NEXT:    retq
1596   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1597   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 0, i32 5>
1598   ret <4 x float> %2
1599 }
1600
1601 define <4 x float> @combine_test3b(<4 x float> %a, <4 x float> %b) {
1602 ; SSE-LABEL: combine_test3b:
1603 ; SSE:       # BB#0:
1604 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[3,0]
1605 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[2,3]
1606 ; SSE-NEXT:    retq
1607 ;
1608 ; AVX-LABEL: combine_test3b:
1609 ; AVX:       # BB#0:
1610 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[3,0]
1611 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[2,3]
1612 ; AVX-NEXT:    retq
1613   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 0, i32 6, i32 3>
1614   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 7, i32 2, i32 7>
1615   ret <4 x float> %2
1616 }
1617
1618 define <4 x float> @combine_test4b(<4 x float> %a, <4 x float> %b) {
1619 ; SSE-LABEL: combine_test4b:
1620 ; SSE:       # BB#0:
1621 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1,2,3]
1622 ; SSE-NEXT:    movaps %xmm1, %xmm0
1623 ; SSE-NEXT:    retq
1624 ;
1625 ; AVX-LABEL: combine_test4b:
1626 ; AVX:       # BB#0:
1627 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[1,1,2,3]
1628 ; AVX-NEXT:    retq
1629   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1630   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 5, i32 5, i32 2, i32 7>
1631   ret <4 x float> %2
1632 }
1633
1634
1635 ; Verify that we correctly fold shuffles even when we use illegal vector types.
1636
1637 define <4 x i8> @combine_test1c(<4 x i8>* %a, <4 x i8>* %b) {
1638 ; SSE2-LABEL: combine_test1c:
1639 ; SSE2:       # BB#0:
1640 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1641 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1642 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1643 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1644 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1645 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1646 ; SSE2-NEXT:    movss {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1647 ; SSE2-NEXT:    retq
1648 ;
1649 ; SSSE3-LABEL: combine_test1c:
1650 ; SSSE3:       # BB#0:
1651 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1652 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1653 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1654 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1655 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1656 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1657 ; SSSE3-NEXT:    movss {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1658 ; SSSE3-NEXT:    retq
1659 ;
1660 ; SSE41-LABEL: combine_test1c:
1661 ; SSE41:       # BB#0:
1662 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1663 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1664 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3,4,5,6,7]
1665 ; SSE41-NEXT:    retq
1666 ;
1667 ; AVX1-LABEL: combine_test1c:
1668 ; AVX1:       # BB#0:
1669 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1670 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1671 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1672 ; AVX1-NEXT:    retq
1673 ;
1674 ; AVX2-LABEL: combine_test1c:
1675 ; AVX2:       # BB#0:
1676 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1677 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1678 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1679 ; AVX2-NEXT:    retq
1680   %A = load <4 x i8>* %a
1681   %B = load <4 x i8>* %b
1682   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1683   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1684   ret <4 x i8> %2
1685 }
1686
1687 define <4 x i8> @combine_test2c(<4 x i8>* %a, <4 x i8>* %b) {
1688 ; SSE2-LABEL: combine_test2c:
1689 ; SSE2:       # BB#0:
1690 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1691 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1692 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1693 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1694 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1695 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1696 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1697 ; SSE2-NEXT:    retq
1698 ;
1699 ; SSSE3-LABEL: combine_test2c:
1700 ; SSSE3:       # BB#0:
1701 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1702 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1703 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1704 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1705 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1706 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1707 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1708 ; SSSE3-NEXT:    retq
1709 ;
1710 ; SSE41-LABEL: combine_test2c:
1711 ; SSE41:       # BB#0:
1712 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1713 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1714 ; SSE41-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1715 ; SSE41-NEXT:    retq
1716 ;
1717 ; AVX-LABEL: combine_test2c:
1718 ; AVX:       # BB#0:
1719 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1720 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1721 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1722 ; AVX-NEXT:    retq
1723   %A = load <4 x i8>* %a
1724   %B = load <4 x i8>* %b
1725   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 1, i32 5>
1726   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1727   ret <4 x i8> %2
1728 }
1729
1730 define <4 x i8> @combine_test3c(<4 x i8>* %a, <4 x i8>* %b) {
1731 ; SSE2-LABEL: combine_test3c:
1732 ; SSE2:       # BB#0:
1733 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1734 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1735 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1736 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1737 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1738 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1739 ; SSE2-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1740 ; SSE2-NEXT:    retq
1741 ;
1742 ; SSSE3-LABEL: combine_test3c:
1743 ; SSSE3:       # BB#0:
1744 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1745 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1746 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1747 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1748 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1749 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1750 ; SSSE3-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1751 ; SSSE3-NEXT:    retq
1752 ;
1753 ; SSE41-LABEL: combine_test3c:
1754 ; SSE41:       # BB#0:
1755 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1756 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1757 ; SSE41-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1758 ; SSE41-NEXT:    retq
1759 ;
1760 ; AVX-LABEL: combine_test3c:
1761 ; AVX:       # BB#0:
1762 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1763 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1764 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1765 ; AVX-NEXT:    retq
1766   %A = load <4 x i8>* %a
1767   %B = load <4 x i8>* %b
1768   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1769   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1770   ret <4 x i8> %2
1771 }
1772
1773 define <4 x i8> @combine_test4c(<4 x i8>* %a, <4 x i8>* %b) {
1774 ; SSE2-LABEL: combine_test4c:
1775 ; SSE2:       # BB#0:
1776 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1777 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1778 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1779 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1780 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1781 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1782 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1783 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1784 ; SSE2-NEXT:    retq
1785 ;
1786 ; SSSE3-LABEL: combine_test4c:
1787 ; SSSE3:       # BB#0:
1788 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1789 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1790 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1791 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1792 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1793 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1794 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1795 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1796 ; SSSE3-NEXT:    retq
1797 ;
1798 ; SSE41-LABEL: combine_test4c:
1799 ; SSE41:       # BB#0:
1800 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1801 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1802 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1803 ; SSE41-NEXT:    retq
1804 ;
1805 ; AVX1-LABEL: combine_test4c:
1806 ; AVX1:       # BB#0:
1807 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1808 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1809 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1810 ; AVX1-NEXT:    retq
1811 ;
1812 ; AVX2-LABEL: combine_test4c:
1813 ; AVX2:       # BB#0:
1814 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1815 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1816 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1817 ; AVX2-NEXT:    retq
1818   %A = load <4 x i8>* %a
1819   %B = load <4 x i8>* %b
1820   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1821   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1822   ret <4 x i8> %2
1823 }
1824
1825
1826 ; The following test cases are generated from this C++ code
1827 ;
1828 ;__m128 blend_01(__m128 a, __m128 b)
1829 ;{
1830 ;  __m128 s = a;
1831 ;  s = _mm_blend_ps( s, b, 1<<0 );
1832 ;  s = _mm_blend_ps( s, b, 1<<1 );
1833 ;  return s;
1834 ;}
1835 ;
1836 ;__m128 blend_02(__m128 a, __m128 b)
1837 ;{
1838 ;  __m128 s = a;
1839 ;  s = _mm_blend_ps( s, b, 1<<0 );
1840 ;  s = _mm_blend_ps( s, b, 1<<2 );
1841 ;  return s;
1842 ;}
1843 ;
1844 ;__m128 blend_123(__m128 a, __m128 b)
1845 ;{
1846 ;  __m128 s = a;
1847 ;  s = _mm_blend_ps( s, b, 1<<1 );
1848 ;  s = _mm_blend_ps( s, b, 1<<2 );
1849 ;  s = _mm_blend_ps( s, b, 1<<3 );
1850 ;  return s;
1851 ;}
1852
1853 ; Ideally, we should collapse the following shuffles into a single one.
1854
1855 define <4 x float> @combine_blend_01(<4 x float> %a, <4 x float> %b) {
1856 ; SSE2-LABEL: combine_blend_01:
1857 ; SSE2:       # BB#0:
1858 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1859 ; SSE2-NEXT:    retq
1860 ;
1861 ; SSSE3-LABEL: combine_blend_01:
1862 ; SSSE3:       # BB#0:
1863 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1864 ; SSSE3-NEXT:    retq
1865 ;
1866 ; SSE41-LABEL: combine_blend_01:
1867 ; SSE41:       # BB#0:
1868 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1869 ; SSE41-NEXT:    retq
1870 ;
1871 ; AVX-LABEL: combine_blend_01:
1872 ; AVX:       # BB#0:
1873 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1874 ; AVX-NEXT:    retq
1875   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 undef, i32 2, i32 3>
1876   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1877   ret <4 x float> %shuffle6
1878 }
1879
1880 define <4 x float> @combine_blend_02(<4 x float> %a, <4 x float> %b) {
1881 ; SSE2-LABEL: combine_blend_02:
1882 ; SSE2:       # BB#0:
1883 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
1884 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
1885 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1886 ; SSE2-NEXT:    retq
1887 ;
1888 ; SSSE3-LABEL: combine_blend_02:
1889 ; SSSE3:       # BB#0:
1890 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
1891 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
1892 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1893 ; SSSE3-NEXT:    retq
1894 ;
1895 ; SSE41-LABEL: combine_blend_02:
1896 ; SSE41:       # BB#0:
1897 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1898 ; SSE41-NEXT:    retq
1899 ;
1900 ; AVX-LABEL: combine_blend_02:
1901 ; AVX:       # BB#0:
1902 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1903 ; AVX-NEXT:    retq
1904   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 undef, i32 3>
1905   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1906   ret <4 x float> %shuffle6
1907 }
1908
1909 define <4 x float> @combine_blend_123(<4 x float> %a, <4 x float> %b) {
1910 ; SSE2-LABEL: combine_blend_123:
1911 ; SSE2:       # BB#0:
1912 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1913 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1914 ; SSE2-NEXT:    retq
1915 ;
1916 ; SSSE3-LABEL: combine_blend_123:
1917 ; SSSE3:       # BB#0:
1918 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1919 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1920 ; SSSE3-NEXT:    retq
1921 ;
1922 ; SSE41-LABEL: combine_blend_123:
1923 ; SSE41:       # BB#0:
1924 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1925 ; SSE41-NEXT:    retq
1926 ;
1927 ; AVX-LABEL: combine_blend_123:
1928 ; AVX:       # BB#0:
1929 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1930 ; AVX-NEXT:    retq
1931   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 undef, i32 undef>
1932   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 undef>
1933   %shuffle12 = shufflevector <4 x float> %shuffle6, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1934   ret <4 x float> %shuffle12
1935 }
1936
1937 define <4 x i32> @combine_test_movhl_1(<4 x i32> %a, <4 x i32> %b) {
1938 ; SSE-LABEL: combine_test_movhl_1:
1939 ; SSE:       # BB#0:
1940 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1941 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1942 ; SSE-NEXT:    retq
1943 ;
1944 ; AVX-LABEL: combine_test_movhl_1:
1945 ; AVX:       # BB#0:
1946 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1947 ; AVX-NEXT:    retq
1948   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 7, i32 5, i32 3>
1949   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 1, i32 0, i32 3>
1950   ret <4 x i32> %2
1951 }
1952
1953 define <4 x i32> @combine_test_movhl_2(<4 x i32> %a, <4 x i32> %b) {
1954 ; SSE-LABEL: combine_test_movhl_2:
1955 ; SSE:       # BB#0:
1956 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1957 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1958 ; SSE-NEXT:    retq
1959 ;
1960 ; AVX-LABEL: combine_test_movhl_2:
1961 ; AVX:       # BB#0:
1962 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1963 ; AVX-NEXT:    retq
1964   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 0, i32 3, i32 6>
1965   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 3, i32 7, i32 0, i32 2>
1966   ret <4 x i32> %2
1967 }
1968
1969 define <4 x i32> @combine_test_movhl_3(<4 x i32> %a, <4 x i32> %b) {
1970 ; SSE-LABEL: combine_test_movhl_3:
1971 ; SSE:       # BB#0:
1972 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1973 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1974 ; SSE-NEXT:    retq
1975 ;
1976 ; AVX-LABEL: combine_test_movhl_3:
1977 ; AVX:       # BB#0:
1978 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1979 ; AVX-NEXT:    retq
1980   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 7, i32 6, i32 3, i32 2>
1981   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 0, i32 3, i32 2>
1982   ret <4 x i32> %2
1983 }
1984
1985
1986 ; Verify that we fold shuffles according to rule:
1987 ;  (shuffle(shuffle A, Undef, M0), B, M1) -> (shuffle A, B, M2)
1988
1989 define <4 x float> @combine_undef_input_test1(<4 x float> %a, <4 x float> %b) {
1990 ; SSE2-LABEL: combine_undef_input_test1:
1991 ; SSE2:       # BB#0:
1992 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1993 ; SSE2-NEXT:    retq
1994 ;
1995 ; SSSE3-LABEL: combine_undef_input_test1:
1996 ; SSSE3:       # BB#0:
1997 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1998 ; SSSE3-NEXT:    retq
1999 ;
2000 ; SSE41-LABEL: combine_undef_input_test1:
2001 ; SSE41:       # BB#0:
2002 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2003 ; SSE41-NEXT:    retq
2004 ;
2005 ; AVX-LABEL: combine_undef_input_test1:
2006 ; AVX:       # BB#0:
2007 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2008 ; AVX-NEXT:    retq
2009   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2010   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2011   ret <4 x float> %2
2012 }
2013
2014 define <4 x float> @combine_undef_input_test2(<4 x float> %a, <4 x float> %b) {
2015 ; SSE-LABEL: combine_undef_input_test2:
2016 ; SSE:       # BB#0:
2017 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2018 ; SSE-NEXT:    retq
2019 ;
2020 ; AVX-LABEL: combine_undef_input_test2:
2021 ; AVX:       # BB#0:
2022 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2023 ; AVX-NEXT:    retq
2024   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2025   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2026   ret <4 x float> %2
2027 }
2028
2029 define <4 x float> @combine_undef_input_test3(<4 x float> %a, <4 x float> %b) {
2030 ; SSE-LABEL: combine_undef_input_test3:
2031 ; SSE:       # BB#0:
2032 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2033 ; SSE-NEXT:    retq
2034 ;
2035 ; AVX-LABEL: combine_undef_input_test3:
2036 ; AVX:       # BB#0:
2037 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2038 ; AVX-NEXT:    retq
2039   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2040   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2041   ret <4 x float> %2
2042 }
2043
2044 define <4 x float> @combine_undef_input_test4(<4 x float> %a, <4 x float> %b) {
2045 ; SSE-LABEL: combine_undef_input_test4:
2046 ; SSE:       # BB#0:
2047 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2048 ; SSE-NEXT:    movapd %xmm1, %xmm0
2049 ; SSE-NEXT:    retq
2050 ;
2051 ; AVX-LABEL: combine_undef_input_test4:
2052 ; AVX:       # BB#0:
2053 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2054 ; AVX-NEXT:    retq
2055   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2056   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2057   ret <4 x float> %2
2058 }
2059
2060 define <4 x float> @combine_undef_input_test5(<4 x float> %a, <4 x float> %b) {
2061 ; SSE2-LABEL: combine_undef_input_test5:
2062 ; SSE2:       # BB#0:
2063 ; SSE2-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2064 ; SSE2-NEXT:    movapd %xmm1, %xmm0
2065 ; SSE2-NEXT:    retq
2066 ;
2067 ; SSSE3-LABEL: combine_undef_input_test5:
2068 ; SSSE3:       # BB#0:
2069 ; SSSE3-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2070 ; SSSE3-NEXT:    movapd %xmm1, %xmm0
2071 ; SSSE3-NEXT:    retq
2072 ;
2073 ; SSE41-LABEL: combine_undef_input_test5:
2074 ; SSE41:       # BB#0:
2075 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2076 ; SSE41-NEXT:    retq
2077 ;
2078 ; AVX-LABEL: combine_undef_input_test5:
2079 ; AVX:       # BB#0:
2080 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2081 ; AVX-NEXT:    retq
2082   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2083   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2084   ret <4 x float> %2
2085 }
2086
2087
2088 ; Verify that we fold shuffles according to rule:
2089 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2090
2091 define <4 x float> @combine_undef_input_test6(<4 x float> %a) {
2092 ; ALL-LABEL: combine_undef_input_test6:
2093 ; ALL:       # BB#0:
2094 ; ALL-NEXT:    retq
2095   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2096   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2097   ret <4 x float> %2
2098 }
2099
2100 define <4 x float> @combine_undef_input_test7(<4 x float> %a) {
2101 ; SSE2-LABEL: combine_undef_input_test7:
2102 ; SSE2:       # BB#0:
2103 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2104 ; SSE2-NEXT:    retq
2105 ;
2106 ; SSSE3-LABEL: combine_undef_input_test7:
2107 ; SSSE3:       # BB#0:
2108 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2109 ; SSSE3-NEXT:    retq
2110 ;
2111 ; SSE41-LABEL: combine_undef_input_test7:
2112 ; SSE41:       # BB#0:
2113 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2114 ; SSE41-NEXT:    retq
2115 ;
2116 ; AVX-LABEL: combine_undef_input_test7:
2117 ; AVX:       # BB#0:
2118 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2119 ; AVX-NEXT:    retq
2120   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2121   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2122   ret <4 x float> %2
2123 }
2124
2125 define <4 x float> @combine_undef_input_test8(<4 x float> %a) {
2126 ; SSE2-LABEL: combine_undef_input_test8:
2127 ; SSE2:       # BB#0:
2128 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2129 ; SSE2-NEXT:    retq
2130 ;
2131 ; SSSE3-LABEL: combine_undef_input_test8:
2132 ; SSSE3:       # BB#0:
2133 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2134 ; SSSE3-NEXT:    retq
2135 ;
2136 ; SSE41-LABEL: combine_undef_input_test8:
2137 ; SSE41:       # BB#0:
2138 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2139 ; SSE41-NEXT:    retq
2140 ;
2141 ; AVX-LABEL: combine_undef_input_test8:
2142 ; AVX:       # BB#0:
2143 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2144 ; AVX-NEXT:    retq
2145   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2146   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2147   ret <4 x float> %2
2148 }
2149
2150 define <4 x float> @combine_undef_input_test9(<4 x float> %a) {
2151 ; SSE-LABEL: combine_undef_input_test9:
2152 ; SSE:       # BB#0:
2153 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2154 ; SSE-NEXT:    retq
2155 ;
2156 ; AVX-LABEL: combine_undef_input_test9:
2157 ; AVX:       # BB#0:
2158 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2159 ; AVX-NEXT:    retq
2160   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2161   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2162   ret <4 x float> %2
2163 }
2164
2165 define <4 x float> @combine_undef_input_test10(<4 x float> %a) {
2166 ; ALL-LABEL: combine_undef_input_test10:
2167 ; ALL:       # BB#0:
2168 ; ALL-NEXT:    retq
2169   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2170   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2171   ret <4 x float> %2
2172 }
2173
2174 define <4 x float> @combine_undef_input_test11(<4 x float> %a, <4 x float> %b) {
2175 ; SSE2-LABEL: combine_undef_input_test11:
2176 ; SSE2:       # BB#0:
2177 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2178 ; SSE2-NEXT:    retq
2179 ;
2180 ; SSSE3-LABEL: combine_undef_input_test11:
2181 ; SSSE3:       # BB#0:
2182 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2183 ; SSSE3-NEXT:    retq
2184 ;
2185 ; SSE41-LABEL: combine_undef_input_test11:
2186 ; SSE41:       # BB#0:
2187 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2188 ; SSE41-NEXT:    retq
2189 ;
2190 ; AVX-LABEL: combine_undef_input_test11:
2191 ; AVX:       # BB#0:
2192 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2193 ; AVX-NEXT:    retq
2194   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2195   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 6>
2196   ret <4 x float> %2
2197 }
2198
2199 define <4 x float> @combine_undef_input_test12(<4 x float> %a, <4 x float> %b) {
2200 ; SSE-LABEL: combine_undef_input_test12:
2201 ; SSE:       # BB#0:
2202 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2203 ; SSE-NEXT:    retq
2204 ;
2205 ; AVX-LABEL: combine_undef_input_test12:
2206 ; AVX:       # BB#0:
2207 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2208 ; AVX-NEXT:    retq
2209   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2210   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2211   ret <4 x float> %2
2212 }
2213
2214 define <4 x float> @combine_undef_input_test13(<4 x float> %a, <4 x float> %b) {
2215 ; SSE-LABEL: combine_undef_input_test13:
2216 ; SSE:       # BB#0:
2217 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2218 ; SSE-NEXT:    retq
2219 ;
2220 ; AVX-LABEL: combine_undef_input_test13:
2221 ; AVX:       # BB#0:
2222 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2223 ; AVX-NEXT:    retq
2224   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2225   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 5, i32 0, i32 5>
2226   ret <4 x float> %2
2227 }
2228
2229 define <4 x float> @combine_undef_input_test14(<4 x float> %a, <4 x float> %b) {
2230 ; SSE-LABEL: combine_undef_input_test14:
2231 ; SSE:       # BB#0:
2232 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2233 ; SSE-NEXT:    movapd %xmm1, %xmm0
2234 ; SSE-NEXT:    retq
2235 ;
2236 ; AVX-LABEL: combine_undef_input_test14:
2237 ; AVX:       # BB#0:
2238 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2239 ; AVX-NEXT:    retq
2240   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2241   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2242   ret <4 x float> %2
2243 }
2244
2245 define <4 x float> @combine_undef_input_test15(<4 x float> %a, <4 x float> %b) {
2246 ; SSE2-LABEL: combine_undef_input_test15:
2247 ; SSE2:       # BB#0:
2248 ; SSE2-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2249 ; SSE2-NEXT:    movapd %xmm1, %xmm0
2250 ; SSE2-NEXT:    retq
2251 ;
2252 ; SSSE3-LABEL: combine_undef_input_test15:
2253 ; SSSE3:       # BB#0:
2254 ; SSSE3-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2255 ; SSSE3-NEXT:    movapd %xmm1, %xmm0
2256 ; SSSE3-NEXT:    retq
2257 ;
2258 ; SSE41-LABEL: combine_undef_input_test15:
2259 ; SSE41:       # BB#0:
2260 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2261 ; SSE41-NEXT:    retq
2262 ;
2263 ; AVX-LABEL: combine_undef_input_test15:
2264 ; AVX:       # BB#0:
2265 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2266 ; AVX-NEXT:    retq
2267   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2268   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2269   ret <4 x float> %2
2270 }
2271
2272
2273 ; Verify that shuffles are canonicalized according to rules:
2274 ;  shuffle(B, shuffle(A, Undef)) -> shuffle(shuffle(A, Undef), B)
2275 ;
2276 ; This allows to trigger the following combine rule:
2277 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2278 ;
2279 ; As a result, all the shuffle pairs in each function below should be
2280 ; combined into a single legal shuffle operation.
2281
2282 define <4 x float> @combine_undef_input_test16(<4 x float> %a) {
2283 ; ALL-LABEL: combine_undef_input_test16:
2284 ; ALL:       # BB#0:
2285 ; ALL-NEXT:    retq
2286   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2287   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 3>
2288   ret <4 x float> %2
2289 }
2290
2291 define <4 x float> @combine_undef_input_test17(<4 x float> %a) {
2292 ; SSE2-LABEL: combine_undef_input_test17:
2293 ; SSE2:       # BB#0:
2294 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2295 ; SSE2-NEXT:    retq
2296 ;
2297 ; SSSE3-LABEL: combine_undef_input_test17:
2298 ; SSSE3:       # BB#0:
2299 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2300 ; SSSE3-NEXT:    retq
2301 ;
2302 ; SSE41-LABEL: combine_undef_input_test17:
2303 ; SSE41:       # BB#0:
2304 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2305 ; SSE41-NEXT:    retq
2306 ;
2307 ; AVX-LABEL: combine_undef_input_test17:
2308 ; AVX:       # BB#0:
2309 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2310 ; AVX-NEXT:    retq
2311   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2312   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2313   ret <4 x float> %2
2314 }
2315
2316 define <4 x float> @combine_undef_input_test18(<4 x float> %a) {
2317 ; SSE2-LABEL: combine_undef_input_test18:
2318 ; SSE2:       # BB#0:
2319 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2320 ; SSE2-NEXT:    retq
2321 ;
2322 ; SSSE3-LABEL: combine_undef_input_test18:
2323 ; SSSE3:       # BB#0:
2324 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2325 ; SSSE3-NEXT:    retq
2326 ;
2327 ; SSE41-LABEL: combine_undef_input_test18:
2328 ; SSE41:       # BB#0:
2329 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2330 ; SSE41-NEXT:    retq
2331 ;
2332 ; AVX-LABEL: combine_undef_input_test18:
2333 ; AVX:       # BB#0:
2334 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2335 ; AVX-NEXT:    retq
2336   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2337   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 0, i32 5>
2338   ret <4 x float> %2
2339 }
2340
2341 define <4 x float> @combine_undef_input_test19(<4 x float> %a) {
2342 ; SSE-LABEL: combine_undef_input_test19:
2343 ; SSE:       # BB#0:
2344 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2345 ; SSE-NEXT:    retq
2346 ;
2347 ; AVX-LABEL: combine_undef_input_test19:
2348 ; AVX:       # BB#0:
2349 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2350 ; AVX-NEXT:    retq
2351   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2352   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2353   ret <4 x float> %2
2354 }
2355
2356 define <4 x float> @combine_undef_input_test20(<4 x float> %a) {
2357 ; ALL-LABEL: combine_undef_input_test20:
2358 ; ALL:       # BB#0:
2359 ; ALL-NEXT:    retq
2360   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2361   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2362   ret <4 x float> %2
2363 }
2364
2365 ; These tests are designed to test the ability to combine away unnecessary
2366 ; operations feeding into a shuffle. The AVX cases are the important ones as
2367 ; they leverage operations which cannot be done naturally on the entire vector
2368 ; and thus are decomposed into multiple smaller operations.
2369
2370 define <8 x i32> @combine_unneeded_subvector1(<8 x i32> %a) {
2371 ; SSE-LABEL: combine_unneeded_subvector1:
2372 ; SSE:       # BB#0:
2373 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2374 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[3,2,1,0]
2375 ; SSE-NEXT:    movdqa %xmm0, %xmm1
2376 ; SSE-NEXT:    retq
2377 ;
2378 ; AVX1-LABEL: combine_unneeded_subvector1:
2379 ; AVX1:       # BB#0:
2380 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2381 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2382 ; AVX1-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,2,1,0]
2383 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2384 ; AVX1-NEXT:    retq
2385 ;
2386 ; AVX2-LABEL: combine_unneeded_subvector1:
2387 ; AVX2:       # BB#0:
2388 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2389 ; AVX2-NEXT:    vmovdqa {{.*#+}} ymm1 = [7,6,5,4,7,6,5,4]
2390 ; AVX2-NEXT:    vpermd %ymm0, %ymm1, %ymm0
2391 ; AVX2-NEXT:    retq
2392   %b = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2393   %c = shufflevector <8 x i32> %b, <8 x i32> undef, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 7, i32 6, i32 5, i32 4>
2394   ret <8 x i32> %c
2395 }
2396
2397 define <8 x i32> @combine_unneeded_subvector2(<8 x i32> %a, <8 x i32> %b) {
2398 ; SSE-LABEL: combine_unneeded_subvector2:
2399 ; SSE:       # BB#0:
2400 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2401 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[3,2,1,0]
2402 ; SSE-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[3,2,1,0]
2403 ; SSE-NEXT:    retq
2404 ;
2405 ; AVX1-LABEL: combine_unneeded_subvector2:
2406 ; AVX1:       # BB#0:
2407 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2408 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2409 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2410 ; AVX1-NEXT:    vperm2f128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2411 ; AVX1-NEXT:    vpermilps {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2412 ; AVX1-NEXT:    retq
2413 ;
2414 ; AVX2-LABEL: combine_unneeded_subvector2:
2415 ; AVX2:       # BB#0:
2416 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2417 ; AVX2-NEXT:    vperm2i128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2418 ; AVX2-NEXT:    vpshufd {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2419 ; AVX2-NEXT:    retq
2420   %c = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2421   %d = shufflevector <8 x i32> %b, <8 x i32> %c, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 15, i32 14, i32 13, i32 12>
2422   ret <8 x i32> %d
2423 }
2424
2425 define <4 x float> @combine_insertps1(<4 x float> %a, <4 x float> %b) {
2426 ; SSE2-LABEL: combine_insertps1:
2427 ; SSE2:       # BB#0:
2428 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[1,0]
2429 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[2,3]
2430 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2431 ; SSE2-NEXT:    retq
2432 ;
2433 ; SSSE3-LABEL: combine_insertps1:
2434 ; SSSE3:       # BB#0:
2435 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[1,0]
2436 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[2,3]
2437 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2438 ; SSSE3-NEXT:    retq
2439 ;
2440 ; SSE41-LABEL: combine_insertps1:
2441 ; SSE41:       # BB#0:
2442 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2443 ; SSE41-NEXT:    retq
2444 ;
2445 ; AVX-LABEL: combine_insertps1:
2446 ; AVX:       # BB#0:
2447 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2448 ; AVX-NEXT:    retq
2449
2450   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 6, i32 2, i32 4>
2451   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 5, i32 1, i32 6, i32 3>
2452   ret <4 x float> %d
2453 }
2454
2455 define <4 x float> @combine_insertps2(<4 x float> %a, <4 x float> %b) {
2456 ; SSE2-LABEL: combine_insertps2:
2457 ; SSE2:       # BB#0:
2458 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[0,0]
2459 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,3]
2460 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2461 ; SSE2-NEXT:    retq
2462 ;
2463 ; SSSE3-LABEL: combine_insertps2:
2464 ; SSSE3:       # BB#0:
2465 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[0,0]
2466 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,3]
2467 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2468 ; SSSE3-NEXT:    retq
2469 ;
2470 ; SSE41-LABEL: combine_insertps2:
2471 ; SSE41:       # BB#0:
2472 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2473 ; SSE41-NEXT:    retq
2474 ;
2475 ; AVX-LABEL: combine_insertps2:
2476 ; AVX:       # BB#0:
2477 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2478 ; AVX-NEXT:    retq
2479
2480   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 1, i32 6, i32 7>
2481   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2482   ret <4 x float> %d
2483 }
2484
2485 define <4 x float> @combine_insertps3(<4 x float> %a, <4 x float> %b) {
2486 ; SSE2-LABEL: combine_insertps3:
2487 ; SSE2:       # BB#0:
2488 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
2489 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
2490 ; SSE2-NEXT:    retq
2491 ;
2492 ; SSSE3-LABEL: combine_insertps3:
2493 ; SSSE3:       # BB#0:
2494 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
2495 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
2496 ; SSSE3-NEXT:    retq
2497 ;
2498 ; SSE41-LABEL: combine_insertps3:
2499 ; SSE41:       # BB#0:
2500 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2501 ; SSE41-NEXT:    retq
2502 ;
2503 ; AVX-LABEL: combine_insertps3:
2504 ; AVX:       # BB#0:
2505 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2506 ; AVX-NEXT:    retq
2507
2508   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2509   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 5, i32 3>
2510   ret <4 x float> %d
2511 }
2512
2513 define <4 x float> @combine_insertps4(<4 x float> %a, <4 x float> %b) {
2514 ; SSE2-LABEL: combine_insertps4:
2515 ; SSE2:       # BB#0:
2516 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,0]
2517 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,0]
2518 ; SSE2-NEXT:    retq
2519 ;
2520 ; SSSE3-LABEL: combine_insertps4:
2521 ; SSSE3:       # BB#0:
2522 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,0]
2523 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,0]
2524 ; SSSE3-NEXT:    retq
2525 ;
2526 ; SSE41-LABEL: combine_insertps4:
2527 ; SSE41:       # BB#0:
2528 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2529 ; SSE41-NEXT:    retq
2530 ;
2531 ; AVX-LABEL: combine_insertps4:
2532 ; AVX:       # BB#0:
2533 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2534 ; AVX-NEXT:    retq
2535
2536   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2537   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 6, i32 5>
2538   ret <4 x float> %d
2539 }
2540
2541 define <4 x float> @PR22377(<4 x float> %a, <4 x float> %b) {
2542 ; SSE-LABEL: PR22377:
2543 ; SSE:       # BB#0: # %entry
2544 ; SSE-NEXT:    movaps %xmm0, %xmm1
2545 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,3,1,3]
2546 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,0,2]
2547 ; SSE-NEXT:    addps %xmm0, %xmm1
2548 ; SSE-NEXT:    unpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
2549 ; SSE-NEXT:    retq
2550 ;
2551 ; AVX-LABEL: PR22377:
2552 ; AVX:       # BB#0: # %entry
2553 ; AVX-NEXT:    vpermilps {{.*#+}} xmm1 = xmm0[1,3,1,3]
2554 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[0,2,0,2]
2555 ; AVX-NEXT:    vaddps %xmm0, %xmm1, %xmm1
2556 ; AVX-NEXT:    vunpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
2557 ; AVX-NEXT:    retq
2558 entry:
2559   %s1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 1, i32 3, i32 1, i32 3>
2560   %s2 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
2561   %r2 = fadd <4 x float> %s1, %s2
2562   %s3 = shufflevector <4 x float> %s2, <4 x float> %r2, <4 x i32> <i32 0, i32 4, i32 1, i32 5>
2563   ret <4 x float> %s3
2564 }
2565
2566 define <4 x float> @PR22390(<4 x float> %a, <4 x float> %b) {
2567 ; SSE2-LABEL: PR22390:
2568 ; SSE2:       # BB#0: # %entry
2569 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2570 ; SSE2-NEXT:    movaps %xmm0, %xmm2
2571 ; SSE2-NEXT:    movss {{.*#+}} xmm2 = xmm1[0],xmm2[1,2,3]
2572 ; SSE2-NEXT:    addps %xmm0, %xmm2
2573 ; SSE2-NEXT:    movaps %xmm2, %xmm0
2574 ; SSE2-NEXT:    retq
2575 ;
2576 ; SSSE3-LABEL: PR22390:
2577 ; SSSE3:       # BB#0: # %entry
2578 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2579 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
2580 ; SSSE3-NEXT:    movss {{.*#+}} xmm2 = xmm1[0],xmm2[1,2,3]
2581 ; SSSE3-NEXT:    addps %xmm0, %xmm2
2582 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
2583 ; SSSE3-NEXT:    retq
2584 ;
2585 ; SSE41-LABEL: PR22390:
2586 ; SSE41:       # BB#0: # %entry
2587 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2588 ; SSE41-NEXT:    blendps {{.*#+}} xmm1 = xmm1[0],xmm0[1,2,3]
2589 ; SSE41-NEXT:    addps %xmm1, %xmm0
2590 ; SSE41-NEXT:    retq
2591 ;
2592 ; AVX-LABEL: PR22390:
2593 ; AVX:       # BB#0: # %entry
2594 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2595 ; AVX-NEXT:    vblendps {{.*#+}} xmm1 = xmm1[0],xmm0[1,2,3]
2596 ; AVX-NEXT:    vaddps %xmm1, %xmm0, %xmm0
2597 ; AVX-NEXT:    retq
2598 entry:
2599   %s1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 3, i32 0, i32 1, i32 2>
2600   %s2 = shufflevector <4 x float> %s1, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
2601   %r2 = fadd <4 x float> %s1, %s2
2602   ret <4 x float> %r2
2603 }