test/CodeGen/X86/vec_shuffle-11.ll

   1 ; RUN: llvm-as < %s | llc -march=x86 -mattr=+sse2
   2 ; RUN: llvm-as < %s | llc -march=x86 -mattr=+sse2 | not grep mov
   3
   4 define <4 x i32> @test() {
   5         %tmp131 = call <2 x i64> @llvm.x86.sse2.psrl.dq( <2 x i64> < i64 -1, i64 -1 >, i32 96 )         ; <<2 x i64>> [#uses=1]
   6         %tmp137 = bitcast <2 x i64> %tmp131 to <4 x i32>                ; <<4 x i32>> [#uses=1]
   7         %tmp138 = and <4 x i32> %tmp137, bitcast (<2 x i64> < i64 -1, i64 -1 > to <4 x i32>)            ; <<4 x i32>> [#uses=1]
   8         ret <4 x i32> %tmp138
   9 }
  10
  11 declare <2 x i64> @llvm.x86.sse2.psrl.dq(<2 x i64>, i32)