test/CodeGen/X86/vec_set-B.ll

   1 ; RUN: llc < %s -march=x86 -mattr=+sse2 | FileCheck %s
   2 ; RUN: llc < %s -march=x86 -mattr=+sse2 | grep esp | count 2
   3
   4 ; CHECK-NOT: movaps
   5
   6 ; These should both generate something like this:
   7 ;_test3:
   8 ;       movl    $1234567, %eax
   9 ;       andl    4(%esp), %eax
  10 ;       movd    %eax, %xmm0
  11 ;       ret
  12
  13 define <2 x i64> @test3(i64 %arg) nounwind {
  14 entry:
  15         %A = and i64 %arg, 1234567
  16         %B = insertelement <2 x i64> zeroinitializer, i64 %A, i32 0
  17         ret <2 x i64> %B
  18 }
  19
  20 define <2 x i64> @test2(i64 %arg) nounwind {
  21 entry:
  22         %A = and i64 %arg, 1234567
  23         %B = insertelement <2 x i64> undef, i64 %A, i32 0
  24         ret <2 x i64> %B
  25 }
  26