test/CodeGen/X86/vec_fneg.ll

   1 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mcpu=corei7 | FileCheck %s
   2
   3 ; FNEG is defined as subtraction from -0.0.
   4
   5 ; This test verifies that we use an xor with a constant to flip the sign bits; no subtraction needed.
   6 define <4 x float> @t1(<4 x float> %Q) {
   7 ; CHECK-LABEL: t1:
   8 ; CHECK: xorps  {{.*}}LCPI0_0{{.*}}, %xmm0
   9 ; CHECK-NEXT: retq
  10         %tmp = fsub <4 x float> < float -0.000000e+00, float -0.000000e+00, float -0.000000e+00, float -0.000000e+00 >, %Q
  11         ret <4 x float> %tmp
  12 }
  13
  14 ; This test verifies that we generate an FP subtraction because "0.0 - x" is not an fneg.
  15 define <4 x float> @t2(<4 x float> %Q) {
  16 ; CHECK-LABEL: t2:
  17 ; CHECK: xorps  %[[X:xmm[0-9]+]], %[[X]]
  18 ; CHECK-NEXT: subps     %xmm0, %[[X]]
  19 ; CHECK-NEXT: movaps    %[[X]], %xmm0
  20 ; CHECK-NEXT: retq
  21         %tmp = fsub <4 x float> zeroinitializer, %Q
  22         ret <4 x float> %tmp
  23 }