test/CodeGen/X86/lower-vec-shift-2.ll

   1 ; RUN: llc -mtriple=x86_64-unknown-unknown -mattr=+sse2 < %s | FileCheck %s -check-prefix=SSE2
   2 ; RUN: llc -mtriple=x86_64-unknown-unknown -mattr=+avx < %s | FileCheck %s -check-prefix=AVX
   3
   4 define <8 x i16> @test1(<8 x i16> %A, <8 x i16> %B) {
   5 ; SSE2-LABEL: test1:
   6 ; SSE2:       # BB#0
   7 ; SSE2-NEXT:    movd  %xmm1, %eax
   8 ; SSE2-NEXT:    movzwl  %ax, %eax
   9 ; SSE2-NEXT:    movd  %eax, %xmm1
  10 ; SSE2-NEXT:    psllw  %xmm1, %xmm0
  11 ; SSE2-NEXT:    retq
  12 ; AVX-LABEL: test1:
  13 ; AVX:       # BB#0
  14 ; AVX-NEXT:    vmovd  %xmm1, %eax
  15 ; AVX-NEXT:    movzwl  %ax, %eax
  16 ; AVX-NEXT:    vmovd  %eax, %xmm1
  17 ; AVX-NEXT:    vpsllw  %xmm1, %xmm0, %xmm0
  18 ; AVX-NEXT:    retq
  19 entry:
  20   %vecinit14 = shufflevector <8 x i16> %B, <8 x i16> undef, <8 x i32> zeroinitializer
  21   %shl = shl <8 x i16> %A, %vecinit14
  22   ret <8 x i16> %shl
  23 }
  24
  25 define <4 x i32> @test2(<4 x i32> %A, <4 x i32> %B) {
  26 ; SSE2-LABEL: test2:
  27 ; SSE2:       # BB#0
  28 ; SSE2-NEXT:    xorps  %xmm2, %xmm2
  29 ; SSE2-NEXT:    movss  %xmm1, %xmm2
  30 ; SSE2-NEXT:    pslld  %xmm2, %xmm0
  31 ; SSE2-NEXT:    retq
  32 ; AVX-LABEL: test2:
  33 ; AVX:       # BB#0
  34 ; AVX-NEXT:    vpxor  %xmm2, %xmm2
  35 ; AVX-NEXT:    vpblendw  {{.*#+}} xmm1 = xmm1[0,1],xmm2[2,3,4,5,6,7]
  36 ; AVX-NEXT:    vpslld  %xmm1, %xmm0, %xmm0
  37 ; AVX-NEXT:    retq
  38 entry:
  39   %vecinit6 = shufflevector <4 x i32> %B, <4 x i32> undef, <4 x i32> zeroinitializer
  40   %shl = shl <4 x i32> %A, %vecinit6
  41   ret <4 x i32> %shl
  42 }
  43
  44 define <2 x i64> @test3(<2 x i64> %A, <2 x i64> %B) {
  45 ; SSE2-LABEL: test3:
  46 ; SSE2:       # BB#0
  47 ; SSE2-NEXT:    psllq  %xmm1, %xmm0
  48 ; SSE2-NEXT:    retq
  49 ; AVX-LABEL: test3:
  50 ; AVX:       # BB#0
  51 ; AVX-NEXT:    vpsllq  %xmm1, %xmm0, %xmm0
  52 ; AVX-NEXT:    retq
  53 entry:
  54   %vecinit2 = shufflevector <2 x i64> %B, <2 x i64> undef, <2 x i32> zeroinitializer
  55   %shl = shl <2 x i64> %A, %vecinit2
  56   ret <2 x i64> %shl
  57 }
  58
  59 define <8 x i16> @test4(<8 x i16> %A, <8 x i16> %B) {
  60 ; SSE2-LABEL: test4:
  61 ; SSE2:       # BB#0
  62 ; SSE2-NEXT:    movd  %xmm1, %eax
  63 ; SSE2-NEXT:    movzwl  %ax, %eax
  64 ; SSE2-NEXT:    movd  %eax, %xmm1
  65 ; SSE2-NEXT:    psrlw  %xmm1, %xmm0
  66 ; SSE2-NEXT:    retq
  67 ; AVX-LABEL: test4:
  68 ; AVX:       # BB#0
  69 ; AVX-NEXT:    vmovd  %xmm1, %eax
  70 ; AVX-NEXT:    movzwl  %ax, %eax
  71 ; AVX-NEXT:    vmovd  %eax, %xmm1
  72 ; AVX-NEXT:    vpsrlw  %xmm1, %xmm0, %xmm0
  73 ; AVX-NEXT:    retq
  74 entry:
  75   %vecinit14 = shufflevector <8 x i16> %B, <8 x i16> undef, <8 x i32> zeroinitializer
  76   %shr = lshr <8 x i16> %A, %vecinit14
  77   ret <8 x i16> %shr
  78 }
  79
  80 define <4 x i32> @test5(<4 x i32> %A, <4 x i32> %B) {
  81 ; SSE2-LABEL: test5:
  82 ; SSE2:       # BB#0
  83 ; SSE2-NEXT:    xorps  %xmm2, %xmm2
  84 ; SSE2-NEXT:    movss  %xmm1, %xmm2
  85 ; SSE2-NEXT:    psrld  %xmm2, %xmm0
  86 ; SSE2-NEXT:    retq
  87 ; AVX-LABEL: test5:
  88 ; AVX:       # BB#0
  89 ; AVX-NEXT:    vpxor  %xmm2, %xmm2
  90 ; AVX-NEXT:    vpblendw  {{.*#+}} xmm1 = xmm1[0,1],xmm2[2,3,4,5,6,7]
  91 ; AVX-NEXT:    vpsrld  %xmm1, %xmm0, %xmm0
  92 ; AVX-NEXT:    retq
  93 entry:
  94   %vecinit6 = shufflevector <4 x i32> %B, <4 x i32> undef, <4 x i32> zeroinitializer
  95   %shr = lshr <4 x i32> %A, %vecinit6
  96   ret <4 x i32> %shr
  97 }
  98
  99 define <2 x i64> @test6(<2 x i64> %A, <2 x i64> %B) {
 100 ; SSE2-LABEL: test6:
 101 ; SSE2:       # BB#0
 102 ; SSE2-NEXT:    psrlq  %xmm1, %xmm0
 103 ; SSE2-NEXT:    retq
 104 ; AVX-LABEL: test6:
 105 ; AVX:       # BB#0
 106 ; AVX-NEXT:    vpsrlq  %xmm1, %xmm0, %xmm0
 107 ; AVX-NEXT:    retq
 108 entry:
 109   %vecinit2 = shufflevector <2 x i64> %B, <2 x i64> undef, <2 x i32> zeroinitializer
 110   %shr = lshr <2 x i64> %A, %vecinit2
 111   ret <2 x i64> %shr
 112 }
 113
 114 define <8 x i16> @test7(<8 x i16> %A, <8 x i16> %B) {
 115 ; SSE2-LABEL: test7:
 116 ; SSE2:       # BB#0
 117 ; SSE2-NEXT:    movd  %xmm1, %eax
 118 ; SSE2-NEXT:    movzwl  %ax, %eax
 119 ; SSE2-NEXT:    movd  %eax, %xmm1
 120 ; SSE2-NEXT:    psraw  %xmm1, %xmm0
 121 ; SSE2-NEXT:    retq
 122 ; AVX-LABEL: test7:
 123 ; AVX:       # BB#0
 124 ; AVX-NEXT:    vmovd  %xmm1, %eax
 125 ; AVX-NEXT:    movzwl  %ax, %eax
 126 ; AVX-NEXT:    vmovd  %eax, %xmm1
 127 ; AVX-NEXT:    vpsraw  %xmm1, %xmm0, %xmm0
 128 ; AVX-NEXT:    retq
 129 entry:
 130   %vecinit14 = shufflevector <8 x i16> %B, <8 x i16> undef, <8 x i32> zeroinitializer
 131   %shr = ashr <8 x i16> %A, %vecinit14
 132   ret <8 x i16> %shr
 133 }
 134
 135 define <4 x i32> @test8(<4 x i32> %A, <4 x i32> %B) {
 136 ; SSE2-LABEL: test8:
 137 ; SSE2:       # BB#0
 138 ; SSE2-NEXT:    xorps  %xmm2, %xmm2
 139 ; SSE2-NEXT:    movss  %xmm1, %xmm2
 140 ; SSE2-NEXT:    psrad  %xmm2, %xmm0
 141 ; SSE2-NEXT:    retq
 142 ; AVX-LABEL: test8:
 143 ; AVX:       # BB#0
 144 ; AVX-NEXT:    vpxor  %xmm2, %xmm2
 145 ; AVX-NEXT:    vpblendw  {{.*#+}} xmm1 = xmm1[0,1],xmm2[2,3,4,5,6,7]
 146 ; AVX-NEXT:    vpsrad  %xmm1, %xmm0, %xmm0
 147 ; AVX-NEXT:    retq
 148 entry:
 149   %vecinit6 = shufflevector <4 x i32> %B, <4 x i32> undef, <4 x i32> zeroinitializer
 150   %shr = ashr <4 x i32> %A, %vecinit6
 151   ret <4 x i32> %shr
 152 }