[X86][SSE] Sign extension for target vector sizes less than 128 bits (pt1)
[oota-llvm.git] / test / CodeGen / X86 / llc-override-mcpu-mattr.ll
1 ; RUN: llc < %s -march x86-64 -mcpu=broadwell | FileCheck %s
2 ; RUN: llc < %s -march x86-64 -mattr=+avx2 | FileCheck %s
3
4 ; Check that llc can overide function attributes target-cpu and target-features
5 ; using command line options -mcpu and -mattr.
6
7 ; CHECK: vpsadbw (%r{{si|dx}}), %ymm{{[0-9]+}}, %ymm{{[0-9]+}}
8
9 define <4 x i64> @foo1(<4 x i64>* %s1, <4 x i64>* %s2) #0 {
10 entry:
11   %ps1 = load <4 x i64>, <4 x i64>* %s1
12   %ps2 = load <4 x i64>, <4 x i64>* %s2
13   %0 = bitcast <4 x i64> %ps1 to <32 x i8>
14   %1 = bitcast <4 x i64> %ps2 to <32 x i8>
15   %2 = tail call <4 x i64> @llvm.x86.avx2.psad.bw(<32 x i8> %0, <32 x i8> %1)
16   ret <4 x i64> %2
17 }
18
19 declare <4 x i64> @llvm.x86.avx2.psad.bw(<32 x i8>, <32 x i8>)
20
21 attributes #0 = { "target-cpu"="core2" "target-features"="+ssse3,+cx16,+sse4.2,+sse4.1,+sse,+sse2,+sse3,+avx,+popcnt" }