test/CodeGen/X86/avx512-intrinsics.ll

   1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=knl --show-mc-encoding| FileCheck %s
   2
   3 declare i32 @llvm.x86.avx512.kortestz.w(i16, i16) nounwind readnone
   4 ; CHECK-LABEL: test_kortestz
   5 ; CHECK: kortestw
   6 ; CHECK: sete
   7 define i32 @test_kortestz(i16 %a0, i16 %a1) {
   8   %res = call i32 @llvm.x86.avx512.kortestz.w(i16 %a0, i16 %a1)
   9   ret i32 %res
  10 }
  11
  12 declare i32 @llvm.x86.avx512.kortestc.w(i16, i16) nounwind readnone
  13 ; CHECK-LABEL: test_kortestc
  14 ; CHECK: kortestw
  15 ; CHECK: sbbl
  16 define i32 @test_kortestc(i16 %a0, i16 %a1) {
  17   %res = call i32 @llvm.x86.avx512.kortestc.w(i16 %a0, i16 %a1)
  18   ret i32 %res
  19 }
  20
  21 declare i16 @llvm.x86.avx512.kand.w(i16, i16) nounwind readnone
  22 ; CHECK-LABEL: test_kand
  23 ; CHECK: kandw
  24 ; CHECK: kandw
  25 define i16 @test_kand(i16 %a0, i16 %a1) {
  26   %t1 = call i16 @llvm.x86.avx512.kand.w(i16 %a0, i16 8)
  27   %t2 = call i16 @llvm.x86.avx512.kand.w(i16 %t1, i16 %a1)
  28   ret i16 %t2
  29 }
  30
  31 declare i16 @llvm.x86.avx512.knot.w(i16) nounwind readnone
  32 ; CHECK-LABEL: test_knot
  33 ; CHECK: knotw
  34 define i16 @test_knot(i16 %a0) {
  35   %res = call i16 @llvm.x86.avx512.knot.w(i16 %a0)
  36   ret i16 %res
  37 }
  38
  39 declare i16 @llvm.x86.avx512.kunpck.bw(i16, i16) nounwind readnone
  40
  41 ; CHECK-LABEL: unpckbw_test
  42 ; CHECK: kunpckbw
  43 ; CHECK:ret
  44 define i16 @unpckbw_test(i16 %a0, i16 %a1) {
  45   %res = call i16 @llvm.x86.avx512.kunpck.bw(i16 %a0, i16 %a1)
  46   ret i16 %res
  47 }
  48
  49 define <16 x float> @test_rcp_ps_512(<16 x float> %a0) {
  50   ; CHECK: vrcp14ps
  51   %res = call <16 x float> @llvm.x86.avx512.rcp14.ps.512(<16 x float> %a0) ; <<16 x float>> [#uses=1]
  52   ret <16 x float> %res
  53 }
  54 declare <16 x float> @llvm.x86.avx512.rcp14.ps.512(<16 x float>) nounwind readnone
  55
  56 define <8 x double> @test_rcp_pd_512(<8 x double> %a0) {
  57   ; CHECK: vrcp14pd
  58   %res = call <8 x double> @llvm.x86.avx512.rcp14.pd.512(<8 x double> %a0) ; <<8 x double>> [#uses=1]
  59   ret <8 x double> %res
  60 }
  61 declare <8 x double> @llvm.x86.avx512.rcp14.pd.512(<8 x double>) nounwind readnone
  62
  63 define <16 x float> @test_rcp28_ps_512(<16 x float> %a0) {
  64   ; CHECK: vrcp28ps
  65   %res = call <16 x float> @llvm.x86.avx512.rcp28.ps.512(<16 x float> %a0) ; <<16 x float>> [#uses=1]
  66   ret <16 x float> %res
  67 }
  68 declare <16 x float> @llvm.x86.avx512.rcp28.ps.512(<16 x float>) nounwind readnone
  69
  70 define <8 x double> @test_rcp28_pd_512(<8 x double> %a0) {
  71   ; CHECK: vrcp28pd
  72   %res = call <8 x double> @llvm.x86.avx512.rcp28.pd.512(<8 x double> %a0) ; <<8 x double>> [#uses=1]
  73   ret <8 x double> %res
  74 }
  75 declare <8 x double> @llvm.x86.avx512.rcp28.pd.512(<8 x double>) nounwind readnone
  76
  77 define <8 x double> @test_rndscale_pd_512(<8 x double> %a0) {
  78   ; CHECK: vrndscale
  79   %res = call <8 x double> @llvm.x86.avx512.rndscale.pd.512(<8 x double> %a0, i32 7) ; <<8 x double>> [#uses=1]
  80   ret <8 x double> %res
  81 }
  82 declare <8 x double> @llvm.x86.avx512.rndscale.pd.512(<8 x double>, i32) nounwind readnone
  83
  84
  85 define <16 x float> @test_rndscale_ps_512(<16 x float> %a0) {
  86   ; CHECK: vrndscale
  87   %res = call <16 x float> @llvm.x86.avx512.rndscale.ps.512(<16 x float> %a0, i32 7) ; <<16 x float>> [#uses=1]
  88   ret <16 x float> %res
  89 }
  90 declare <16 x float> @llvm.x86.avx512.rndscale.ps.512(<16 x float>, i32) nounwind readnone
  91
  92
  93 define <16 x float> @test_rsqrt_ps_512(<16 x float> %a0) {
  94   ; CHECK: vrsqrt14ps
  95   %res = call <16 x float> @llvm.x86.avx512.rsqrt14.ps.512(<16 x float> %a0) ; <<16 x float>> [#uses=1]
  96   ret <16 x float> %res
  97 }
  98 declare <16 x float> @llvm.x86.avx512.rsqrt14.ps.512(<16 x float>) nounwind readnone
  99
 100 define <16 x float> @test_rsqrt28_ps_512(<16 x float> %a0) {
 101   ; CHECK: vrsqrt28ps
 102   %res = call <16 x float> @llvm.x86.avx512.rsqrt28.ps.512(<16 x float> %a0) ; <<16 x float>> [#uses=1]
 103   ret <16 x float> %res
 104 }
 105 declare <16 x float> @llvm.x86.avx512.rsqrt28.ps.512(<16 x float>) nounwind readnone
 106
 107 define <4 x float> @test_rsqrt14_ss(<4 x float> %a0) {
 108   ; CHECK: vrsqrt14ss
 109   %res = call <4 x float> @llvm.x86.avx512.rsqrt14.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
 110   ret <4 x float> %res
 111 }
 112 declare <4 x float> @llvm.x86.avx512.rsqrt14.ss(<4 x float>) nounwind readnone
 113
 114 define <4 x float> @test_rsqrt28_ss(<4 x float> %a0) {
 115   ; CHECK: vrsqrt28ss
 116   %res = call <4 x float> @llvm.x86.avx512.rsqrt28.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
 117   ret <4 x float> %res
 118 }
 119 declare <4 x float> @llvm.x86.avx512.rsqrt28.ss(<4 x float>) nounwind readnone
 120
 121 define <4 x float> @test_rcp14_ss(<4 x float> %a0) {
 122   ; CHECK: vrcp14ss
 123   %res = call <4 x float> @llvm.x86.avx512.rcp14.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
 124   ret <4 x float> %res
 125 }
 126 declare <4 x float> @llvm.x86.avx512.rcp14.ss(<4 x float>) nounwind readnone
 127
 128 define <4 x float> @test_rcp28_ss(<4 x float> %a0) {
 129   ; CHECK: vrcp28ss
 130   %res = call <4 x float> @llvm.x86.avx512.rcp28.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
 131   ret <4 x float> %res
 132 }
 133 declare <4 x float> @llvm.x86.avx512.rcp28.ss(<4 x float>) nounwind readnone
 134
 135 define <8 x double> @test_sqrt_pd_512(<8 x double> %a0) {
 136   ; CHECK: vsqrtpd
 137   %res = call <8 x double> @llvm.x86.avx512.sqrt.pd.512(<8 x double> %a0) ; <<8 x double>> [#uses=1]
 138   ret <8 x double> %res
 139 }
 140 declare <8 x double> @llvm.x86.avx512.sqrt.pd.512(<8 x double>) nounwind readnone
 141
 142 define <16 x float> @test_sqrt_ps_512(<16 x float> %a0) {
 143   ; CHECK: vsqrtps
 144   %res = call <16 x float> @llvm.x86.avx512.sqrt.ps.512(<16 x float> %a0) ; <<16 x float>> [#uses=1]
 145   ret <16 x float> %res
 146 }
 147 declare <16 x float> @llvm.x86.avx512.sqrt.ps.512(<16 x float>) nounwind readnone
 148
 149 define <4 x float> @test_sqrt_ss(<4 x float> %a0, <4 x float> %a1) {
 150   ; CHECK: vsqrtss {{.*}}encoding: [0x62
 151   %res = call <4 x float> @llvm.x86.avx512.sqrt.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 152   ret <4 x float> %res
 153 }
 154 declare <4 x float> @llvm.x86.avx512.sqrt.ss(<4 x float>, <4 x float>) nounwind readnone
 155
 156 define <2 x double> @test_sqrt_sd(<2 x double> %a0, <2 x double> %a1) {
 157   ; CHECK: vsqrtsd {{.*}}encoding: [0x62
 158   %res = call <2 x double> @llvm.x86.avx512.sqrt.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 159   ret <2 x double> %res
 160 }
 161 declare <2 x double> @llvm.x86.avx512.sqrt.sd(<2 x double>, <2 x double>) nounwind readnone
 162
 163 define i64 @test_x86_sse2_cvtsd2si64(<2 x double> %a0) {
 164   ; CHECK: vcvtsd2si {{.*}}encoding: [0x62
 165   %res = call i64 @llvm.x86.sse2.cvtsd2si64(<2 x double> %a0) ; <i64> [#uses=1]
 166   ret i64 %res
 167 }
 168 declare i64 @llvm.x86.sse2.cvtsd2si64(<2 x double>) nounwind readnone
 169
 170 define <2 x double> @test_x86_sse2_cvtsi642sd(<2 x double> %a0, i64 %a1) {
 171   ; CHECK: vcvtsi2sdq {{.*}}encoding: [0x62
 172   %res = call <2 x double> @llvm.x86.sse2.cvtsi642sd(<2 x double> %a0, i64 %a1) ; <<2 x double>> [#uses=1]
 173   ret <2 x double> %res
 174 }
 175 declare <2 x double> @llvm.x86.sse2.cvtsi642sd(<2 x double>, i64) nounwind readnone
 176
 177 define <2 x double> @test_x86_avx512_cvtusi642sd(<2 x double> %a0, i64 %a1) {
 178   ; CHECK: vcvtusi2sdq {{.*}}encoding: [0x62
 179   %res = call <2 x double> @llvm.x86.avx512.cvtusi642sd(<2 x double> %a0, i64 %a1) ; <<2 x double>> [#uses=1]
 180   ret <2 x double> %res
 181 }
 182 declare <2 x double> @llvm.x86.avx512.cvtusi642sd(<2 x double>, i64) nounwind readnone
 183
 184 define i64 @test_x86_sse2_cvttsd2si64(<2 x double> %a0) {
 185   ; CHECK: vcvttsd2si {{.*}}encoding: [0x62
 186   %res = call i64 @llvm.x86.sse2.cvttsd2si64(<2 x double> %a0) ; <i64> [#uses=1]
 187   ret i64 %res
 188 }
 189 declare i64 @llvm.x86.sse2.cvttsd2si64(<2 x double>) nounwind readnone
 190
 191
 192 define i64 @test_x86_sse_cvtss2si64(<4 x float> %a0) {
 193   ; CHECK: vcvtss2si {{.*}}encoding: [0x62
 194   %res = call i64 @llvm.x86.sse.cvtss2si64(<4 x float> %a0) ; <i64> [#uses=1]
 195   ret i64 %res
 196 }
 197 declare i64 @llvm.x86.sse.cvtss2si64(<4 x float>) nounwind readnone
 198
 199
 200 define <4 x float> @test_x86_sse_cvtsi642ss(<4 x float> %a0, i64 %a1) {
 201   ; CHECK: vcvtsi2ssq {{.*}}encoding: [0x62
 202   %res = call <4 x float> @llvm.x86.sse.cvtsi642ss(<4 x float> %a0, i64 %a1) ; <<4 x float>> [#uses=1]
 203   ret <4 x float> %res
 204 }
 205 declare <4 x float> @llvm.x86.sse.cvtsi642ss(<4 x float>, i64) nounwind readnone
 206
 207
 208 define i64 @test_x86_sse_cvttss2si64(<4 x float> %a0) {
 209   ; CHECK: vcvttss2si {{.*}}encoding: [0x62
 210   %res = call i64 @llvm.x86.sse.cvttss2si64(<4 x float> %a0) ; <i64> [#uses=1]
 211   ret i64 %res
 212 }
 213 declare i64 @llvm.x86.sse.cvttss2si64(<4 x float>) nounwind readnone
 214
 215 define i64 @test_x86_avx512_cvtsd2usi64(<2 x double> %a0) {
 216   ; CHECK: vcvtsd2usi {{.*}}encoding: [0x62
 217   %res = call i64 @llvm.x86.avx512.cvtsd2usi64(<2 x double> %a0) ; <i64> [#uses=1]
 218   ret i64 %res
 219 }
 220 declare i64 @llvm.x86.avx512.cvtsd2usi64(<2 x double>) nounwind readnone
 221
 222 define <16 x float> @test_x86_vcvtph2ps_512(<16 x i16> %a0) {
 223   ; CHECK: vcvtph2ps
 224   %res = call <16 x float> @llvm.x86.avx512.vcvtph2ps.512(<16 x i16> %a0)
 225   ret <16 x float> %res
 226 }
 227 declare <16 x float> @llvm.x86.avx512.vcvtph2ps.512(<16 x i16>) nounwind readonly
 228
 229
 230 define <16 x i16> @test_x86_vcvtps2ph_256(<16 x float> %a0) {
 231   ; CHECK: vcvtps2ph
 232   %res = call <16 x i16> @llvm.x86.avx512.vcvtps2ph.512(<16 x float> %a0, i32 0)
 233   ret <16 x i16> %res
 234 }
 235 declare <16 x i16> @llvm.x86.avx512.vcvtps2ph.512(<16 x float>, i32) nounwind readonly
 236
 237 define <16 x float> @test_x86_vbroadcast_ss_512(i8* %a0) {
 238   ; CHECK: vbroadcastss
 239   %res = call <16 x float> @llvm.x86.avx512.vbroadcast.ss.512(i8* %a0) ; <<16 x float>> [#uses=1]
 240   ret <16 x float> %res
 241 }
 242 declare <16 x float> @llvm.x86.avx512.vbroadcast.ss.512(i8*) nounwind readonly
 243
 244 define <8 x double> @test_x86_vbroadcast_sd_512(i8* %a0) {
 245   ; CHECK: vbroadcastsd
 246   %res = call <8 x double> @llvm.x86.avx512.vbroadcast.sd.512(i8* %a0) ; <<8 x double>> [#uses=1]
 247   ret <8 x double> %res
 248 }
 249 declare <8 x double> @llvm.x86.avx512.vbroadcast.sd.512(i8*) nounwind readonly
 250
 251 define <16 x float> @test_x86_vbroadcast_ss_ps_512(<4 x float> %a0) {
 252   ; CHECK: vbroadcastss
 253   %res = call <16 x float> @llvm.x86.avx512.vbroadcast.ss.ps.512(<4 x float> %a0) ; <<16 x float>> [#uses=1]
 254   ret <16 x float> %res
 255 }
 256 declare <16 x float> @llvm.x86.avx512.vbroadcast.ss.ps.512(<4 x float>) nounwind readonly
 257
 258 define <8 x double> @test_x86_vbroadcast_sd_pd_512(<2 x double> %a0) {
 259   ; CHECK: vbroadcastsd
 260   %res = call <8 x double> @llvm.x86.avx512.vbroadcast.sd.pd.512(<2 x double> %a0) ; <<8 x double>> [#uses=1]
 261   ret <8 x double> %res
 262 }
 263 declare <8 x double> @llvm.x86.avx512.vbroadcast.sd.pd.512(<2 x double>) nounwind readonly
 264
 265 define <16 x i32> @test_x86_pbroadcastd_512(<4 x i32>  %a0) {
 266   ; CHECK: vpbroadcastd
 267   %res = call <16 x i32> @llvm.x86.avx512.pbroadcastd.512(<4 x i32> %a0) ; <<16 x i32>> [#uses=1]
 268   ret <16 x i32> %res
 269 }
 270 declare <16 x i32> @llvm.x86.avx512.pbroadcastd.512(<4 x i32>) nounwind readonly
 271
 272 define <16 x i32> @test_x86_pbroadcastd_i32_512(i32  %a0) {
 273   ; CHECK: vpbroadcastd
 274   %res = call <16 x i32> @llvm.x86.avx512.pbroadcastd.i32.512(i32 %a0) ; <<16 x i32>> [#uses=1]
 275   ret <16 x i32> %res
 276 }
 277 declare <16 x i32> @llvm.x86.avx512.pbroadcastd.i32.512(i32) nounwind readonly
 278
 279 define <8 x i64> @test_x86_pbroadcastq_512(<2 x i64> %a0) {
 280   ; CHECK: vpbroadcastq
 281   %res = call <8 x i64> @llvm.x86.avx512.pbroadcastq.512(<2 x i64> %a0) ; <<8 x i64>> [#uses=1]
 282   ret <8 x i64> %res
 283 }
 284 declare <8 x i64> @llvm.x86.avx512.pbroadcastq.512(<2 x i64>) nounwind readonly
 285
 286 define <8 x i64> @test_x86_pbroadcastq_i64_512(i64 %a0) {
 287   ; CHECK: vpbroadcastq
 288   %res = call <8 x i64> @llvm.x86.avx512.pbroadcastq.i64.512(i64 %a0) ; <<8 x i64>> [#uses=1]
 289   ret <8 x i64> %res
 290 }
 291 declare <8 x i64> @llvm.x86.avx512.pbroadcastq.i64.512(i64) nounwind readonly
 292
 293 define <16 x i32> @test_x86_pmaxu_d(<16 x i32> %a0, <16 x i32> %a1) {
 294   ; CHECK: vpmaxud
 295   %res = call <16 x i32> @llvm.x86.avx512.pmaxu.d(<16 x i32> %a0, <16 x i32> %a1) ; <<16 x i32>> [#uses=1]
 296   ret <16 x i32> %res
 297 }
 298 declare <16 x i32> @llvm.x86.avx512.pmaxu.d(<16 x i32>, <16 x i32>) nounwind readonly
 299
 300 define <8 x i64> @test_x86_pmaxu_q(<8 x i64> %a0, <8 x i64> %a1) {
 301   ; CHECK: vpmaxuq
 302   %res = call <8 x i64> @llvm.x86.avx512.pmaxu.q(<8 x i64> %a0, <8 x i64> %a1) ; <<8 x i64>> [#uses=1]
 303   ret <8 x i64> %res
 304 }
 305 declare <8 x i64> @llvm.x86.avx512.pmaxu.q(<8 x i64>, <8 x i64>) nounwind readonly
 306
 307 define <16 x i32> @test_x86_pmaxs_d(<16 x i32> %a0, <16 x i32> %a1) {
 308   ; CHECK: vpmaxsd
 309   %res = call <16 x i32> @llvm.x86.avx512.pmaxs.d(<16 x i32> %a0, <16 x i32> %a1) ; <<16 x i32>> [#uses=1]
 310   ret <16 x i32> %res
 311 }
 312 declare <16 x i32> @llvm.x86.avx512.pmaxs.d(<16 x i32>, <16 x i32>) nounwind readonly
 313
 314 define <8 x i64> @test_x86_pmaxs_q(<8 x i64> %a0, <8 x i64> %a1) {
 315   ; CHECK: vpmaxsq
 316   %res = call <8 x i64> @llvm.x86.avx512.pmaxs.q(<8 x i64> %a0, <8 x i64> %a1) ; <<8 x i64>> [#uses=1]
 317   ret <8 x i64> %res
 318 }
 319 declare <8 x i64> @llvm.x86.avx512.pmaxs.q(<8 x i64>, <8 x i64>) nounwind readonly
 320
 321 define <16 x i32> @test_x86_pminu_d(<16 x i32> %a0, <16 x i32> %a1) {
 322   ; CHECK: vpminud
 323   %res = call <16 x i32> @llvm.x86.avx512.pminu.d(<16 x i32> %a0, <16 x i32> %a1) ; <<16 x i32>> [#uses=1]
 324   ret <16 x i32> %res
 325 }
 326 declare <16 x i32> @llvm.x86.avx512.pminu.d(<16 x i32>, <16 x i32>) nounwind readonly
 327
 328 define <8 x i64> @test_x86_pminu_q(<8 x i64> %a0, <8 x i64> %a1) {
 329   ; CHECK: vpminuq
 330   %res = call <8 x i64> @llvm.x86.avx512.pminu.q(<8 x i64> %a0, <8 x i64> %a1) ; <<8 x i64>> [#uses=1]
 331   ret <8 x i64> %res
 332 }
 333 declare <8 x i64> @llvm.x86.avx512.pminu.q(<8 x i64>, <8 x i64>) nounwind readonly
 334
 335 define <16 x i32> @test_x86_pmins_d(<16 x i32> %a0, <16 x i32> %a1) {
 336   ; CHECK: vpminsd
 337   %res = call <16 x i32> @llvm.x86.avx512.pmins.d(<16 x i32> %a0, <16 x i32> %a1) ; <<16 x i32>> [#uses=1]
 338   ret <16 x i32> %res
 339 }
 340 declare <16 x i32> @llvm.x86.avx512.pmins.d(<16 x i32>, <16 x i32>) nounwind readonly
 341
 342 define <8 x i64> @test_x86_pmins_q(<8 x i64> %a0, <8 x i64> %a1) {
 343   ; CHECK: vpminsq
 344   %res = call <8 x i64> @llvm.x86.avx512.pmins.q(<8 x i64> %a0, <8 x i64> %a1) ; <<8 x i64>> [#uses=1]
 345   ret <8 x i64> %res
 346 }
 347 declare <8 x i64> @llvm.x86.avx512.pmins.q(<8 x i64>, <8 x i64>) nounwind readonly
 348
 349 define <16 x i32> @test_conflict_d(<16 x i32> %a) {
 350   ; CHECK: movw $-1, %ax
 351   ; CHECK: vpxor
 352   ; CHECK: vpconflictd
 353   %res = call <16 x i32> @llvm.x86.avx512.mask.conflict.d.512(<16 x i32> %a, <16 x i32> zeroinitializer, i16 -1)
 354   ret <16 x i32> %res
 355 }
 356
 357 declare <16 x i32> @llvm.x86.avx512.mask.conflict.d.512(<16 x i32>, <16 x i32>, i16) nounwind readonly
 358
 359 define <8 x i64> @test_conflict_q(<8 x i64> %a) {
 360   ; CHECK: movb $-1, %al
 361   ; CHECK: vpxor
 362   ; CHECK: vpconflictq
 363   %res = call <8 x i64> @llvm.x86.avx512.mask.conflict.q.512(<8 x i64> %a, <8 x i64> zeroinitializer, i8 -1)
 364   ret <8 x i64> %res
 365 }
 366
 367 declare <8 x i64> @llvm.x86.avx512.mask.conflict.q.512(<8 x i64>, <8 x i64>, i8) nounwind readonly
 368
 369
 370 define <16 x i32> @test_maskz_conflict_d(<16 x i32> %a, i16 %mask) {
 371   ; CHECK: vpconflictd
 372   %res = call <16 x i32> @llvm.x86.avx512.mask.conflict.d.512(<16 x i32> %a, <16 x i32> zeroinitializer, i16 %mask)
 373   ret <16 x i32> %res
 374 }
 375
 376 define <8 x i64> @test_mask_conflict_q(<8 x i64> %a, <8 x i64> %b, i8 %mask) {
 377   ; CHECK: vpconflictq
 378   %res = call <8 x i64> @llvm.x86.avx512.mask.conflict.q.512(<8 x i64> %a, <8 x i64> %b, i8 %mask)
 379   ret <8 x i64> %res
 380 }
 381
 382 define <16 x float> @test_x86_mask_blend_ps_512(i16 %a0, <16 x float> %a1, <16 x float> %a2) {
 383   ; CHECK: vblendmps
 384   %m0 = bitcast i16 %a0 to <16 x i1>
 385   %res = call <16 x float> @llvm.x86.avx512.mask.blend.ps.512(<16 x i1> %m0, <16 x float> %a1, <16 x float> %a2) ; <<16 x float>> [#uses=1]
 386   ret <16 x float> %res
 387 }
 388
 389 declare <16 x float> @llvm.x86.avx512.mask.blend.ps.512(<16 x i1> %a0, <16 x float> %a1, <16 x float> %a2) nounwind readonly
 390
 391 define <8 x double> @test_x86_mask_blend_pd_512(i8 %a0, <8 x double> %a1, <8 x double> %a2) {
 392   ; CHECK: vblendmpd
 393   %m0 = bitcast i8 %a0 to <8 x i1>
 394   %res = call <8 x double> @llvm.x86.avx512.mask.blend.pd.512(<8 x i1> %m0, <8 x double> %a1, <8 x double> %a2) ; <<8 x double>> [#uses=1]
 395   ret <8 x double> %res
 396 }
 397
 398 define <8 x double> @test_x86_mask_blend_pd_512_memop(<8 x double> %a, <8 x double>* %ptr, i8 %mask) {
 399   ; CHECK-LABEL: test_x86_mask_blend_pd_512_memop
 400   ; CHECK: vblendmpd {{.*}}, {{%zmm[0-9]}}, {{%zmm[0-9]}} {%k1}
 401   %vmask = bitcast i8 %mask to <8 x i1>
 402   %b = load <8 x double>* %ptr
 403   %res = call <8 x double> @llvm.x86.avx512.mask.blend.pd.512(<8 x i1> %vmask, <8 x double> %a, <8 x double> %b) ; <<8 x double>> [#uses=1]
 404   ret <8 x double> %res
 405 }
 406 declare <8 x double> @llvm.x86.avx512.mask.blend.pd.512(<8 x i1> %a0, <8 x double> %a1, <8 x double> %a2) nounwind readonly
 407
 408 define <16 x i32> @test_x86_mask_blend_d_512(i16 %a0, <16 x i32> %a1, <16 x i32> %a2) {
 409   ; CHECK: vpblendmd
 410   %m0 = bitcast i16 %a0 to <16 x i1>
 411   %res = call <16 x i32> @llvm.x86.avx512.mask.blend.d.512(<16 x i1> %m0, <16 x i32> %a1, <16 x i32> %a2) ; <<16 x i32>> [#uses=1]
 412   ret <16 x i32> %res
 413 }
 414 declare <16 x i32> @llvm.x86.avx512.mask.blend.d.512(<16 x i1> %a0, <16 x i32> %a1, <16 x i32> %a2) nounwind readonly
 415
 416 define <8 x i64> @test_x86_mask_blend_q_512(i8 %a0, <8 x i64> %a1, <8 x i64> %a2) {
 417   ; CHECK: vpblendmq
 418   %m0 = bitcast i8 %a0 to <8 x i1>
 419   %res = call <8 x i64> @llvm.x86.avx512.mask.blend.q.512(<8 x i1> %m0, <8 x i64> %a1, <8 x i64> %a2) ; <<8 x i64>> [#uses=1]
 420   ret <8 x i64> %res
 421 }
 422 declare <8 x i64> @llvm.x86.avx512.mask.blend.q.512(<8 x i1> %a0, <8 x i64> %a1, <8 x i64> %a2) nounwind readonly