Sparc: Perform leaf procedure optimization by default
[oota-llvm.git] / test / CodeGen / SPARC / 64cond.ll
1 ; RUN: llc < %s -mtriple=sparc64-pc-openbsd -disable-sparc-leaf-proc | FileCheck %s
2 ; Testing 64-bit conditionals. The sparc64 triple is an alias for sparcv9.
3
4 ; CHECK: cmpri
5 ; CHECK: subcc %i1, 1
6 ; CHECK: bpe %xcc,
7 define void @cmpri(i64* %p, i64 %x) {
8 entry:
9   %tobool = icmp eq i64 %x, 1
10   br i1 %tobool, label %if.end, label %if.then
11
12 if.then:
13   store i64 %x, i64* %p, align 8
14   br label %if.end
15
16 if.end:
17   ret void
18 }
19
20 ; CHECK: cmprr
21 ; CHECK: subcc %i1, %i2
22 ; CHECK: bpgu %xcc,
23 define void @cmprr(i64* %p, i64 %x, i64 %y) {
24 entry:
25   %tobool = icmp ugt i64 %x, %y
26   br i1 %tobool, label %if.end, label %if.then
27
28 if.then:
29   store i64 %x, i64* %p, align 8
30   br label %if.end
31
32 if.end:
33   ret void
34 }
35
36 ; CHECK: selecti32_xcc
37 ; CHECK: subcc %i0, %i1
38 ; CHECK: movg %xcc, %i2, %i3
39 ; CHECK: or %g0, %i3, %i0
40 define i32 @selecti32_xcc(i64 %x, i64 %y, i32 %a, i32 %b) {
41 entry:
42   %tobool = icmp sgt i64 %x, %y
43   %rv = select i1 %tobool, i32 %a, i32 %b
44   ret i32 %rv
45 }
46
47 ; CHECK: selecti64_xcc
48 ; CHECK: subcc %i0, %i1
49 ; CHECK: movg %xcc, %i2, %i3
50 ; CHECK: or %g0, %i3, %i0
51 define i64 @selecti64_xcc(i64 %x, i64 %y, i64 %a, i64 %b) {
52 entry:
53   %tobool = icmp sgt i64 %x, %y
54   %rv = select i1 %tobool, i64 %a, i64 %b
55   ret i64 %rv
56 }
57
58 ; CHECK: selecti64_icc
59 ; CHECK: subcc %i0, %i1
60 ; CHECK: movg %icc, %i2, %i3
61 ; CHECK: or %g0, %i3, %i0
62 define i64 @selecti64_icc(i32 %x, i32 %y, i64 %a, i64 %b) {
63 entry:
64   %tobool = icmp sgt i32 %x, %y
65   %rv = select i1 %tobool, i64 %a, i64 %b
66   ret i64 %rv
67 }
68
69 ; CHECK: selecti64_fcc
70 ; CHECK: fcmps %f1, %f3
71 ; CHECK: movul %fcc0, %i2, %i3
72 ; CHECK: or %g0, %i3, %i0
73 define i64 @selecti64_fcc(float %x, float %y, i64 %a, i64 %b) {
74 entry:
75   %tobool = fcmp ult float %x, %y
76   %rv = select i1 %tobool, i64 %a, i64 %b
77   ret i64 %rv
78 }
79
80 ; CHECK: selectf32_xcc
81 ; CHECK: subcc %i0, %i1
82 ; CHECK: fmovsg %xcc, %f5, %f7
83 ; CHECK: fmovs %f7, %f1
84 define float @selectf32_xcc(i64 %x, i64 %y, float %a, float %b) {
85 entry:
86   %tobool = icmp sgt i64 %x, %y
87   %rv = select i1 %tobool, float %a, float %b
88   ret float %rv
89 }
90
91 ; CHECK: selectf64_xcc
92 ; CHECK: subcc %i0, %i1
93 ; CHECK: fmovdg %xcc, %f4, %f6
94 ; CHECK: fmovd %f6, %f0
95 define double @selectf64_xcc(i64 %x, i64 %y, double %a, double %b) {
96 entry:
97   %tobool = icmp sgt i64 %x, %y
98   %rv = select i1 %tobool, double %a, double %b
99   ret double %rv
100 }
101
102 ; The MOVXCC instruction can't use %g0 for its tied operand.
103 ; CHECK: select_consti64_xcc
104 ; CHECK: subcc
105 ; CHECK: movg %xcc, 123, %i0
106 define i64 @select_consti64_xcc(i64 %x, i64 %y) {
107 entry:
108   %tobool = icmp sgt i64 %x, %y
109   %rv = select i1 %tobool, i64 123, i64 0
110   ret i64 %rv
111 }