[AArch64] Fix bug in prolog clobbering live reg when shrink wrapping.
[oota-llvm.git] / test / CodeGen / SPARC / 2008-10-10-InlineAsmMemoryOperand.ll
1 ; RUN: llc < %s -march=sparc -no-integrated-as
2 ; PR 1557
3
4 target datalayout = "E-p:32:32:32-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:32:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64-f128:128:128"
5 @llvm.global_ctors = appending global [1 x { i32, void ()* }] [ { i32, void ()* } { i32 65535, void ()* @set_fast_math } ]              ; <[1 x { i32, void ()* }]*> [#uses=0]
6
7 define internal void @set_fast_math() nounwind {
8 entry:
9         %fsr = alloca i32               ; <i32*> [#uses=4]
10         call void asm "st %fsr, $0", "=*m"(i32* %fsr) nounwind
11         %0 = load i32, i32* %fsr, align 4               ; <i32> [#uses=1]
12         %1 = or i32 %0, 4194304         ; <i32> [#uses=1]
13         store i32 %1, i32* %fsr, align 4
14         call void asm sideeffect "ld $0, %fsr", "*m"(i32* %fsr) nounwind
15         ret void
16 }