test/CodeGen/PowerPC/vsx.ll

   1 ; RUN: llc -mcpu=pwr7 -mattr=+vsx < %s | FileCheck %s
   2 target datalayout = "E-m:e-i64:64-n32:64"
   3 target triple = "powerpc64-unknown-linux-gnu"
   4
   5 define double @test1(double %a, double %b) {
   6 entry:
   7   %v = fmul double %a, %b
   8   ret double %v
   9
  10 ; CHECK-LABEL: @test1
  11 ; CHECK: xsmuldp 1, 1, 2
  12 ; CHECK: blr
  13 }
  14
  15 define double @test2(double %a, double %b) {
  16 entry:
  17   %v = fdiv double %a, %b
  18   ret double %v
  19
  20 ; CHECK-LABEL: @test2
  21 ; CHECK: xsdivdp 1, 1, 2
  22 ; CHECK: blr
  23 }
  24
  25 define double @test3(double %a, double %b) {
  26 entry:
  27   %v = fadd double %a, %b
  28   ret double %v
  29
  30 ; CHECK-LABEL: @test3
  31 ; CHECK: xsadddp 1, 1, 2
  32 ; CHECK: blr
  33 }
  34
  35 define <2 x double> @test4(<2 x double> %a, <2 x double> %b) {
  36 entry:
  37   %v = fadd <2 x double> %a, %b
  38   ret <2 x double> %v
  39
  40 ; CHECK-LABEL: @test4
  41 ; CHECK: xvadddp 34, 34, 35
  42 ; CHECK: blr
  43 }
  44
  45 define <4 x i32> @test5(<4 x i32> %a, <4 x i32> %b) {
  46 entry:
  47   %v = xor <4 x i32> %a, %b
  48   ret <4 x i32> %v
  49
  50 ; CHECK-LABEL: @test5
  51 ; CHECK: xxlxor 34, 34, 35
  52 ; CHECK: blr
  53 }
  54
  55 define <8 x i16> @test6(<8 x i16> %a, <8 x i16> %b) {
  56 entry:
  57   %v = xor <8 x i16> %a, %b
  58   ret <8 x i16> %v
  59
  60 ; CHECK-LABEL: @test6
  61 ; CHECK: xxlxor 34, 34, 35
  62 ; CHECK: blr
  63 }
  64
  65 define <16 x i8> @test7(<16 x i8> %a, <16 x i8> %b) {
  66 entry:
  67   %v = xor <16 x i8> %a, %b
  68   ret <16 x i8> %v
  69
  70 ; CHECK-LABEL: @test7
  71 ; CHECK: xxlxor 34, 34, 35
  72 ; CHECK: blr
  73 }
  74
  75 define <4 x i32> @test8(<4 x i32> %a, <4 x i32> %b) {
  76 entry:
  77   %v = or <4 x i32> %a, %b
  78   ret <4 x i32> %v
  79
  80 ; CHECK-LABEL: @test8
  81 ; CHECK: xxlor 34, 34, 35
  82 ; CHECK: blr
  83 }
  84
  85 define <8 x i16> @test9(<8 x i16> %a, <8 x i16> %b) {
  86 entry:
  87   %v = or <8 x i16> %a, %b
  88   ret <8 x i16> %v
  89
  90 ; CHECK-LABEL: @test9
  91 ; CHECK: xxlor 34, 34, 35
  92 ; CHECK: blr
  93 }
  94
  95 define <16 x i8> @test10(<16 x i8> %a, <16 x i8> %b) {
  96 entry:
  97   %v = or <16 x i8> %a, %b
  98   ret <16 x i8> %v
  99
 100 ; CHECK-LABEL: @test10
 101 ; CHECK: xxlor 34, 34, 35
 102 ; CHECK: blr
 103 }
 104
 105 define <4 x i32> @test11(<4 x i32> %a, <4 x i32> %b) {
 106 entry:
 107   %v = and <4 x i32> %a, %b
 108   ret <4 x i32> %v
 109
 110 ; CHECK-LABEL: @test11
 111 ; CHECK: xxland 34, 34, 35
 112 ; CHECK: blr
 113 }
 114
 115 define <8 x i16> @test12(<8 x i16> %a, <8 x i16> %b) {
 116 entry:
 117   %v = and <8 x i16> %a, %b
 118   ret <8 x i16> %v
 119
 120 ; CHECK-LABEL: @test12
 121 ; CHECK: xxland 34, 34, 35
 122 ; CHECK: blr
 123 }
 124
 125 define <16 x i8> @test13(<16 x i8> %a, <16 x i8> %b) {
 126 entry:
 127   %v = and <16 x i8> %a, %b
 128   ret <16 x i8> %v
 129
 130 ; CHECK-LABEL: @test13
 131 ; CHECK: xxland 34, 34, 35
 132 ; CHECK: blr
 133 }
 134
 135 define <4 x i32> @test14(<4 x i32> %a, <4 x i32> %b) {
 136 entry:
 137   %v = or <4 x i32> %a, %b
 138   %w = xor <4 x i32> %v, <i32 -1, i32 -1, i32 -1, i32 -1>
 139   ret <4 x i32> %w
 140
 141 ; CHECK-LABEL: @test14
 142 ; CHECK: xxlnor 34, 34, 35
 143 ; CHECK: blr
 144 }
 145
 146 define <8 x i16> @test15(<8 x i16> %a, <8 x i16> %b) {
 147 entry:
 148   %v = or <8 x i16> %a, %b
 149   %w = xor <8 x i16> %v, <i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1>
 150   ret <8 x i16> %w
 151
 152 ; CHECK-LABEL: @test15
 153 ; CHECK: xxlnor 34, 34, 35
 154 ; CHECK: blr
 155 }
 156
 157 define <16 x i8> @test16(<16 x i8> %a, <16 x i8> %b) {
 158 entry:
 159   %v = or <16 x i8> %a, %b
 160   %w = xor <16 x i8> %v, <i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1>
 161   ret <16 x i8> %w
 162
 163 ; CHECK-LABEL: @test16
 164 ; CHECK: xxlnor 34, 34, 35
 165 ; CHECK: blr
 166 }
 167
 168 define <4 x i32> @test17(<4 x i32> %a, <4 x i32> %b) {
 169 entry:
 170   %w = xor <4 x i32> %b, <i32 -1, i32 -1, i32 -1, i32 -1>
 171   %v = and <4 x i32> %a, %w
 172   ret <4 x i32> %v
 173
 174 ; CHECK-LABEL: @test17
 175 ; CHECK: xxlandc 34, 34, 35
 176 ; CHECK: blr
 177 }
 178
 179 define <8 x i16> @test18(<8 x i16> %a, <8 x i16> %b) {
 180 entry:
 181   %w = xor <8 x i16> %b, <i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1>
 182   %v = and <8 x i16> %a, %w
 183   ret <8 x i16> %v
 184
 185 ; CHECK-LABEL: @test18
 186 ; CHECK: xxlandc 34, 34, 35
 187 ; CHECK: blr
 188 }
 189
 190 define <16 x i8> @test19(<16 x i8> %a, <16 x i8> %b) {
 191 entry:
 192   %w = xor <16 x i8> %b, <i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1>
 193   %v = and <16 x i8> %a, %w
 194   ret <16 x i8> %v
 195
 196 ; CHECK-LABEL: @test19
 197 ; CHECK: xxlandc 34, 34, 35
 198 ; CHECK: blr
 199 }
 200
 201 define <4 x i32> @test20(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c, <4 x i32> %d) {
 202 entry:
 203   %m = icmp eq <4 x i32> %c, %d
 204   %v = select <4 x i1> %m, <4 x i32> %a, <4 x i32> %b
 205   ret <4 x i32> %v
 206
 207 ; CHECK-LABEL: @test20
 208 ; CHECK: vcmpequw {{[0-9]+}}, 4, 5
 209 ; CHECK: xxsel 34, 35, 34, {{[0-9]+}}
 210 ; CHECK: blr
 211 }
 212
 213 define <4 x float> @test21(<4 x float> %a, <4 x float> %b, <4 x float> %c, <4 x float> %d) {
 214 entry:
 215   %m = fcmp oeq <4 x float> %c, %d
 216   %v = select <4 x i1> %m, <4 x float> %a, <4 x float> %b
 217   ret <4 x float> %v
 218
 219 ; CHECK-LABEL: @test21
 220 ; CHECK: xvcmpeqsp [[V1:[0-9]+]], 36, 37
 221 ; CHECK: xxsel 34, 35, 34, [[V1]]
 222 ; CHECK: blr
 223 }
 224
 225 define <4 x float> @test22(<4 x float> %a, <4 x float> %b, <4 x float> %c, <4 x float> %d) {
 226 entry:
 227   %m = fcmp ueq <4 x float> %c, %d
 228   %v = select <4 x i1> %m, <4 x float> %a, <4 x float> %b
 229   ret <4 x float> %v
 230
 231 ; CHECK-LABEL: @test22
 232 ; CHECK-DAG: xvcmpeqsp {{[0-9]+}}, 37, 37
 233 ; CHECK-DAG: xvcmpeqsp {{[0-9]+}}, 36, 36
 234 ; CHECK-DAG: xvcmpeqsp {{[0-9]+}}, 36, 37
 235 ; CHECK-DAG: xxlnor
 236 ; CHECK-DAG: xxlnor
 237 ; CHECK-DAG: xxlor
 238 ; CHECK-DAG: xxlor
 239 ; CHECK: xxsel 34, 35, 34, {{[0-9]+}}
 240 ; CHECK: blr
 241 }
 242
 243 define <8 x i16> @test23(<8 x i16> %a, <8 x i16> %b, <8 x i16> %c, <8 x i16> %d) {
 244 entry:
 245   %m = icmp eq <8 x i16> %c, %d
 246   %v = select <8 x i1> %m, <8 x i16> %a, <8 x i16> %b
 247   ret <8 x i16> %v
 248
 249 ; CHECK-LABEL: @test23
 250 ; CHECK: vcmpequh {{[0-9]+}}, 4, 5
 251 ; CHECK: xxsel 34, 35, 34, {{[0-9]+}}
 252 ; CHECK: blr
 253 }
 254
 255 define <16 x i8> @test24(<16 x i8> %a, <16 x i8> %b, <16 x i8> %c, <16 x i8> %d) {
 256 entry:
 257   %m = icmp eq <16 x i8> %c, %d
 258   %v = select <16 x i1> %m, <16 x i8> %a, <16 x i8> %b
 259   ret <16 x i8> %v
 260
 261 ; CHECK-LABEL: @test24
 262 ; CHECK: vcmpequb {{[0-9]+}}, 4, 5
 263 ; CHECK: xxsel 34, 35, 34, {{[0-9]+}}
 264 ; CHECK: blr
 265 }
 266
 267 define <2 x double> @test25(<2 x double> %a, <2 x double> %b, <2 x double> %c, <2 x double> %d) {
 268 entry:
 269   %m = fcmp oeq <2 x double> %c, %d
 270   %v = select <2 x i1> %m, <2 x double> %a, <2 x double> %b
 271   ret <2 x double> %v
 272
 273 ; CHECK-LABEL: @test25
 274 ; CHECK: xvcmpeqdp [[V1:[0-9]+]], 36, 37
 275 ; CHECK: xxsel 34, 35, 34, [[V1]]
 276 ; CHECK: blr
 277 }
 278
 279 define <2 x i64> @test26(<2 x i64> %a, <2 x i64> %b) {
 280   %v = add <2 x i64> %a, %b
 281   ret <2 x i64> %v
 282
 283 ; CHECK-LABEL: @test26
 284
 285 ; Make sure we use only two stores (one for each operand).
 286 ; CHECK: stxvd2x 35,
 287 ; CHECK: stxvd2x 34,
 288 ; CHECK-NOT: stxvd2x
 289
 290 ; FIXME: The code quality here is not good; just make sure we do something for now.
 291 ; CHECK: add
 292 ; CHECK: add
 293 ; CHECK: blr
 294 }
 295
 296 define <2 x i64> @test27(<2 x i64> %a, <2 x i64> %b) {
 297   %v = and <2 x i64> %a, %b
 298   ret <2 x i64> %v
 299
 300 ; CHECK-LABEL: @test27
 301 ; CHECK: xxland 34, 34, 35
 302 ; CHECK: blr
 303 }
 304
 305 define <2 x double> @test28(<2 x double>* %a) {
 306   %v = load <2 x double>* %a, align 16
 307   ret <2 x double> %v
 308
 309 ; CHECK-LABEL: @test28
 310 ; CHECK: lxvd2x 34, 0, 3
 311 ; CHECK: blr
 312 }
 313
 314 define void @test29(<2 x double>* %a, <2 x double> %b) {
 315   store <2 x double> %b, <2 x double>* %a, align 16
 316   ret void
 317
 318 ; CHECK-LABEL: @test29
 319 ; CHECK: stxvd2x 34, 0, 3
 320 ; CHECK: blr
 321 }
 322
 323 define <2 x double> @test28u(<2 x double>* %a) {
 324   %v = load <2 x double>* %a, align 8
 325   ret <2 x double> %v
 326
 327 ; CHECK-LABEL: @test28u
 328 ; CHECK: lxvd2x 34, 0, 3
 329 ; CHECK: blr
 330 }
 331
 332 define void @test29u(<2 x double>* %a, <2 x double> %b) {
 333   store <2 x double> %b, <2 x double>* %a, align 8
 334   ret void
 335
 336 ; CHECK-LABEL: @test29u
 337 ; CHECK: stxvd2x 34, 0, 3
 338 ; CHECK: blr
 339 }
 340
 341 define <2 x i64> @test30(<2 x i64>* %a) {
 342   %v = load <2 x i64>* %a, align 16
 343   ret <2 x i64> %v
 344
 345 ; CHECK-LABEL: @test30
 346 ; CHECK: lxvd2x 34, 0, 3
 347 ; CHECK: blr
 348 }
 349
 350 define void @test31(<2 x i64>* %a, <2 x i64> %b) {
 351   store <2 x i64> %b, <2 x i64>* %a, align 16
 352   ret void
 353
 354 ; CHECK-LABEL: @test31
 355 ; CHECK: stxvd2x 34, 0, 3
 356 ; CHECK: blr
 357 }
 358
 359 define <4 x float> @test32(<4 x float>* %a) {
 360   %v = load <4 x float>* %a, align 16
 361   ret <4 x float> %v
 362
 363 ; CHECK-LABEL: @test32
 364 ; CHECK: lxvw4x 34, 0, 3
 365 ; CHECK: blr
 366 }
 367
 368 define void @test33(<4 x float>* %a, <4 x float> %b) {
 369   store <4 x float> %b, <4 x float>* %a, align 16
 370   ret void
 371
 372 ; CHECK-LABEL: @test33
 373 ; CHECK: stxvw4x 34, 0, 3
 374 ; CHECK: blr
 375 }
 376
 377 define <4 x float> @test32u(<4 x float>* %a) {
 378   %v = load <4 x float>* %a, align 8
 379   ret <4 x float> %v
 380
 381 ; CHECK-LABEL: @test32u
 382 ; CHECK-DAG: lvsl
 383 ; CHECK-DAG: lvx
 384 ; CHECK-DAG: lvx
 385 ; CHECK: vperm 2,
 386 ; CHECK: blr
 387 }
 388
 389 define void @test33u(<4 x float>* %a, <4 x float> %b) {
 390   store <4 x float> %b, <4 x float>* %a, align 8
 391   ret void
 392
 393 ; CHECK-LABEL: @test33u
 394 ; CHECK: stxvw4x 34, 0, 3
 395 ; CHECK: blr
 396 }
 397
 398 define <4 x i32> @test34(<4 x i32>* %a) {
 399   %v = load <4 x i32>* %a, align 16
 400   ret <4 x i32> %v
 401
 402 ; CHECK-LABEL: @test34
 403 ; CHECK: lxvw4x 34, 0, 3
 404 ; CHECK: blr
 405 }
 406
 407 define void @test35(<4 x i32>* %a, <4 x i32> %b) {
 408   store <4 x i32> %b, <4 x i32>* %a, align 16
 409   ret void
 410
 411 ; CHECK-LABEL: @test35
 412 ; CHECK: stxvw4x 34, 0, 3
 413 ; CHECK: blr
 414 }
 415
 416 define <2 x double> @test40(<2 x i64> %a) {
 417   %v = uitofp <2 x i64> %a to <2 x double>
 418   ret <2 x double> %v
 419
 420 ; CHECK-LABEL: @test40
 421 ; CHECK: xvcvuxddp 34, 34
 422 ; CHECK: blr
 423 }
 424
 425 define <2 x double> @test41(<2 x i64> %a) {
 426   %v = sitofp <2 x i64> %a to <2 x double>
 427   ret <2 x double> %v
 428
 429 ; CHECK-LABEL: @test41
 430 ; CHECK: xvcvsxddp 34, 34
 431 ; CHECK: blr
 432 }
 433
 434 define <2 x i64> @test42(<2 x double> %a) {
 435   %v = fptoui <2 x double> %a to <2 x i64>
 436   ret <2 x i64> %v
 437
 438 ; CHECK-LABEL: @test42
 439 ; CHECK: xvcvdpuxds 34, 34
 440 ; CHECK: blr
 441 }
 442
 443 define <2 x i64> @test43(<2 x double> %a) {
 444   %v = fptosi <2 x double> %a to <2 x i64>
 445   ret <2 x i64> %v
 446
 447 ; CHECK-LABEL: @test43
 448 ; CHECK: xvcvdpsxds 34, 34
 449 ; CHECK: blr
 450 }
 451
 452 define <2 x float> @test44(<2 x i64> %a) {
 453   %v = uitofp <2 x i64> %a to <2 x float>
 454   ret <2 x float> %v
 455
 456 ; CHECK-LABEL: @test44
 457 ; FIXME: The code quality here looks pretty bad.
 458 ; CHECK: blr
 459 }
 460
 461 define <2 x float> @test45(<2 x i64> %a) {
 462   %v = sitofp <2 x i64> %a to <2 x float>
 463   ret <2 x float> %v
 464
 465 ; CHECK-LABEL: @test45
 466 ; FIXME: The code quality here looks pretty bad.
 467 ; CHECK: blr
 468 }
 469
 470 define <2 x i64> @test46(<2 x float> %a) {
 471   %v = fptoui <2 x float> %a to <2 x i64>
 472   ret <2 x i64> %v
 473
 474 ; CHECK-LABEL: @test46
 475 ; FIXME: The code quality here looks pretty bad.
 476 ; CHECK: blr
 477 }
 478
 479 define <2 x i64> @test47(<2 x float> %a) {
 480   %v = fptosi <2 x float> %a to <2 x i64>
 481   ret <2 x i64> %v
 482
 483 ; CHECK-LABEL: @test47
 484 ; FIXME: The code quality here looks pretty bad.
 485 ; CHECK: blr
 486 }
 487
 488 define <2 x double> @test50(double* %a) {
 489   %v = load double* %a, align 8
 490   %w = insertelement <2 x double> undef, double %v, i32 0
 491   %x = insertelement <2 x double> %w, double %v, i32 1
 492   ret <2 x double> %x
 493
 494 ; CHECK-LABEL: @test50
 495 ; CHECK: lxvdsx 34, 0, 3
 496 ; CHECK: blr
 497 }
 498
 499 define <2 x double> @test51(<2 x double> %a, <2 x double> %b) {
 500   %v = shufflevector <2 x double> %a, <2 x double> %b, <2 x i32> <i32 0, i32 0>
 501   ret <2 x double> %v
 502
 503 ; CHECK-LABEL: @test51
 504 ; CHECK: xxpermdi 34, 34, 34, 0
 505 ; CHECK: blr
 506 }
 507
 508 define <2 x double> @test52(<2 x double> %a, <2 x double> %b) {
 509   %v = shufflevector <2 x double> %a, <2 x double> %b, <2 x i32> <i32 0, i32 2>
 510   ret <2 x double> %v
 511
 512 ; CHECK-LABEL: @test52
 513 ; CHECK: xxpermdi 34, 34, 35, 0
 514 ; CHECK: blr
 515 }
 516
 517 define <2 x double> @test53(<2 x double> %a, <2 x double> %b) {
 518   %v = shufflevector <2 x double> %a, <2 x double> %b, <2 x i32> <i32 2, i32 0>
 519   ret <2 x double> %v
 520
 521 ; CHECK-LABEL: @test53
 522 ; CHECK: xxpermdi 34, 35, 34, 0
 523 ; CHECK: blr
 524 }
 525
 526 define <2 x double> @test54(<2 x double> %a, <2 x double> %b) {
 527   %v = shufflevector <2 x double> %a, <2 x double> %b, <2 x i32> <i32 1, i32 2>
 528   ret <2 x double> %v
 529
 530 ; CHECK-LABEL: @test54
 531 ; CHECK: xxpermdi 34, 34, 35, 2
 532 ; CHECK: blr
 533 }
 534
 535 define <2 x double> @test55(<2 x double> %a, <2 x double> %b) {
 536   %v = shufflevector <2 x double> %a, <2 x double> %b, <2 x i32> <i32 1, i32 3>
 537   ret <2 x double> %v
 538
 539 ; CHECK-LABEL: @test55
 540 ; CHECK: xxpermdi 34, 34, 35, 3
 541 ; CHECK: blr
 542 }
 543
 544 define <2 x i64> @test56(<2 x i64> %a, <2 x i64> %b) {
 545   %v = shufflevector <2 x i64> %a, <2 x i64> %b, <2 x i32> <i32 1, i32 3>
 546   ret <2 x i64> %v
 547
 548 ; CHECK-LABEL: @test56
 549 ; CHECK: xxpermdi 34, 34, 35, 3
 550 ; CHECK: blr
 551 }
 552
 553 define <2 x i64> @test60(<2 x i64> %a, <2 x i64> %b) {
 554   %v = shl <2 x i64> %a, %b
 555   ret <2 x i64> %v
 556
 557 ; CHECK-LABEL: @test60
 558 ; This should scalarize, and the current code quality is not good.
 559 ; CHECK: stxvd2x
 560 ; CHECK: stxvd2x
 561 ; CHECK: sld
 562 ; CHECK: sld
 563 ; CHECK: lxvd2x
 564 ; CHECK: blr
 565 }
 566
 567 define <2 x i64> @test61(<2 x i64> %a, <2 x i64> %b) {
 568   %v = lshr <2 x i64> %a, %b
 569   ret <2 x i64> %v
 570
 571 ; CHECK-LABEL: @test61
 572 ; This should scalarize, and the current code quality is not good.
 573 ; CHECK: stxvd2x
 574 ; CHECK: stxvd2x
 575 ; CHECK: srd
 576 ; CHECK: srd
 577 ; CHECK: lxvd2x
 578 ; CHECK: blr
 579 }
 580
 581 define <2 x i64> @test62(<2 x i64> %a, <2 x i64> %b) {
 582   %v = ashr <2 x i64> %a, %b
 583   ret <2 x i64> %v
 584
 585 ; CHECK-LABEL: @test62
 586 ; This should scalarize, and the current code quality is not good.
 587 ; CHECK: stxvd2x
 588 ; CHECK: stxvd2x
 589 ; CHECK: srad
 590 ; CHECK: srad
 591 ; CHECK: lxvd2x
 592 ; CHECK: blr
 593 }
 594
 595 define double @test63(<2 x double> %a) {
 596   %v = extractelement <2 x double> %a, i32 0
 597   ret double %v
 598
 599 ; CHECK-LABEL: @test63
 600 ; CHECK: xxlor 1, 34, 34
 601 ; CHECK: blr
 602 }
 603
 604 define double @test64(<2 x double> %a) {
 605   %v = extractelement <2 x double> %a, i32 1
 606   ret double %v
 607
 608 ; CHECK-LABEL: @test64
 609 ; CHECK: xxpermdi 1, 34, 34, 2
 610 ; CHECK: blr
 611 }
 612
 613 define <2 x i1> @test65(<2 x i64> %a, <2 x i64> %b) {
 614   %w = icmp eq <2 x i64> %a, %b
 615   ret <2 x i1> %w
 616
 617 ; CHECK-LABEL: @test65
 618 ; CHECK: vcmpequw 2, 2, 3
 619 ; CHECK: blr
 620 }
 621
 622 define <2 x i1> @test66(<2 x i64> %a, <2 x i64> %b) {
 623   %w = icmp ne <2 x i64> %a, %b
 624   ret <2 x i1> %w
 625
 626 ; CHECK-LABEL: @test66
 627 ; CHECK: vcmpequw {{[0-9]+}}, 2, 3
 628 ; CHECK: xxlnor 34, {{[0-9]+}}, {{[0-9]+}}
 629 ; CHECK: blr
 630 }
 631
 632 define <2 x i1> @test67(<2 x i64> %a, <2 x i64> %b) {
 633   %w = icmp ult <2 x i64> %a, %b
 634   ret <2 x i1> %w
 635
 636 ; CHECK-LABEL: @test67
 637 ; This should scalarize, and the current code quality is not good.
 638 ; CHECK: stxvd2x
 639 ; CHECK: stxvd2x
 640 ; CHECK: cmpld
 641 ; CHECK: cmpld
 642 ; CHECK: lxvd2x
 643 ; CHECK: blr
 644 }
 645
 646 define <2 x double> @test68(<2 x i32> %a) {
 647   %w = sitofp <2 x i32> %a to <2 x double>
 648   ret <2 x double> %w
 649
 650 ; CHECK-LABEL: @test68
 651 ; CHECK: xxsldwi [[V1:[0-9]+]], 34, 34, 1
 652 ; CHECK: xvcvsxwdp 34, [[V1]]
 653 ; CHECK: blr
 654 }
 655
 656 define <2 x double> @test69(<2 x i16> %a) {
 657   %w = sitofp <2 x i16> %a to <2 x double>
 658   ret <2 x double> %w
 659
 660 ; CHECK-LABEL: @test69
 661 ; CHECK: vspltisw [[V1:[0-9]+]], 8
 662 ; CHECK: vadduwm [[V2:[0-9]+]], [[V1]], [[V1]]
 663 ; CHECK: vslw [[V3:[0-9]+]], 2, [[V2]]
 664 ; CHECK: vsraw {{[0-9]+}}, [[V3]], [[V2]]
 665 ; CHECK: xxsldwi [[V4:[0-9]+]], {{[0-9]+}}, {{[0-9]+}}, 1
 666 ; CHECK: xvcvsxwdp 34, [[V4]]
 667 ; CHECK: blr
 668 }
 669
 670 define <2 x double> @test70(<2 x i8> %a) {
 671   %w = sitofp <2 x i8> %a to <2 x double>
 672   ret <2 x double> %w
 673
 674 ; CHECK-LABEL: @test70
 675 ; CHECK: vspltisw [[V1:[0-9]+]], 12
 676 ; CHECK: vadduwm [[V2:[0-9]+]], [[V1]], [[V1]]
 677 ; CHECK: vslw [[V3:[0-9]+]], 2, [[V2]]
 678 ; CHECK: vsraw {{[0-9]+}}, [[V3]], [[V2]]
 679 ; CHECK: xxsldwi [[V4:[0-9]+]], {{[0-9]+}}, {{[0-9]+}}, 1
 680 ; CHECK: xvcvsxwdp 34, [[V4]]
 681 ; CHECK: blr
 682 }
 683
 684 define <2 x i32> @test80(i32 %v) {
 685   %b1 = insertelement <2 x i32> undef, i32 %v, i32 0
 686   %b2 = shufflevector <2 x i32> %b1, <2 x i32> undef, <2 x i32> zeroinitializer
 687   %i = add <2 x i32> %b2, <i32 2, i32 3>
 688   ret <2 x i32> %i
 689
 690 ; CHECK-LABEL: @test80
 691 ; CHECK-DAG: addi [[R1:[0-9]+]], 3, 3
 692 ; CHECK-DAG: addi [[R2:[0-9]+]], 1, -16
 693 ; CHECK-DAG: addi [[R3:[0-9]+]], 3, 2
 694 ; CHECK: std [[R1]], -8(1)
 695 ; CHECK: std [[R3]], -16(1)
 696 ; CHECK: lxvd2x 34, 0, [[R2]]
 697 ; CHECK-NOT: stxvd2x
 698 ; CHECK: blr
 699 }
 700
 701 define <2 x double> @test81(<4 x float> %b) {
 702   %w = bitcast <4 x float> %b to <2 x double>
 703   ret <2 x double> %w
 704
 705 ; CHECK-LABEL: @test81
 706 ; CHECK: blr
 707 }
 708