test/CodeGen/PowerPC/vsx-ldst.ll

   1 ; RUN: llc -mcpu=pwr8 -mattr=+vsx -O2 -mtriple=powerpc64-unknown-linux-gnu < %s > %t
   2 ; RUN: grep lxvw4x < %t | count 3
   3 ; RUN: grep lxvd2x < %t | count 3
   4 ; RUN: grep stxvw4x < %t | count 3
   5 ; RUN: grep stxvd2x < %t | count 3
   6 ; RUN: llc -mcpu=pwr8 -mattr=+vsx -O0 -fast-isel=1 -mtriple=powerpc64-unknown-linux-gnu < %s > %t
   7 ; RUN: grep lxvw4x < %t | count 3
   8 ; RUN: grep lxvd2x < %t | count 3
   9 ; RUN: grep stxvw4x < %t | count 3
  10 ; RUN: grep stxvd2x < %t | count 3
  11
  12 ; RUN: llc -mcpu=pwr8 -mattr=+vsx -O2 -mtriple=powerpc64le-unknown-linux-gnu < %s > %t
  13 ; RUN: grep lxvd2x < %t | count 6
  14 ; RUN: grep stxvd2x < %t | count 6
  15
  16 @vsi = global <4 x i32> <i32 -1, i32 2, i32 -3, i32 4>, align 16
  17 @vui = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
  18 @vf = global <4 x float> <float -1.500000e+00, float 2.500000e+00, float -3.500000e+00, float 4.500000e+00>, align 16
  19 @vsll = global <2 x i64> <i64 255, i64 -937>, align 16
  20 @vull = global <2 x i64> <i64 1447, i64 2894>, align 16
  21 @vd = global <2 x double> <double 3.500000e+00, double -7.500000e+00>, align 16
  22 @res_vsi = common global <4 x i32> zeroinitializer, align 16
  23 @res_vui = common global <4 x i32> zeroinitializer, align 16
  24 @res_vf = common global <4 x float> zeroinitializer, align 16
  25 @res_vsll = common global <2 x i64> zeroinitializer, align 16
  26 @res_vull = common global <2 x i64> zeroinitializer, align 16
  27 @res_vd = common global <2 x double> zeroinitializer, align 16
  28
  29 ; Function Attrs: nounwind
  30 define void @test1() {
  31 entry:
  32   %0 = load <4 x i32>, <4 x i32>* @vsi, align 16
  33   %1 = load <4 x i32>, <4 x i32>* @vui, align 16
  34   %2 = load <4 x i32>, <4 x i32>* bitcast (<4 x float>* @vf to <4 x i32>*), align 16
  35   %3 = load <2 x double>, <2 x double>* bitcast (<2 x i64>* @vsll to <2 x double>*), align 16
  36   %4 = load <2 x double>, <2 x double>* bitcast (<2 x i64>* @vull to <2 x double>*), align 16
  37   %5 = load <2 x double>, <2 x double>* @vd, align 16
  38   store <4 x i32> %0, <4 x i32>* @res_vsi, align 16
  39   store <4 x i32> %1, <4 x i32>* @res_vui, align 16
  40   store <4 x i32> %2, <4 x i32>* bitcast (<4 x float>* @res_vf to <4 x i32>*), align 16
  41   store <2 x double> %3, <2 x double>* bitcast (<2 x i64>* @res_vsll to <2 x double>*), align 16
  42   store <2 x double> %4, <2 x double>* bitcast (<2 x i64>* @res_vull to <2 x double>*), align 16
  43   store <2 x double> %5, <2 x double>* @res_vd, align 16
  44   ret void
  45 }