test/CodeGen/PowerPC/rlwinm2.ll

   1 ; All of these ands and shifts should be folded into rlw[i]nm instructions
   2 ; RUN: llvm-as < %s | llc -march=ppc32 | not grep and &&
   3 ; RUN: llvm-as < %s | llc -march=ppc32 | not grep srawi &&
   4 ; RUN: llvm-as < %s | llc -march=ppc32 | not grep srwi &&
   5 ; RUN: llvm-as < %s | llc -march=ppc32 | not grep slwi &&
   6 ; RUN: llvm-as < %s | llc -march=ppc32 | grep rlwnm | wc -l | grep 1 &&
   7 ; RUN: llvm-as < %s | llc -march=ppc32 | grep rlwinm | wc -l | grep 1
   8
   9 define i32 @test1(i32 %X, i32 %Y) {
  10 entry:
  11         %tmp = trunc i32 %Y to i8               ; <i8> [#uses=2]
  12         %tmp1 = shl i32 %X, %Y          ; <i32> [#uses=1]
  13         %tmp2 = sub i32 32, %Y          ; <i8> [#uses=1]
  14         %tmp3 = lshr i32 %X, %tmp2              ; <i32> [#uses=1]
  15         %tmp4 = or i32 %tmp1, %tmp3             ; <i32> [#uses=1]
  16         %tmp6 = and i32 %tmp4, 127              ; <i32> [#uses=1]
  17         ret i32 %tmp6
  18 }
  19
  20 define i32 @test2(i32 %X) {
  21 entry:
  22         %tmp1 = lshr i32 %X, 27         ; <i32> [#uses=1]
  23         %tmp2 = shl i32 %X, 5           ; <i32> [#uses=1]
  24         %tmp2.masked = and i32 %tmp2, 96                ; <i32> [#uses=1]
  25         %tmp5 = or i32 %tmp1, %tmp2.masked              ; <i32> [#uses=1]
  26         ret i32 %tmp5
  27 }