llvm/test/CodeGen/AArch64/tailcall_misched_graph.ll: s/REQUIRE/REQUIRES/
[oota-llvm.git] / test / CodeGen / PowerPC / rlwimi-and.ll
1 ; RUN: llc -mcpu=pwr7 -mattr=-crbits < %s | FileCheck %s
2 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
3 target triple = "powerpc64-bgq-linux"
4
5 define void @test() align 2 {
6 entry:
7   br i1 undef, label %codeRepl1, label %codeRepl31
8
9 codeRepl1:                                        ; preds = %entry
10   br i1 undef, label %codeRepl4, label %codeRepl29
11
12 codeRepl4:                                        ; preds = %codeRepl1
13   br i1 undef, label %codeRepl12, label %codeRepl17
14
15 codeRepl12:                                       ; preds = %codeRepl4
16   unreachable
17
18 codeRepl17:                                       ; preds = %codeRepl4
19   %0 = load i8, i8* undef, align 2
20   %1 = and i8 %0, 1
21   %not.tobool.i.i.i = icmp eq i8 %1, 0
22   %2 = select i1 %not.tobool.i.i.i, i16 0, i16 256
23   %3 = load i8, i8* undef, align 1
24   %4 = and i8 %3, 1
25   %not.tobool.i.1.i.i = icmp eq i8 %4, 0
26   %rvml38.sroa.1.1.insert.ext = select i1 %not.tobool.i.1.i.i, i16 0, i16 1
27   %rvml38.sroa.0.0.insert.insert = or i16 %rvml38.sroa.1.1.insert.ext, %2
28   store i16 %rvml38.sroa.0.0.insert.insert, i16* undef, align 2
29   unreachable
30
31 ; CHECK: @test
32 ; CHECK: clrlwi [[R1:[0-9]+]], {{[0-9]+}}, 31
33 ; CHECK: rlwimi [[R1]], {{[0-9]+}}, 8, 23, 23
34
35 codeRepl29:                                       ; preds = %codeRepl1
36   unreachable
37
38 codeRepl31:                                       ; preds = %entry
39   ret void
40 }
41