llvm/test/CodeGen/AArch64/tailcall_misched_graph.ll: s/REQUIRE/REQUIRES/
[oota-llvm.git] / test / CodeGen / PowerPC / pr15630.ll
1 ; RUN: llc -mcpu=pwr7 -O0 < %s | FileCheck %s
2
3 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v128:128:128-n32:64"
4 target triple = "powerpc64-unknown-linux-gnu"
5
6 define weak_odr void @_D4core6atomic49__T11atomicStoreVE4core6atomic11MemoryOrder3ThThZ11atomicStoreFNaNbKOhhZv(i8* %val_arg, i8 zeroext %newval_arg) {
7 entry:
8   %newval = alloca i8
9   %ordering = alloca i32, align 4
10   store i8 %newval_arg, i8* %newval
11   %tmp = load i8, i8* %newval
12   store atomic volatile i8 %tmp, i8* %val_arg seq_cst, align 1
13   ret void
14 }
15
16 ; CHECK: sync
17 ; CHECK: stb