llvm/test/CodeGen/AArch64/tailcall_misched_graph.ll: s/REQUIRE/REQUIRES/
[oota-llvm.git] / test / CodeGen / PowerPC / mcm-7.ll
1 ; RUN: llc -mcpu=pwr7 -O0 -code-model=medium < %s | FileCheck %s
2 ; RUN: llc -mcpu=pwr7 -O0 -code-model=large < %s | FileCheck %s
3
4 ; Test correct code generation for medium and large code model
5 ; for loading a function address.
6
7 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
8 target triple = "powerpc64-unknown-linux-gnu"
9
10 define i8* @test_fnaddr() nounwind {
11 entry:
12   %func = alloca i32 (i32)*, align 8
13   store i32 (i32)* @foo, i32 (i32)** %func, align 8
14   %0 = load i32 (i32)*, i32 (i32)** %func, align 8
15   %1 = bitcast i32 (i32)* %0 to i8*
16   ret i8* %1
17 }
18
19 declare signext i32 @foo(i32 signext)
20
21 ; CHECK-LABEL: test_fnaddr:
22 ; CHECK: addis [[REG1:[0-9]+]], 2, .LC[[TOCNUM:[0-9]+]]@toc@ha
23 ; CHECK: ld [[REG2:[0-9]+]], .LC[[TOCNUM]]@toc@l([[REG1]])
24 ; CHECK: .section .toc
25 ; CHECK: .LC[[TOCNUM]]:
26 ; CHECK: .tc {{[a-z0-9A-Z_.]+}}[TC],{{[a-z0-9A-Z_.]+}}