test/CodeGen/Mips/msa/3r-p.ll

   1 ; RUN: llc -march=mips -mattr=+msa < %s | FileCheck %s
   2
   3 @llvm_mips_pckev_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
   4 @llvm_mips_pckev_b_ARG2 = global <16 x i8> <i8 16, i8 17, i8 18, i8 19, i8 20, i8 21, i8 22, i8 23, i8 24, i8 25, i8 26, i8 27, i8 28, i8 29, i8 30, i8 31>, align 16
   5 @llvm_mips_pckev_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
   6
   7 define void @llvm_mips_pckev_b_test() nounwind {
   8 entry:
   9   %0 = load <16 x i8>* @llvm_mips_pckev_b_ARG1
  10   %1 = load <16 x i8>* @llvm_mips_pckev_b_ARG2
  11   %2 = tail call <16 x i8> @llvm.mips.pckev.b(<16 x i8> %0, <16 x i8> %1)
  12   store <16 x i8> %2, <16 x i8>* @llvm_mips_pckev_b_RES
  13   ret void
  14 }
  15
  16 declare <16 x i8> @llvm.mips.pckev.b(<16 x i8>, <16 x i8>) nounwind
  17
  18 ; CHECK: llvm_mips_pckev_b_test:
  19 ; CHECK: ld.b
  20 ; CHECK: ld.b
  21 ; CHECK: pckev.b
  22 ; CHECK: st.b
  23 ; CHECK: .size llvm_mips_pckev_b_test
  24 ;
  25 @llvm_mips_pckev_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
  26 @llvm_mips_pckev_h_ARG2 = global <8 x i16> <i16 8, i16 9, i16 10, i16 11, i16 12, i16 13, i16 14, i16 15>, align 16
  27 @llvm_mips_pckev_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
  28
  29 define void @llvm_mips_pckev_h_test() nounwind {
  30 entry:
  31   %0 = load <8 x i16>* @llvm_mips_pckev_h_ARG1
  32   %1 = load <8 x i16>* @llvm_mips_pckev_h_ARG2
  33   %2 = tail call <8 x i16> @llvm.mips.pckev.h(<8 x i16> %0, <8 x i16> %1)
  34   store <8 x i16> %2, <8 x i16>* @llvm_mips_pckev_h_RES
  35   ret void
  36 }
  37
  38 declare <8 x i16> @llvm.mips.pckev.h(<8 x i16>, <8 x i16>) nounwind
  39
  40 ; CHECK: llvm_mips_pckev_h_test:
  41 ; CHECK: ld.h
  42 ; CHECK: ld.h
  43 ; CHECK: pckev.h
  44 ; CHECK: st.h
  45 ; CHECK: .size llvm_mips_pckev_h_test
  46 ;
  47 @llvm_mips_pckev_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
  48 @llvm_mips_pckev_w_ARG2 = global <4 x i32> <i32 4, i32 5, i32 6, i32 7>, align 16
  49 @llvm_mips_pckev_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
  50
  51 define void @llvm_mips_pckev_w_test() nounwind {
  52 entry:
  53   %0 = load <4 x i32>* @llvm_mips_pckev_w_ARG1
  54   %1 = load <4 x i32>* @llvm_mips_pckev_w_ARG2
  55   %2 = tail call <4 x i32> @llvm.mips.pckev.w(<4 x i32> %0, <4 x i32> %1)
  56   store <4 x i32> %2, <4 x i32>* @llvm_mips_pckev_w_RES
  57   ret void
  58 }
  59
  60 declare <4 x i32> @llvm.mips.pckev.w(<4 x i32>, <4 x i32>) nounwind
  61
  62 ; CHECK: llvm_mips_pckev_w_test:
  63 ; CHECK: ld.w
  64 ; CHECK: ld.w
  65 ; CHECK: pckev.w
  66 ; CHECK: st.w
  67 ; CHECK: .size llvm_mips_pckev_w_test
  68 ;
  69 @llvm_mips_pckev_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
  70 @llvm_mips_pckev_d_ARG2 = global <2 x i64> <i64 2, i64 3>, align 16
  71 @llvm_mips_pckev_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
  72
  73 define void @llvm_mips_pckev_d_test() nounwind {
  74 entry:
  75   %0 = load <2 x i64>* @llvm_mips_pckev_d_ARG1
  76   %1 = load <2 x i64>* @llvm_mips_pckev_d_ARG2
  77   %2 = tail call <2 x i64> @llvm.mips.pckev.d(<2 x i64> %0, <2 x i64> %1)
  78   store <2 x i64> %2, <2 x i64>* @llvm_mips_pckev_d_RES
  79   ret void
  80 }
  81
  82 declare <2 x i64> @llvm.mips.pckev.d(<2 x i64>, <2 x i64>) nounwind
  83
  84 ; CHECK: llvm_mips_pckev_d_test:
  85 ; CHECK: ld.d
  86 ; CHECK: ld.d
  87 ; CHECK: pckev.d
  88 ; CHECK: st.d
  89 ; CHECK: .size llvm_mips_pckev_d_test
  90 ;
  91 @llvm_mips_pckod_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
  92 @llvm_mips_pckod_b_ARG2 = global <16 x i8> <i8 16, i8 17, i8 18, i8 19, i8 20, i8 21, i8 22, i8 23, i8 24, i8 25, i8 26, i8 27, i8 28, i8 29, i8 30, i8 31>, align 16
  93 @llvm_mips_pckod_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
  94
  95 define void @llvm_mips_pckod_b_test() nounwind {
  96 entry:
  97   %0 = load <16 x i8>* @llvm_mips_pckod_b_ARG1
  98   %1 = load <16 x i8>* @llvm_mips_pckod_b_ARG2
  99   %2 = tail call <16 x i8> @llvm.mips.pckod.b(<16 x i8> %0, <16 x i8> %1)
 100   store <16 x i8> %2, <16 x i8>* @llvm_mips_pckod_b_RES
 101   ret void
 102 }
 103
 104 declare <16 x i8> @llvm.mips.pckod.b(<16 x i8>, <16 x i8>) nounwind
 105
 106 ; CHECK: llvm_mips_pckod_b_test:
 107 ; CHECK: ld.b
 108 ; CHECK: ld.b
 109 ; CHECK: pckod.b
 110 ; CHECK: st.b
 111 ; CHECK: .size llvm_mips_pckod_b_test
 112 ;
 113 @llvm_mips_pckod_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
 114 @llvm_mips_pckod_h_ARG2 = global <8 x i16> <i16 8, i16 9, i16 10, i16 11, i16 12, i16 13, i16 14, i16 15>, align 16
 115 @llvm_mips_pckod_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
 116
 117 define void @llvm_mips_pckod_h_test() nounwind {
 118 entry:
 119   %0 = load <8 x i16>* @llvm_mips_pckod_h_ARG1
 120   %1 = load <8 x i16>* @llvm_mips_pckod_h_ARG2
 121   %2 = tail call <8 x i16> @llvm.mips.pckod.h(<8 x i16> %0, <8 x i16> %1)
 122   store <8 x i16> %2, <8 x i16>* @llvm_mips_pckod_h_RES
 123   ret void
 124 }
 125
 126 declare <8 x i16> @llvm.mips.pckod.h(<8 x i16>, <8 x i16>) nounwind
 127
 128 ; CHECK: llvm_mips_pckod_h_test:
 129 ; CHECK: ld.h
 130 ; CHECK: ld.h
 131 ; CHECK: pckod.h
 132 ; CHECK: st.h
 133 ; CHECK: .size llvm_mips_pckod_h_test
 134 ;
 135 @llvm_mips_pckod_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
 136 @llvm_mips_pckod_w_ARG2 = global <4 x i32> <i32 4, i32 5, i32 6, i32 7>, align 16
 137 @llvm_mips_pckod_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
 138
 139 define void @llvm_mips_pckod_w_test() nounwind {
 140 entry:
 141   %0 = load <4 x i32>* @llvm_mips_pckod_w_ARG1
 142   %1 = load <4 x i32>* @llvm_mips_pckod_w_ARG2
 143   %2 = tail call <4 x i32> @llvm.mips.pckod.w(<4 x i32> %0, <4 x i32> %1)
 144   store <4 x i32> %2, <4 x i32>* @llvm_mips_pckod_w_RES
 145   ret void
 146 }
 147
 148 declare <4 x i32> @llvm.mips.pckod.w(<4 x i32>, <4 x i32>) nounwind
 149
 150 ; CHECK: llvm_mips_pckod_w_test:
 151 ; CHECK: ld.w
 152 ; CHECK: ld.w
 153 ; CHECK: pckod.w
 154 ; CHECK: st.w
 155 ; CHECK: .size llvm_mips_pckod_w_test
 156 ;
 157 @llvm_mips_pckod_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
 158 @llvm_mips_pckod_d_ARG2 = global <2 x i64> <i64 2, i64 3>, align 16
 159 @llvm_mips_pckod_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
 160
 161 define void @llvm_mips_pckod_d_test() nounwind {
 162 entry:
 163   %0 = load <2 x i64>* @llvm_mips_pckod_d_ARG1
 164   %1 = load <2 x i64>* @llvm_mips_pckod_d_ARG2
 165   %2 = tail call <2 x i64> @llvm.mips.pckod.d(<2 x i64> %0, <2 x i64> %1)
 166   store <2 x i64> %2, <2 x i64>* @llvm_mips_pckod_d_RES
 167   ret void
 168 }
 169
 170 declare <2 x i64> @llvm.mips.pckod.d(<2 x i64>, <2 x i64>) nounwind
 171
 172 ; CHECK: llvm_mips_pckod_d_test:
 173 ; CHECK: ld.d
 174 ; CHECK: ld.d
 175 ; CHECK: pckod.d
 176 ; CHECK: st.d
 177 ; CHECK: .size llvm_mips_pckod_d_test
 178 ;