test/CodeGen/Mips/mips64instrs.ll

   1 ; RUN: llc -march=mips64el -mcpu=mips4 -verify-machineinstrs < %s | FileCheck -check-prefix=CHECK -check-prefix=MIPS4 %s
   2 ; RUN: llc -march=mips64el -mcpu=mips64 -verify-machineinstrs < %s | FileCheck -check-prefix=CHECK -check-prefix=MIPS64 %s
   3
   4 @gll0 = common global i64 0, align 8
   5 @gll1 = common global i64 0, align 8
   6
   7 define i64 @f0(i64 %a0, i64 %a1) nounwind readnone {
   8 entry:
   9 ; CHECK: daddu
  10   %add = add nsw i64 %a1, %a0
  11   ret i64 %add
  12 }
  13
  14 define i64 @f1(i64 %a0, i64 %a1) nounwind readnone {
  15 entry:
  16 ; CHECK: dsubu
  17   %sub = sub nsw i64 %a0, %a1
  18   ret i64 %sub
  19 }
  20
  21 define i64 @f4(i64 %a0, i64 %a1) nounwind readnone {
  22 entry:
  23 ; CHECK: and
  24   %and = and i64 %a1, %a0
  25   ret i64 %and
  26 }
  27
  28 define i64 @f5(i64 %a0, i64 %a1) nounwind readnone {
  29 entry:
  30 ; CHECK: or
  31   %or = or i64 %a1, %a0
  32   ret i64 %or
  33 }
  34
  35 define i64 @f6(i64 %a0, i64 %a1) nounwind readnone {
  36 entry:
  37 ; CHECK: xor
  38   %xor = xor i64 %a1, %a0
  39   ret i64 %xor
  40 }
  41
  42 define i64 @f7(i64 %a0) nounwind readnone {
  43 entry:
  44 ; CHECK: daddiu ${{[0-9]+}}, ${{[0-9]+}}, 20
  45   %add = add nsw i64 %a0, 20
  46   ret i64 %add
  47 }
  48
  49 define i64 @f8(i64 %a0) nounwind readnone {
  50 entry:
  51 ; CHECK: daddiu ${{[0-9]+}}, ${{[0-9]+}}, -20
  52   %sub = add nsw i64 %a0, -20
  53   ret i64 %sub
  54 }
  55
  56 define i64 @f9(i64 %a0) nounwind readnone {
  57 entry:
  58 ; CHECK: andi ${{[0-9]+}}, ${{[0-9]+}}, 20
  59   %and = and i64 %a0, 20
  60   ret i64 %and
  61 }
  62
  63 define i64 @f10(i64 %a0) nounwind readnone {
  64 entry:
  65 ; CHECK: ori ${{[0-9]+}}, ${{[0-9]+}}, 20
  66   %or = or i64 %a0, 20
  67   ret i64 %or
  68 }
  69
  70 define i64 @f11(i64 %a0) nounwind readnone {
  71 entry:
  72 ; CHECK: xori ${{[0-9]+}}, ${{[0-9]+}}, 20
  73   %xor = xor i64 %a0, 20
  74   ret i64 %xor
  75 }
  76
  77 define i64 @f12(i64 %a, i64 %b) nounwind readnone {
  78 entry:
  79 ; CHECK: mult
  80   %mul = mul nsw i64 %b, %a
  81   ret i64 %mul
  82 }
  83
  84 define i64 @f13(i64 %a, i64 %b) nounwind readnone {
  85 entry:
  86 ; CHECK: mult
  87   %mul = mul i64 %b, %a
  88   ret i64 %mul
  89 }
  90
  91 define i64 @f14(i64 %a, i64 %b) nounwind readnone {
  92 entry:
  93 ; CHECK-LABEL: f14:
  94 ; CHECK: ddiv $zero, ${{[0-9]+}}, $[[R0:[0-9]+]]
  95 ; CHECK: teq $[[R0]], $zero, 7
  96 ; CHECK: mflo
  97   %0 = load i64* @gll0, align 8
  98   %1 = load i64* @gll1, align 8
  99   %div = sdiv i64 %0, %1
 100   ret i64 %div
 101 }
 102
 103 define i64 @f15() nounwind readnone {
 104 entry:
 105 ; CHECK-LABEL: f15:
 106 ; CHECK: ddivu $zero, ${{[0-9]+}}, $[[R0:[0-9]+]]
 107 ; CHECK: teq $[[R0]], $zero, 7
 108 ; CHECK: mflo
 109   %0 = load i64* @gll0, align 8
 110   %1 = load i64* @gll1, align 8
 111   %div = udiv i64 %0, %1
 112   ret i64 %div
 113 }
 114
 115 define i64 @f16(i64 %a, i64 %b) nounwind readnone {
 116 entry:
 117 ; CHECK-LABEL: f16:
 118 ; CHECK: ddiv $zero, ${{[0-9]+}}, $[[R0:[0-9]+]]
 119 ; CHECK: teq $[[R0]], $zero, 7
 120 ; CHECK: mfhi
 121   %rem = srem i64 %a, %b
 122   ret i64 %rem
 123 }
 124
 125 define i64 @f17(i64 %a, i64 %b) nounwind readnone {
 126 entry:
 127 ; CHECK-LABEL: f17:
 128 ; CHECK: ddivu $zero, ${{[0-9]+}}, $[[R0:[0-9]+]]
 129 ; CHECK: teq $[[R0]], $zero, 7
 130 ; CHECK: mfhi
 131   %rem = urem i64 %a, %b
 132   ret i64 %rem
 133 }
 134
 135 declare i64 @llvm.ctlz.i64(i64, i1) nounwind readnone
 136
 137 define i64 @f18(i64 %X) nounwind readnone {
 138 entry:
 139 ; CHECK-LABEL: f18:
 140
 141 ; The MIPS4 version is too long to reasonably test. At least check we don't get dclz
 142 ; MIPS4-NOT: dclz
 143
 144 ; MIPS64: dclz $2, $4
 145   %tmp1 = tail call i64 @llvm.ctlz.i64(i64 %X, i1 true)
 146   ret i64 %tmp1
 147 }
 148
 149 define i64 @f19(i64 %X) nounwind readnone {
 150 entry:
 151 ; CHECK-LABEL: f19:
 152
 153 ; The MIPS4 version is too long to reasonably test. At least check we don't get dclo
 154 ; MIPS4-NOT: dclo
 155
 156 ; MIPS64: dclo $2, $4
 157   %neg = xor i64 %X, -1
 158   %tmp1 = tail call i64 @llvm.ctlz.i64(i64 %neg, i1 true)
 159   ret i64 %tmp1
 160 }
 161
 162 define i64 @f20(i64 %a, i64 %b) nounwind readnone {
 163 entry:
 164 ; CHECK-LABEL: f20:
 165 ; CHECK: nor
 166   %or = or i64 %b, %a
 167   %neg = xor i64 %or, -1
 168   ret i64 %neg
 169 }