test/CodeGen/Mips/divrem.ll

   1 ; RUN: llc -march=mips -verify-machineinstrs < %s |\
   2 ; RUN: FileCheck %s -check-prefix=TRAP
   3 ; RUN: llc -march=mips -mno-check-zero-division < %s |\
   4 ; RUN: FileCheck %s -check-prefix=NOCHECK
   5
   6 ; TRAP-LABEL: sdiv1:
   7 ; TRAP: div $zero, ${{[0-9]+}}, $[[R0:[0-9]+]]
   8 ; TRAP: teq $[[R0]], $zero, 7
   9 ; TRAP: mflo
  10
  11 ; NOCHECK-LABEL: sdiv1:
  12 ; NOCHECK-NOT: teq
  13 ; NOCHECK: .end sdiv1
  14
  15 @g0 = common global i32 0, align 4
  16 @g1 = common global i32 0, align 4
  17
  18 define i32 @sdiv1(i32 %a0, i32 %a1) nounwind readnone {
  19 entry:
  20   %div = sdiv i32 %a0, %a1
  21   ret i32 %div
  22 }
  23
  24 ; TRAP-LABEL: srem1:
  25 ; TRAP: div $zero, ${{[0-9]+}}, $[[R0:[0-9]+]]
  26 ; TRAP: teq $[[R0]], $zero, 7
  27 ; TRAP: mfhi
  28
  29 define i32 @srem1(i32 %a0, i32 %a1) nounwind readnone {
  30 entry:
  31   %rem = srem i32 %a0, %a1
  32   ret i32 %rem
  33 }
  34
  35 ; TRAP-LABEL: udiv1:
  36 ; TRAP: divu $zero, ${{[0-9]+}}, $[[R0:[0-9]+]]
  37 ; TRAP: teq $[[R0]], $zero, 7
  38 ; TRAP: mflo
  39
  40 define i32 @udiv1(i32 %a0, i32 %a1) nounwind readnone {
  41 entry:
  42   %div = udiv i32 %a0, %a1
  43   ret i32 %div
  44 }
  45
  46 ; TRAP-LABEL: urem1:
  47 ; TRAP: divu $zero, ${{[0-9]+}}, $[[R0:[0-9]+]]
  48 ; TRAP: teq $[[R0]], $zero, 7
  49 ; TRAP: mfhi
  50
  51 define i32 @urem1(i32 %a0, i32 %a1) nounwind readnone {
  52 entry:
  53   %rem = urem i32 %a0, %a1
  54   ret i32 %rem
  55 }
  56
  57 ; TRAP: div $zero,
  58 define i32 @sdivrem1(i32 %a0, i32 %a1, i32* nocapture %r) nounwind {
  59 entry:
  60   %rem = srem i32 %a0, %a1
  61   store i32 %rem, i32* %r, align 4
  62   %div = sdiv i32 %a0, %a1
  63   ret i32 %div
  64 }
  65
  66 ; TRAP: divu $zero,
  67 define i32 @udivrem1(i32 %a0, i32 %a1, i32* nocapture %r) nounwind {
  68 entry:
  69   %rem = urem i32 %a0, %a1
  70   store i32 %rem, i32* %r, align 4
  71   %div = udiv i32 %a0, %a1
  72   ret i32 %div
  73 }
  74
  75 define i32 @killFlags() {
  76 entry:
  77   %0 = load i32* @g0, align 4
  78   %1 = load i32* @g1, align 4
  79   %div = sdiv i32 %0, %1
  80   ret i32 %div
  81 }