test/CodeGen/MIR/ARM/expected-closing-brace.mir

   1 # RUN: not llc -mtriple thumbv7-apple-ios -start-after block-placement -stop-after block-placement -o /dev/null %s 2>&1 | FileCheck %s
   2
   3 --- |
   4   @G = external global i32
   5
   6   define i32 @test1(i32 %a) {
   7   entry:
   8     br label %foo
   9
  10   foo:
  11     %cmp = icmp sgt i32 %a, -78
  12     %. = zext i1 %cmp to i32
  13     br i1 %cmp, label %if.then, label %if.else
  14
  15   if.then:
  16     ret i32 %.
  17
  18   if.else:
  19     %b = load i32, i32* @G
  20     %c = add i32 %b, 1
  21     br label %foo
  22   }
  23 ...
  24 ---
  25 name:            test1
  26 tracksRegLiveness: true
  27 liveins:
  28   - { reg: '%r0' }
  29 body: |
  30   bb.0.entry:
  31     successors: %bb.1.foo
  32     liveins: %r0
  33   bb.1.foo:
  34     successors: %bb.2.if.then, %bb.1.foo
  35     liveins: %r0
  36
  37     t2CMNri %r0, 78, 14, _, implicit-def %cpsr
  38     %r1 = t2MOVi 0, 14, _, _
  39     BUNDLE implicit-def dead %itstate, implicit-def %r1, implicit killed %cpsr {
  40       t2IT 12, 8, implicit-def %itstate
  41       %r1 = t2MOVi 1, 12, killed %cpsr, _, implicit killed %itstate
  42     t2CMNri %r0, 77, 14, _, implicit-def %cpsr
  43     t2Bcc %bb.1.foo, 11, killed %cpsr
  44   ; CHECK: [[@LINE+1]]:3: expected '}'
  45   bb.2.if.then:
  46     liveins: %r1
  47
  48     %r0 = tMOVr killed %r1, 14, _
  49     tBX_RET 14, _, implicit killed %r0
  50 ...