llvm/test/CodeGen/AArch64/tailcall_misched_graph.ll: s/REQUIRE/REQUIRES/
[oota-llvm.git] / test / CodeGen / Hexagon / tfr-to-combine.ll
1 ; RUN: llc -march=hexagon -mcpu=hexagonv5  -O3 < %s | FileCheck %s
2
3 ; Check that we combine TFRs and TFRIs into COMBINEs.
4
5 @a = external global i16
6 @b = external global i16
7 @c = external global i16
8
9 ; Function Attrs: nounwind
10 define i64 @test1() #0 {
11 ; CHECK: combine(#10, #0)
12 entry:
13   store i16 0, i16* @a, align 2
14   store i16 10, i16* @b, align 2
15   ret i64 10
16 }
17
18 ; Function Attrs: nounwind
19 define i64 @test2() #0 {
20 ; CHECK: combine(#0, r{{[0-9]+}})
21 entry:
22   store i16 0, i16* @a, align 2
23   %0 = load i16, i16* @c, align 2
24   %conv2 = zext i16 %0 to i64
25   ret i64 %conv2
26 }
27
28 ; Function Attrs: nounwind
29 define i64 @test4() #0 {
30 ; CHECK: combine(#0, #100)
31 entry:
32   store i16 100, i16* @b, align 2
33   store i16 0, i16* @a, align 2
34   ret i64 0
35 }