llvm/test/CodeGen/AArch64/tailcall_misched_graph.ll: s/REQUIRE/REQUIRES/
[oota-llvm.git] / test / CodeGen / Hexagon / pred-absolute-store.ll
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
2 ; Check that we are able to predicate instructions with abosolute
3 ; addressing mode.
4 ; CHECK: if ({{!*}}p{{[0-2]}}.new) memw(##gvar) = r{{[0-9]+}}
5
6 @gvar = external global i32
7 define i32 @test2(i32 %a, i32 %b) nounwind {
8 entry:
9   %cmp = icmp eq i32 %a, %b
10   br i1 %cmp, label %if.then, label %if.end
11
12 if.then:
13   store i32 %a, i32* @gvar, align 4
14   br label %if.end
15
16 if.end:
17   ret i32 %b
18 }