ARM stm/ldm instructions require more than one register in the register list.
[oota-llvm.git] / test / CodeGen / ARM / str_pre-2.ll
1 ; RUN: llc < %s -mtriple=arm-linux-gnu | FileCheck %s
2
3 @b = external global i64*
4
5 define i64 @t(i64 %a) nounwind readonly {
6 entry:
7 ; CHECK: str lr, [sp, #-4]!
8 ; CHECK: ldr lr, [sp], #4
9         %0 = load i64** @b, align 4
10         %1 = load i64* %0, align 4
11         %2 = mul i64 %1, %a
12         ret i64 %2
13 }