test/CodeGen/ARM/optselect-regclass.ll

   1 ; RUN: llc < %s -march=arm -mcpu=swift -verify-machineinstrs
   2 %union.opcode.0.2.5.8.15.28 = type { i32 }
   3
   4 @opcode = external global %union.opcode.0.2.5.8.15.28, align 4
   5 @operands = external hidden global [50 x i8], align 4
   6 @.str86 = external hidden unnamed_addr constant [13 x i8], align 1
   7
   8 ; Function Attrs: nounwind ssp
   9 define void @xfr() {
  10 entry:
  11   %bf.load4 = load i32* getelementptr inbounds (%union.opcode.0.2.5.8.15.28* @opcode, i32 0, i32 0), align 4
  12   %bf.clear10 = and i32 %bf.load4, 65535
  13   %and11 = and i32 %bf.load4, 32768
  14   %tobool12 = icmp ne i32 %and11, 0
  15   %cond13 = select i1 %tobool12, i32 1073676288, i32 0
  16   %or = or i32 %cond13, %bf.clear10
  17   %shl = shl nuw i32 %or, 2
  18   %add = add i32 0, %shl
  19   tail call void (i8*, i32, i32, i8*, ...)* @__sprintf_chk(i8* getelementptr inbounds ([50 x i8]* @operands, i32 0, i32 0), i32 0, i32 50, i8* getelementptr inbounds ([13 x i8]* @.str86, i32 0, i32 0), i32 undef, i32 undef, i32 %add)
  20   ret void
  21 }
  22
  23 declare void @__sprintf_chk(i8*, i32, i32, i8*, ...)