test/CodeGen/AMDGPU/schedule-fs-loop-nested.ll

   1 ;RUN: llc < %s -march=r600 -mcpu=cayman -stress-sched -verify-misched -verify-machineinstrs
   2 ;REQUIRES: asserts
   3
   4 define void @main() {
   5 main_body:
   6   %0 = load <4 x float>, <4 x float> addrspace(9)* null
   7   %1 = extractelement <4 x float> %0, i32 3
   8   %2 = fptosi float %1 to i32
   9   %3 = bitcast i32 %2 to float
  10   %4 = bitcast float %3 to i32
  11   %5 = sdiv i32 %4, 4
  12   %6 = bitcast i32 %5 to float
  13   %7 = bitcast float %6 to i32
  14   %8 = mul i32 %7, 4
  15   %9 = bitcast i32 %8 to float
  16   %10 = bitcast float %9 to i32
  17   %11 = sub i32 0, %10
  18   %12 = bitcast i32 %11 to float
  19   %13 = bitcast float %3 to i32
  20   %14 = bitcast float %12 to i32
  21   %15 = add i32 %13, %14
  22   %16 = bitcast i32 %15 to float
  23   %17 = load <4 x float>, <4 x float> addrspace(9)* null
  24   %18 = extractelement <4 x float> %17, i32 0
  25   %19 = load <4 x float>, <4 x float> addrspace(9)* null
  26   %20 = extractelement <4 x float> %19, i32 1
  27   %21 = load <4 x float>, <4 x float> addrspace(9)* null
  28   %22 = extractelement <4 x float> %21, i32 2
  29   br label %LOOP
  30
  31 LOOP:                                             ; preds = %IF31, %main_body
  32   %temp12.0 = phi float [ 0.000000e+00, %main_body ], [ %47, %IF31 ]
  33   %temp6.0 = phi float [ %22, %main_body ], [ %temp6.1, %IF31 ]
  34   %temp5.0 = phi float [ %20, %main_body ], [ %temp5.1, %IF31 ]
  35   %temp4.0 = phi float [ %18, %main_body ], [ %temp4.1, %IF31 ]
  36   %23 = bitcast float %temp12.0 to i32
  37   %24 = bitcast float %6 to i32
  38   %25 = icmp sge i32 %23, %24
  39   %26 = sext i1 %25 to i32
  40   %27 = bitcast i32 %26 to float
  41   %28 = bitcast float %27 to i32
  42   %29 = icmp ne i32 %28, 0
  43   br i1 %29, label %IF, label %LOOP29
  44
  45 IF:                                               ; preds = %LOOP
  46   %30 = call float @llvm.AMDIL.clamp.(float %temp4.0, float 0.000000e+00, float 1.000000e+00)
  47   %31 = call float @llvm.AMDIL.clamp.(float %temp5.0, float 0.000000e+00, float 1.000000e+00)
  48   %32 = call float @llvm.AMDIL.clamp.(float %temp6.0, float 0.000000e+00, float 1.000000e+00)
  49   %33 = call float @llvm.AMDIL.clamp.(float 1.000000e+00, float 0.000000e+00, float 1.000000e+00)
  50   %34 = insertelement <4 x float> undef, float %30, i32 0
  51   %35 = insertelement <4 x float> %34, float %31, i32 1
  52   %36 = insertelement <4 x float> %35, float %32, i32 2
  53   %37 = insertelement <4 x float> %36, float %33, i32 3
  54   call void @llvm.R600.store.swizzle(<4 x float> %37, i32 0, i32 0)
  55   ret void
  56
  57 LOOP29:                                           ; preds = %LOOP, %ENDIF30
  58   %temp6.1 = phi float [ %temp4.1, %ENDIF30 ], [ %temp6.0, %LOOP ]
  59   %temp5.1 = phi float [ %temp6.1, %ENDIF30 ], [ %temp5.0, %LOOP ]
  60   %temp4.1 = phi float [ %temp5.1, %ENDIF30 ], [ %temp4.0, %LOOP ]
  61   %temp20.0 = phi float [ %50, %ENDIF30 ], [ 0.000000e+00, %LOOP ]
  62   %38 = bitcast float %temp20.0 to i32
  63   %39 = bitcast float %16 to i32
  64   %40 = icmp sge i32 %38, %39
  65   %41 = sext i1 %40 to i32
  66   %42 = bitcast i32 %41 to float
  67   %43 = bitcast float %42 to i32
  68   %44 = icmp ne i32 %43, 0
  69   br i1 %44, label %IF31, label %ENDIF30
  70
  71 IF31:                                             ; preds = %LOOP29
  72   %45 = bitcast float %temp12.0 to i32
  73   %46 = add i32 %45, 1
  74   %47 = bitcast i32 %46 to float
  75   br label %LOOP
  76
  77 ENDIF30:                                          ; preds = %LOOP29
  78   %48 = bitcast float %temp20.0 to i32
  79   %49 = add i32 %48, 1
  80   %50 = bitcast i32 %49 to float
  81   br label %LOOP29
  82 }
  83
  84 declare float @llvm.AMDIL.clamp.(float, float, float) #0
  85
  86 declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32)
  87
  88 attributes #0 = { readnone }