test/CodeGen/AMDGPU/ctpop64.ll

   1 ; RUN: llc -march=amdgcn -mcpu=SI -verify-machineinstrs < %s | FileCheck -check-prefix=SI -check-prefix=GCN -check-prefix=FUNC %s
   2 ; RUN: llc -march=amdgcn -mcpu=tonga -verify-machineinstrs < %s | FileCheck -check-prefix=VI -check-prefix=GCN -check-prefix=FUNC %s
   3
   4 declare i64 @llvm.ctpop.i64(i64) nounwind readnone
   5 declare <2 x i64> @llvm.ctpop.v2i64(<2 x i64>) nounwind readnone
   6 declare <4 x i64> @llvm.ctpop.v4i64(<4 x i64>) nounwind readnone
   7 declare <8 x i64> @llvm.ctpop.v8i64(<8 x i64>) nounwind readnone
   8 declare <16 x i64> @llvm.ctpop.v16i64(<16 x i64>) nounwind readnone
   9
  10 ; FUNC-LABEL: {{^}}s_ctpop_i64:
  11 ; SI: s_load_dwordx2 [[SVAL:s\[[0-9]+:[0-9]+\]]], s{{\[[0-9]+:[0-9]+\]}}, 0xb
  12 ; VI: s_load_dwordx2 [[SVAL:s\[[0-9]+:[0-9]+\]]], s{{\[[0-9]+:[0-9]+\]}}, 0x2c
  13 ; GCN: s_bcnt1_i32_b64 [[SRESULT:s[0-9]+]], [[SVAL]]
  14 ; GCN: v_mov_b32_e32 [[VRESULT:v[0-9]+]], [[SRESULT]]
  15 ; GCN: buffer_store_dword [[VRESULT]],
  16 ; GCN: s_endpgm
  17 define void @s_ctpop_i64(i32 addrspace(1)* noalias %out, i64 %val) nounwind {
  18   %ctpop = call i64 @llvm.ctpop.i64(i64 %val) nounwind readnone
  19   %truncctpop = trunc i64 %ctpop to i32
  20   store i32 %truncctpop, i32 addrspace(1)* %out, align 4
  21   ret void
  22 }
  23
  24 ; FUNC-LABEL: {{^}}v_ctpop_i64:
  25 ; GCN: buffer_load_dwordx2 v{{\[}}[[LOVAL:[0-9]+]]:[[HIVAL:[0-9]+]]{{\]}},
  26 ; GCN: v_bcnt_u32_b32_e64 [[MIDRESULT:v[0-9]+]], v[[LOVAL]], 0
  27 ; SI-NEXT: v_bcnt_u32_b32_e32 [[RESULT:v[0-9]+]], v[[HIVAL]], [[MIDRESULT]]
  28 ; VI-NEXT: v_bcnt_u32_b32_e64 [[RESULT:v[0-9]+]], v[[HIVAL]], [[MIDRESULT]]
  29 ; GCN: buffer_store_dword [[RESULT]],
  30 ; GCN: s_endpgm
  31 define void @v_ctpop_i64(i32 addrspace(1)* noalias %out, i64 addrspace(1)* noalias %in) nounwind {
  32   %val = load i64, i64 addrspace(1)* %in, align 8
  33   %ctpop = call i64 @llvm.ctpop.i64(i64 %val) nounwind readnone
  34   %truncctpop = trunc i64 %ctpop to i32
  35   store i32 %truncctpop, i32 addrspace(1)* %out, align 4
  36   ret void
  37 }
  38
  39 ; FUNC-LABEL: {{^}}s_ctpop_v2i64:
  40 ; GCN: s_bcnt1_i32_b64
  41 ; GCN: s_bcnt1_i32_b64
  42 ; GCN: s_endpgm
  43 define void @s_ctpop_v2i64(<2 x i32> addrspace(1)* noalias %out, <2 x i64> %val) nounwind {
  44   %ctpop = call <2 x i64> @llvm.ctpop.v2i64(<2 x i64> %val) nounwind readnone
  45   %truncctpop = trunc <2 x i64> %ctpop to <2 x i32>
  46   store <2 x i32> %truncctpop, <2 x i32> addrspace(1)* %out, align 8
  47   ret void
  48 }
  49
  50 ; FUNC-LABEL: {{^}}s_ctpop_v4i64:
  51 ; GCN: s_bcnt1_i32_b64
  52 ; GCN: s_bcnt1_i32_b64
  53 ; GCN: s_bcnt1_i32_b64
  54 ; GCN: s_bcnt1_i32_b64
  55 ; GCN: s_endpgm
  56 define void @s_ctpop_v4i64(<4 x i32> addrspace(1)* noalias %out, <4 x i64> %val) nounwind {
  57   %ctpop = call <4 x i64> @llvm.ctpop.v4i64(<4 x i64> %val) nounwind readnone
  58   %truncctpop = trunc <4 x i64> %ctpop to <4 x i32>
  59   store <4 x i32> %truncctpop, <4 x i32> addrspace(1)* %out, align 16
  60   ret void
  61 }
  62
  63 ; FUNC-LABEL: {{^}}v_ctpop_v2i64:
  64 ; GCN: v_bcnt_u32_b32
  65 ; GCN: v_bcnt_u32_b32
  66 ; GCN: v_bcnt_u32_b32
  67 ; GCN: v_bcnt_u32_b32
  68 ; GCN: s_endpgm
  69 define void @v_ctpop_v2i64(<2 x i32> addrspace(1)* noalias %out, <2 x i64> addrspace(1)* noalias %in) nounwind {
  70   %val = load <2 x i64>, <2 x i64> addrspace(1)* %in, align 16
  71   %ctpop = call <2 x i64> @llvm.ctpop.v2i64(<2 x i64> %val) nounwind readnone
  72   %truncctpop = trunc <2 x i64> %ctpop to <2 x i32>
  73   store <2 x i32> %truncctpop, <2 x i32> addrspace(1)* %out, align 8
  74   ret void
  75 }
  76
  77 ; FUNC-LABEL: {{^}}v_ctpop_v4i64:
  78 ; GCN: v_bcnt_u32_b32
  79 ; GCN: v_bcnt_u32_b32
  80 ; GCN: v_bcnt_u32_b32
  81 ; GCN: v_bcnt_u32_b32
  82 ; GCN: v_bcnt_u32_b32
  83 ; GCN: v_bcnt_u32_b32
  84 ; GCN: v_bcnt_u32_b32
  85 ; GCN: v_bcnt_u32_b32
  86 ; GCN: s_endpgm
  87 define void @v_ctpop_v4i64(<4 x i32> addrspace(1)* noalias %out, <4 x i64> addrspace(1)* noalias %in) nounwind {
  88   %val = load <4 x i64>, <4 x i64> addrspace(1)* %in, align 32
  89   %ctpop = call <4 x i64> @llvm.ctpop.v4i64(<4 x i64> %val) nounwind readnone
  90   %truncctpop = trunc <4 x i64> %ctpop to <4 x i32>
  91   store <4 x i32> %truncctpop, <4 x i32> addrspace(1)* %out, align 16
  92   ret void
  93 }
  94
  95 ; FIXME: We currently disallow SALU instructions in all branches,
  96 ; but there are some cases when the should be allowed.
  97
  98 ; FUNC-LABEL: {{^}}ctpop_i64_in_br:
  99 ; SI: s_load_dwordx2 s{{\[}}[[LOVAL:[0-9]+]]:[[HIVAL:[0-9]+]]{{\]}}, s[{{[0-9]+:[0-9]+}}], 0xd
 100 ; VI: s_load_dwordx2 s{{\[}}[[LOVAL:[0-9]+]]:[[HIVAL:[0-9]+]]{{\]}}, s[{{[0-9]+:[0-9]+}}], 0x34
 101 ; GCN: s_bcnt1_i32_b64 [[RESULT:s[0-9]+]], {{s\[}}[[LOVAL]]:[[HIVAL]]{{\]}}
 102 ; GCN: v_mov_b32_e32 v[[VLO:[0-9]+]], [[RESULT]]
 103 ; GCN: v_mov_b32_e32 v[[VHI:[0-9]+]], s[[HIVAL]]
 104 ; GCN: buffer_store_dwordx2 {{v\[}}[[VLO]]:[[VHI]]{{\]}}
 105 ; GCN: s_endpgm
 106 define void @ctpop_i64_in_br(i64 addrspace(1)* %out, i64 addrspace(1)* %in, i64 %ctpop_arg, i32 %cond) {
 107 entry:
 108   %tmp0 = icmp eq i32 %cond, 0
 109   br i1 %tmp0, label %if, label %else
 110
 111 if:
 112   %tmp2 = call i64 @llvm.ctpop.i64(i64 %ctpop_arg)
 113   br label %endif
 114
 115 else:
 116   %tmp3 = getelementptr i64, i64 addrspace(1)* %in, i32 1
 117   %tmp4 = load i64, i64 addrspace(1)* %tmp3
 118   br label %endif
 119
 120 endif:
 121   %tmp5 = phi i64 [%tmp2, %if], [%tmp4, %else]
 122   store i64 %tmp5, i64 addrspace(1)* %out
 123   ret void
 124 }