test/CodeGen/AMDGPU/add.ll

   1 ; RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck --check-prefix=EG --check-prefix=FUNC %s
   2 ; RUN: llc < %s -march=amdgcn -mcpu=verde -verify-machineinstrs | FileCheck --check-prefix=SI --check-prefix=FUNC %s
   3 ; RUN: llc < %s -march=amdgcn -mcpu=tonga -verify-machineinstrs | FileCheck --check-prefix=SI --check-prefix=FUNC %s
   4
   5 ;FUNC-LABEL: {{^}}test1:
   6 ;EG: ADD_INT {{[* ]*}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
   7
   8 ;SI: v_add_i32_e32 [[REG:v[0-9]+]], vcc, {{v[0-9]+, v[0-9]+}}
   9 ;SI-NOT: [[REG]]
  10 ;SI: buffer_store_dword [[REG]],
  11 define void @test1(i32 addrspace(1)* %out, i32 addrspace(1)* %in) {
  12   %b_ptr = getelementptr i32, i32 addrspace(1)* %in, i32 1
  13   %a = load i32, i32 addrspace(1)* %in
  14   %b = load i32, i32 addrspace(1)* %b_ptr
  15   %result = add i32 %a, %b
  16   store i32 %result, i32 addrspace(1)* %out
  17   ret void
  18 }
  19
  20 ;FUNC-LABEL: {{^}}test2:
  21 ;EG: ADD_INT {{[* ]*}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  22 ;EG: ADD_INT {{[* ]*}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  23
  24 ;SI: v_add_i32_e32 v{{[0-9]+, vcc, v[0-9]+, v[0-9]+}}
  25 ;SI: v_add_i32_e32 v{{[0-9]+, vcc, v[0-9]+, v[0-9]+}}
  26
  27 define void @test2(<2 x i32> addrspace(1)* %out, <2 x i32> addrspace(1)* %in) {
  28   %b_ptr = getelementptr <2 x i32>, <2 x i32> addrspace(1)* %in, i32 1
  29   %a = load <2 x i32>, <2 x i32> addrspace(1)* %in
  30   %b = load <2 x i32>, <2 x i32> addrspace(1)* %b_ptr
  31   %result = add <2 x i32> %a, %b
  32   store <2 x i32> %result, <2 x i32> addrspace(1)* %out
  33   ret void
  34 }
  35
  36 ;FUNC-LABEL: {{^}}test4:
  37 ;EG: ADD_INT {{[* ]*}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  38 ;EG: ADD_INT {{[* ]*}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  39 ;EG: ADD_INT {{[* ]*}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  40 ;EG: ADD_INT {{[* ]*}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  41
  42 ;SI: v_add_i32_e32 v{{[0-9]+, vcc, v[0-9]+, v[0-9]+}}
  43 ;SI: v_add_i32_e32 v{{[0-9]+, vcc, v[0-9]+, v[0-9]+}}
  44 ;SI: v_add_i32_e32 v{{[0-9]+, vcc, v[0-9]+, v[0-9]+}}
  45 ;SI: v_add_i32_e32 v{{[0-9]+, vcc, v[0-9]+, v[0-9]+}}
  46
  47 define void @test4(<4 x i32> addrspace(1)* %out, <4 x i32> addrspace(1)* %in) {
  48   %b_ptr = getelementptr <4 x i32>, <4 x i32> addrspace(1)* %in, i32 1
  49   %a = load <4 x i32>, <4 x i32> addrspace(1)* %in
  50   %b = load <4 x i32>, <4 x i32> addrspace(1)* %b_ptr
  51   %result = add <4 x i32> %a, %b
  52   store <4 x i32> %result, <4 x i32> addrspace(1)* %out
  53   ret void
  54 }
  55
  56 ; FUNC-LABEL: {{^}}test8:
  57 ; EG: ADD_INT
  58 ; EG: ADD_INT
  59 ; EG: ADD_INT
  60 ; EG: ADD_INT
  61 ; EG: ADD_INT
  62 ; EG: ADD_INT
  63 ; EG: ADD_INT
  64 ; EG: ADD_INT
  65
  66 ; SI: s_add_i32
  67 ; SI: s_add_i32
  68 ; SI: s_add_i32
  69 ; SI: s_add_i32
  70 ; SI: s_add_i32
  71 ; SI: s_add_i32
  72 ; SI: s_add_i32
  73 ; SI: s_add_i32
  74 define void @test8(<8 x i32> addrspace(1)* %out, <8 x i32> %a, <8 x i32> %b) {
  75 entry:
  76   %0 = add <8 x i32> %a, %b
  77   store <8 x i32> %0, <8 x i32> addrspace(1)* %out
  78   ret void
  79 }
  80
  81 ; FUNC-LABEL: {{^}}test16:
  82 ; EG: ADD_INT
  83 ; EG: ADD_INT
  84 ; EG: ADD_INT
  85 ; EG: ADD_INT
  86 ; EG: ADD_INT
  87 ; EG: ADD_INT
  88 ; EG: ADD_INT
  89 ; EG: ADD_INT
  90 ; EG: ADD_INT
  91 ; EG: ADD_INT
  92 ; EG: ADD_INT
  93 ; EG: ADD_INT
  94 ; EG: ADD_INT
  95 ; EG: ADD_INT
  96 ; EG: ADD_INT
  97 ; EG: ADD_INT
  98
  99 ; SI: s_add_i32
 100 ; SI: s_add_i32
 101 ; SI: s_add_i32
 102 ; SI: s_add_i32
 103 ; SI: s_add_i32
 104 ; SI: s_add_i32
 105 ; SI: s_add_i32
 106 ; SI: s_add_i32
 107 ; SI: s_add_i32
 108 ; SI: s_add_i32
 109 ; SI: s_add_i32
 110 ; SI: s_add_i32
 111 ; SI: s_add_i32
 112 ; SI: s_add_i32
 113 ; SI: s_add_i32
 114 ; SI: s_add_i32
 115 define void @test16(<16 x i32> addrspace(1)* %out, <16 x i32> %a, <16 x i32> %b) {
 116 entry:
 117   %0 = add <16 x i32> %a, %b
 118   store <16 x i32> %0, <16 x i32> addrspace(1)* %out
 119   ret void
 120 }
 121
 122 ; FUNC-LABEL: {{^}}add64:
 123 ; SI: s_add_u32
 124 ; SI: s_addc_u32
 125
 126 ; EG: MEM_RAT_CACHELESS STORE_RAW [[LO:T[0-9]+\.[XYZW]]]
 127 ; EG: MEM_RAT_CACHELESS STORE_RAW [[HI:T[0-9]+\.[XYZW]]]
 128 ; EG-DAG: ADD_INT {{[* ]*}}[[LO]]
 129 ; EG-DAG: ADDC_UINT
 130 ; EG-DAG: ADD_INT
 131 ; EG-DAG: ADD_INT {{[* ]*}}[[HI]]
 132 ; EG-NOT: SUB
 133 define void @add64(i64 addrspace(1)* %out, i64 %a, i64 %b) {
 134 entry:
 135   %0 = add i64 %a, %b
 136   store i64 %0, i64 addrspace(1)* %out
 137   ret void
 138 }
 139
 140 ; The v_addc_u32 and v_add_i32 instruction can't read SGPRs, because they
 141 ; use VCC.  The test is designed so that %a will be stored in an SGPR and
 142 ; %0 will be stored in a VGPR, so the comiler will be forced to copy %a
 143 ; to a VGPR before doing the add.
 144
 145 ; FUNC-LABEL: {{^}}add64_sgpr_vgpr:
 146 ; SI-NOT: v_addc_u32_e32 s
 147
 148 ; EG: MEM_RAT_CACHELESS STORE_RAW [[LO:T[0-9]+\.[XYZW]]]
 149 ; EG: MEM_RAT_CACHELESS STORE_RAW [[HI:T[0-9]+\.[XYZW]]]
 150 ; EG-DAG: ADD_INT {{[* ]*}}[[LO]]
 151 ; EG-DAG: ADDC_UINT
 152 ; EG-DAG: ADD_INT
 153 ; EG-DAG: ADD_INT {{[* ]*}}[[HI]]
 154 ; EG-NOT: SUB
 155 define void @add64_sgpr_vgpr(i64 addrspace(1)* %out, i64 %a, i64 addrspace(1)* %in) {
 156 entry:
 157   %0 = load i64, i64 addrspace(1)* %in
 158   %1 = add i64 %a, %0
 159   store i64 %1, i64 addrspace(1)* %out
 160   ret void
 161 }
 162
 163 ; Test i64 add inside a branch.
 164 ; FUNC-LABEL: {{^}}add64_in_branch:
 165 ; SI: s_add_u32
 166 ; SI: s_addc_u32
 167
 168 ; EG: MEM_RAT_CACHELESS STORE_RAW [[LO:T[0-9]+\.[XYZW]]]
 169 ; EG: MEM_RAT_CACHELESS STORE_RAW [[HI:T[0-9]+\.[XYZW]]]
 170 ; EG-DAG: ADD_INT {{[* ]*}}[[LO]]
 171 ; EG-DAG: ADDC_UINT
 172 ; EG-DAG: ADD_INT
 173 ; EG-DAG: ADD_INT {{[* ]*}}[[HI]]
 174 ; EG-NOT: SUB
 175 define void @add64_in_branch(i64 addrspace(1)* %out, i64 addrspace(1)* %in, i64 %a, i64 %b, i64 %c) {
 176 entry:
 177   %0 = icmp eq i64 %a, 0
 178   br i1 %0, label %if, label %else
 179
 180 if:
 181   %1 = load i64, i64 addrspace(1)* %in
 182   br label %endif
 183
 184 else:
 185   %2 = add i64 %a, %b
 186   br label %endif
 187
 188 endif:
 189   %3 = phi i64 [%1, %if], [%2, %else]
 190   store i64 %3, i64 addrspace(1)* %out
 191   ret void
 192 }