test/CodeGen/AArch64/variadic.ll

   1 ; RUN: llc -verify-machineinstrs -mtriple=aarch64-none-linux-gnu < %s | FileCheck %s
   2 ; RUN: llc -verify-machineinstrs -mtriple=aarch64-none-linux-gnu -mattr=-fp-armv8 < %s | FileCheck --check-prefix=CHECK-NOFP %s
   3
   4 %va_list = type {i8*, i8*, i8*, i32, i32}
   5
   6 @var = global %va_list zeroinitializer
   7
   8 declare void @llvm.va_start(i8*)
   9
  10 define void @test_simple(i32 %n, ...) {
  11 ; CHECK-LABEL: test_simple:
  12 ; CHECK: sub sp, sp, #[[STACKSIZE:[0-9]+]]
  13 ; CHECK: mov x[[FPRBASE:[0-9]+]], sp
  14 ; CHECK: str q7, [x[[FPRBASE]], #112]
  15 ; CHECK: add x[[GPRBASE:[0-9]+]], sp, #[[GPRFROMSP:[0-9]+]]
  16 ; CHECK: str x7, [x[[GPRBASE]], #48]
  17
  18 ; CHECK-NOFP: sub sp, sp, #[[STACKSIZE:[0-9]+]]
  19 ; CHECK-NOFP: add x[[GPRBASE:[0-9]+]], sp, #[[GPRFROMSP:[0-9]+]]
  20 ; CHECK-NOFP: str x7, [x[[GPRBASE]], #48]
  21 ; CHECK-NOFP-NOT: str q7,
  22 ; CHECK-NOFP: str x1, [sp, #[[GPRFROMSP]]]
  23
  24 ; Omit the middle ones
  25
  26 ; CHECK: str q0, [sp]
  27 ; CHECK: str x1, [sp, #[[GPRFROMSP]]]
  28 ; CHECK: add x[[VA_LIST:[0-9]+]], {{x[0-9]+}}, #:lo12:var
  29
  30 ; CHECK-NOFP-NOT: str q0, [sp]
  31 ; CHECK-NOFP: add x[[VA_LIST:[0-9]+]], {{x[0-9]+}}, #:lo12:var
  32
  33   %addr = bitcast %va_list* @var to i8*
  34   call void @llvm.va_start(i8* %addr)
  35 ; CHECK: movn [[VR_OFFS:w[0-9]+]], #127
  36 ; CHECK: str [[VR_OFFS]], [x[[VA_LIST]], #28]
  37 ; CHECK: movn [[GR_OFFS:w[0-9]+]], #55
  38 ; CHECK: str [[GR_OFFS]], [x[[VA_LIST]], #24]
  39 ; CHECK: add [[VR_TOP:x[0-9]+]], x[[FPRBASE]], #128
  40 ; CHECK: str [[VR_TOP]], [x[[VA_LIST]], #16]
  41 ; CHECK: add [[GR_TOP:x[0-9]+]], x[[GPRBASE]], #56
  42 ; CHECK: str [[GR_TOP]], [x[[VA_LIST]], #8]
  43 ; CHECK: add [[STACK:x[0-9]+]], sp, #[[STACKSIZE]]
  44 ; CHECK: str [[STACK]], [{{x[0-9]+}}, #:lo12:var]
  45
  46 ; CHECK-NOFP: str wzr, [x[[VA_LIST]], #28]
  47 ; CHECK-NOFP: movn [[GR_OFFS:w[0-9]+]], #55
  48 ; CHECK-NOFP: str [[GR_OFFS]], [x[[VA_LIST]], #24]
  49 ; CHECK-NOFP: add [[GR_TOP:x[0-9]+]], x[[GPRBASE]], #56
  50 ; CHECK-NOFP: str [[GR_TOP]], [x[[VA_LIST]], #8]
  51 ; CHECK-NOFP: add [[STACK:x[0-9]+]], sp, #[[STACKSIZE]]
  52 ; CHECK-NOFP: str [[STACK]], [{{x[0-9]+}}, #:lo12:var]
  53
  54   ret void
  55 }
  56
  57 define void @test_fewargs(i32 %n, i32 %n1, i32 %n2, float %m, ...) {
  58 ; CHECK-LABEL: test_fewargs:
  59 ; CHECK: sub sp, sp, #[[STACKSIZE:[0-9]+]]
  60 ; CHECK: mov x[[FPRBASE:[0-9]+]], sp
  61 ; CHECK: str q7, [x[[FPRBASE]], #96]
  62 ; CHECK: add x[[GPRBASE:[0-9]+]], sp, #[[GPRFROMSP:[0-9]+]]
  63 ; CHECK: str x7, [x[[GPRBASE]], #32]
  64
  65 ; CHECK-NOFP: sub sp, sp, #[[STACKSIZE:[0-9]+]]
  66 ; CHECK-NOFP-NOT: str q7,
  67 ; CHECK-NOFP: mov x[[GPRBASE:[0-9]+]], sp
  68 ; CHECK-NOFP: str x7, [x[[GPRBASE]], #24]
  69
  70 ; Omit the middle ones
  71
  72 ; CHECK: str q1, [sp]
  73 ; CHECK: str x3, [sp, #[[GPRFROMSP]]]
  74
  75 ; CHECK-NOFP-NOT: str q1, [sp]
  76 ; CHECK-NOFP: str x4, [sp]
  77
  78   %addr = bitcast %va_list* @var to i8*
  79   call void @llvm.va_start(i8* %addr)
  80 ; CHECK: add x[[VA_LIST:[0-9]+]], {{x[0-9]+}}, #:lo12:var
  81 ; CHECK: movn [[VR_OFFS:w[0-9]+]], #111
  82 ; CHECK: str [[VR_OFFS]], [x[[VA_LIST]], #28]
  83 ; CHECK: movn [[GR_OFFS:w[0-9]+]], #39
  84 ; CHECK: str [[GR_OFFS]], [x[[VA_LIST]], #24]
  85 ; CHECK: add [[VR_TOP:x[0-9]+]], x[[FPRBASE]], #112
  86 ; CHECK: str [[VR_TOP]], [x[[VA_LIST]], #16]
  87 ; CHECK: add [[GR_TOP:x[0-9]+]], x[[GPRBASE]], #40
  88 ; CHECK: str [[GR_TOP]], [x[[VA_LIST]], #8]
  89 ; CHECK: add [[STACK:x[0-9]+]], sp, #[[STACKSIZE]]
  90 ; CHECK: str [[STACK]], [{{x[0-9]+}}, #:lo12:var]
  91
  92 ; CHECK-NOFP: add x[[VA_LIST:[0-9]+]], {{x[0-9]+}}, #:lo12:var
  93 ; CHECK-NOFP: str wzr, [x[[VA_LIST]], #28]
  94 ; CHECK-NOFP: movn [[GR_OFFS:w[0-9]+]], #31
  95 ; CHECK-NOFP: str [[GR_OFFS]], [x[[VA_LIST]], #24]
  96 ; CHECK-NOFP: add [[GR_TOP:x[0-9]+]], x[[GPRBASE]], #32
  97 ; CHECK-NOFP: str [[GR_TOP]], [x[[VA_LIST]], #8]
  98 ; CHECK-NOFP: add [[STACK:x[0-9]+]], sp, #[[STACKSIZE]]
  99 ; CHECK-NOFP: str [[STACK]], [{{x[0-9]+}}, #:lo12:var]
 100
 101   ret void
 102 }
 103
 104 define void @test_nospare([8 x i64], [8 x float], ...) {
 105 ; CHECK-LABEL: test_nospare:
 106
 107   %addr = bitcast %va_list* @var to i8*
 108   call void @llvm.va_start(i8* %addr)
 109 ; CHECK-NOT: sub sp, sp
 110 ; CHECK: mov [[STACK:x[0-9]+]], sp
 111 ; CHECK: str [[STACK]], [{{x[0-9]+}}, #:lo12:var]
 112
 113 ; CHECK-NOFP-NOT: sub sp, sp
 114 ; CHECK-NOFP: add [[STACK:x[0-9]+]], sp, #64
 115 ; CHECK-NOFP: str [[STACK]], [{{x[0-9]+}}, #:lo12:var]
 116   ret void
 117 }
 118
 119 ; If there are non-variadic arguments on the stack (here two i64s) then the
 120 ; __stack field should point just past them.
 121 define void @test_offsetstack([10 x i64], [3 x float], ...) {
 122 ; CHECK-LABEL: test_offsetstack:
 123 ; CHECK: sub sp, sp, #80
 124 ; CHECK: mov x[[FPRBASE:[0-9]+]], sp
 125 ; CHECK: str q7, [x[[FPRBASE]], #64]
 126
 127 ; CHECK-NOT: str x{{[0-9]+}},
 128
 129 ; CHECK-NOFP-NOT: str q7,
 130 ; CHECK-NOT: str x7,
 131
 132 ; Omit the middle ones
 133
 134 ; CHECK: str q3, [sp]
 135
 136   %addr = bitcast %va_list* @var to i8*
 137   call void @llvm.va_start(i8* %addr)
 138 ; CHECK: add x[[VA_LIST:[0-9]+]], {{x[0-9]+}}, #:lo12:var
 139 ; CHECK: movn [[VR_OFFS:w[0-9]+]], #79
 140 ; CHECK: str [[VR_OFFS]], [x[[VA_LIST]], #28]
 141 ; CHECK: str wzr, [x[[VA_LIST]], #24]
 142 ; CHECK: add [[VR_TOP:x[0-9]+]], x[[FPRBASE]], #80
 143 ; CHECK: str [[VR_TOP]], [x[[VA_LIST]], #16]
 144 ; CHECK: add [[STACK:x[0-9]+]], sp, #96
 145 ; CHECK: str [[STACK]], [{{x[0-9]+}}, #:lo12:var]
 146
 147 ; CHECK-NOFP: add x[[VA_LIST:[0-9]+]], {{x[0-9]+}}, #:lo12:var
 148 ; CHECK-NOFP: add [[STACK:x[0-9]+]], sp, #40
 149 ; CHECK-NOFP: str [[STACK]], [{{x[0-9]+}}, #:lo12:var]
 150 ; CHECK-NOFP: str wzr, [x[[VA_LIST]], #28]
 151 ; CHECK-NOFP: str wzr, [x[[VA_LIST]], #24]
 152   ret void
 153 }
 154
 155 declare void @llvm.va_end(i8*)
 156
 157 define void @test_va_end() nounwind {
 158 ; CHECK-LABEL: test_va_end:
 159 ; CHECK-NEXT: BB#0
 160 ; CHECK-NOFP: BB#0
 161
 162   %addr = bitcast %va_list* @var to i8*
 163   call void @llvm.va_end(i8* %addr)
 164
 165   ret void
 166 ; CHECK-NEXT: ret
 167 ; CHECK-NOFP-NEXT: ret
 168 }
 169
 170 declare void @llvm.va_copy(i8* %dest, i8* %src)
 171
 172 @second_list = global %va_list zeroinitializer
 173
 174 define void @test_va_copy() {
 175 ; CHECK-LABEL: test_va_copy:
 176   %srcaddr = bitcast %va_list* @var to i8*
 177   %dstaddr = bitcast %va_list* @second_list to i8*
 178   call void @llvm.va_copy(i8* %dstaddr, i8* %srcaddr)
 179
 180 ; Check beginning and end again:
 181
 182 ; CHECK: add x[[SRC_LIST:[0-9]+]], {{x[0-9]+}}, #:lo12:var
 183 ; CHECK: add x[[DEST_LIST:[0-9]+]], {{x[0-9]+}}, #:lo12:second_list
 184 ; CHECK: ldr [[BLOCK1:x[0-9]+]], [{{x[0-9]+}}, #:lo12:var]
 185 ; CHECK: ldr [[BLOCK2:x[0-9]+]], [x[[SRC_LIST]], #24]
 186 ; CHECK: str [[BLOCK1]], [{{x[0-9]+}}, #:lo12:second_list]
 187 ; CHECK: str [[BLOCK2]], [x[[DEST_LIST]], #24]
 188
 189 ; CHECK-NOFP: add x[[SRC_LIST:[0-9]+]], {{x[0-9]+}}, #:lo12:var
 190 ; CHECK-NOFP: add x[[DEST_LIST:[0-9]+]], {{x[0-9]+}}, #:lo12:second_list
 191 ; CHECK-NOFP: ldr [[BLOCK1:x[0-9]+]], [{{x[0-9]+}}, #:lo12:var]
 192 ; CHECK-NOFP: ldr [[BLOCK2:x[0-9]+]], [x[[SRC_LIST]], #24]
 193 ; CHECK-NOFP: str [[BLOCK1]], [{{x[0-9]+}}, #:lo12:second_list]
 194 ; CHECK-NOFP: str [[BLOCK2]], [x[[DEST_LIST]], #24]
 195
 196   ret void
 197 ; CHECK: ret
 198 ; CHECK-NOFP: ret
 199 }