test/CodeGen/AArch64/fp-cond-sel.ll

   1 ; RUN: llc -verify-machineinstrs < %s -mtriple=aarch64-none-linux-gnu | FileCheck %s --check-prefix=CHECK --check-prefix=CHECK-AARCH64
   2 ; RUN: llc -verify-machineinstrs -o - %s -mtriple=arm64-none-linux-gnu | FileCheck %s --check-prefix=CHECK --check-prefix=CHECK-ARM64
   3
   4 @varfloat = global float 0.0
   5 @vardouble = global double 0.0
   6
   7 declare void @use_float(float)
   8 declare void @use_double(double)
   9
  10 define void @test_csel(i32 %lhs32, i32 %rhs32, i64 %lhs64) {
  11 ; CHECK-LABEL: test_csel:
  12
  13   %tst1 = icmp ugt i32 %lhs32, %rhs32
  14   %val1 = select i1 %tst1, float 0.0, float 1.0
  15   store float %val1, float* @varfloat
  16 ; CHECK-AARCH64: ldr s[[FLT0:[0-9]+]], [{{x[0-9]+}}, {{#?}}:lo12:.LCPI
  17 ; CHECK-ARM64: movi v[[FLT0:[0-9]+]].2d, #0
  18 ; CHECK: fmov s[[FLT1:[0-9]+]], #1.0
  19 ; CHECK: fcsel {{s[0-9]+}}, s[[FLT0]], s[[FLT1]], hi
  20
  21   %rhs64 = sext i32 %rhs32 to i64
  22   %tst2 = icmp sle i64 %lhs64, %rhs64
  23   %val2 = select i1 %tst2, double 1.0, double 0.0
  24   store double %val2, double* @vardouble
  25 ; CHECK-AARCH64: ldr d[[FLT0:[0-9]+]], [{{x[0-9]+}}, {{#?}}:lo12:.LCPI
  26 ; FLT0 is reused from above on ARM64.
  27 ; CHECK: fmov d[[FLT1:[0-9]+]], #1.0
  28 ; CHECK: fcsel {{d[0-9]+}}, d[[FLT1]], d[[FLT0]], le
  29
  30   call void @use_float(float 0.0)
  31   call void @use_float(float 1.0)
  32
  33   call void @use_double(double 0.0)
  34   call void @use_double(double 1.0)
  35
  36   ret void
  37 ; CHECK: ret
  38 }