test/CodeGen/AArch64/atomic-ops-not-barriers.ll

   1 ; RUN: llc -mtriple=aarch64-none-linux-gnu -verify-machineinstrs < %s | FileCheck %s
   2 ; RUN: llc -mtriple=arm64-none-linux-gnu -verify-machineinstrs < %s | FileCheck %s
   3
   4 define i32 @foo(i32* %var, i1 %cond) {
   5 ; CHECK-LABEL: foo:
   6   br i1 %cond, label %atomic_ver, label %simple_ver
   7 simple_ver:
   8   %oldval = load i32* %var
   9   %newval = add nsw i32 %oldval, -1
  10   store i32 %newval, i32* %var
  11   br label %somewhere
  12 atomic_ver:
  13   fence seq_cst
  14   %val = atomicrmw add i32* %var, i32 -1 monotonic
  15   fence seq_cst
  16   br label %somewhere
  17 ; CHECK: dmb
  18 ; CHECK: ldxr
  19 ; CHECK: dmb
  20   ; The key point here is that the second dmb isn't immediately followed by the
  21   ; simple_ver basic block, which LLVM attempted to do when DMB had been marked
  22   ; with isBarrier. For now, look for something that looks like "somewhere".
  23 ; CHECK-NEXT: mov
  24 somewhere:
  25   %combined = phi i32 [ %val, %atomic_ver ], [ %newval, %simple_ver]
  26   ret i32 %combined
  27 }