[FastISel][AArch64] Optimize compare-and-branch for i1 to use 'tbz'.
[oota-llvm.git] / test / CodeGen / AArch64 / arm64-dagcombiner-dead-indexed-load.ll
1 ; RUN: llc -mcpu=cyclone < %s | FileCheck %s
2 target datalayout = "e-i64:64-n32:64-S128"
3 target triple = "arm64-apple-ios"
4
5 %"struct.SU" = type { i32, %"struct.SU"*, i32*, i32, i32, %"struct.BO", i32, [5 x i8] }
6 %"struct.BO" = type { %"struct.RE" }
7
8 %"struct.RE" = type { i32, i32, i32, i32 }
9
10 ; This is a read-modify-write of some bifields combined into an i48.  It gets
11 ; legalized into i32 and i16 accesses.  Only a single store of zero to the low
12 ; i32 part should be live.
13
14 ; CHECK-LABEL: test:
15 ; CHECK-NOT: ldr
16 ; CHECK: str wzr
17 ; CHECK-NOT: str
18 define void @test(%"struct.SU"* nocapture %su) {
19 entry:
20   %r1 = getelementptr inbounds %"struct.SU"* %su, i64 1, i32 5
21   %r2 = bitcast %"struct.BO"* %r1 to i48*
22   %r3 = load i48* %r2, align 8
23   %r4 = and i48 %r3, -4294967296
24   %r5 = or i48 0, %r4
25   store i48 %r5, i48* %r2, align 8
26
27   ret void
28 }