test/Bitcode/arm32_neon_vcnt_upgrade.ll

   1 ; RUN: llvm-as < %s | llvm-dis | FileCheck %s
   2 ; Tests vclz and vcnt
   3
   4 define <4 x i16> @vclz16(<4 x i16>* %A) nounwind {
   5 ;CHECK: @vclz16
   6         %tmp1 = load <4 x i16>* %A
   7         %tmp2 = call <4 x i16> @llvm.arm.neon.vclz.v4i16(<4 x i16> %tmp1)
   8 ;CHECK: {{call.*@llvm.ctlz.v4i16\(<4 x i16>.*, i1 false}}
   9         ret <4 x i16> %tmp2
  10 }
  11
  12 define <8 x i8> @vcnt8(<8 x i8>* %A) nounwind {
  13 ;CHECK: @vcnt8
  14         %tmp1 = load <8 x i8>* %A
  15         %tmp2 = call <8 x i8> @llvm.arm.neon.vcnt.v8i8(<8 x i8> %tmp1)
  16 ;CHECK: call <8 x i8> @llvm.ctpop.v8i8(<8 x i8>
  17         ret <8 x i8> %tmp2
  18 }
  19
  20 declare <4 x i16>  @llvm.arm.neon.vclz.v4i16(<4 x i16>) nounwind readnone
  21 declare <8 x i8>  @llvm.arm.neon.vcnt.v8i8(<8 x i8>) nounwind readnone